JPH0294551A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH0294551A JPH0294551A JP63246504A JP24650488A JPH0294551A JP H0294551 A JPH0294551 A JP H0294551A JP 63246504 A JP63246504 A JP 63246504A JP 24650488 A JP24650488 A JP 24650488A JP H0294551 A JPH0294551 A JP H0294551A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- substance
- metals
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract description 6
- 150000002739 metals Chemical class 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 229910052742 iron Inorganic materials 0.000 abstract description 3
- 239000011347 resin Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 6
- 239000002887 superconductor Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置のリードフレームに関する。
従来、半導体装置に用いられるリードフレームは銅系或
いは鉄系の単一或いは合金からなる金属板を使用パター
ン形状に打抜き等によって形成している。そして、この
リードフレームの一部に半導体素子チップを搭載し、そ
の周囲に設けたリード部に半導体素子チップを電気接続
し、樹脂等により気密封止して半導体装置を構成してい
る。
いは鉄系の単一或いは合金からなる金属板を使用パター
ン形状に打抜き等によって形成している。そして、この
リードフレームの一部に半導体素子チップを搭載し、そ
の周囲に設けたリード部に半導体素子チップを電気接続
し、樹脂等により気密封止して半導体装置を構成してい
る。
上述した従来のリードフレームは、金属、即ち導電体で
構成されているものの、その材質に応じた若干の電気抵
抗を有している。このため、搭載した半導体素子チップ
からリード部の先端、つまり実装基板までの配線の電気
抵抗を零にすることは困難である。したがって、近年で
の半導体装置を用いた回路における使用電源電圧の低下
に伴って、半導体装置の素子から外部リード先端までの
電気抵抗の影響が大きくなるという問題がある。
構成されているものの、その材質に応じた若干の電気抵
抗を有している。このため、搭載した半導体素子チップ
からリード部の先端、つまり実装基板までの配線の電気
抵抗を零にすることは困難である。したがって、近年で
の半導体装置を用いた回路における使用電源電圧の低下
に伴って、半導体装置の素子から外部リード先端までの
電気抵抗の影響が大きくなるという問題がある。
特に、大電流を扱う半導体装置においては、この電気抵
抗の影響が大きくなり、リードフレームにおける電気抵
抗の低減が当面の課題とされている。
抗の影響が大きくなり、リードフレームにおける電気抵
抗の低減が当面の課題とされている。
本発明は電気抵抗を低減した半導体装置のリードフレー
ムを提供することを目的とする。
ムを提供することを目的とする。
〔課題を解決するための手段］
本発明の半導体装置のリードフレームは、超電導物質の
表裏面に金属を一体的に取着したサンドイッチ構造の断
面構造としている。
表裏面に金属を一体的に取着したサンドイッチ構造の断
面構造としている。
上述した構成では、超電導物質の超電導現象によりリー
ドフレームの電気抵抗を殆ど零にでき、該電気抵抗によ
る半導体装置の電気特性の劣化を防止する。
ドフレームの電気抵抗を殆ど零にでき、該電気抵抗によ
る半導体装置の電気特性の劣化を防止する。
次に、本発明を図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の第１実施例の平面図
、及びそのＡ−Ａ線に沿う断面図である。
、及びそのＡ−Ａ線に沿う断面図である。
また、同図（ｂ）の一部の拡大図を第２図に示す。
これらの図において、リードフレーム１は素子搭載部１
１．インナリード部１２．アウタリード部１３、タイバ
ー１４．及びフレーム１５を一体に形成した平面形状に
構成していることはこれまでと同じである。ここで、リ
ードフレーム１の断面構造は、内部に超電導物質２を有
し、この超電導物質２の表面および裏面に夫々金属３を
一体に形成して、これら金属３で超電導物質２を挟んだ
サンドイッチ構成としている。
１．インナリード部１２．アウタリード部１３、タイバ
ー１４．及びフレーム１５を一体に形成した平面形状に
構成していることはこれまでと同じである。ここで、リ
ードフレーム１の断面構造は、内部に超電導物質２を有
し、この超電導物質２の表面および裏面に夫々金属３を
一体に形成して、これら金属３で超電導物質２を挟んだ
サンドイッチ構成としている。
前記超導電物質２は、これまで知られている材質が利用
でき、金属３は銅系或いは鉄系の金属を利用して超電導
物質２の両面に接合或いは接着している。
でき、金属３は銅系或いは鉄系の金属を利用して超電導
物質２の両面に接合或いは接着している。
この構成によれば、リードフレーム１の素子搭載部１１
に対する半導体素子チップの搭載、ボンディングワイヤ
による半導体素子チップとインナリード部１２のボンデ
ィングワイヤによる電気接続、樹脂封止等はこれまでと
同様な工程で半導体装置の製造が実現できる。そして、
完成された半導体装置では、超電導物質２による超電導
現象により、半導体素子チップとアウタリード部１３の
先端との間の抵抗を略零にでき、リードフレーム部分が
有する電気抵抗を極めて小さなものにできる。
に対する半導体素子チップの搭載、ボンディングワイヤ
による半導体素子チップとインナリード部１２のボンデ
ィングワイヤによる電気接続、樹脂封止等はこれまでと
同様な工程で半導体装置の製造が実現できる。そして、
完成された半導体装置では、超電導物質２による超電導
現象により、半導体素子チップとアウタリード部１３の
先端との間の抵抗を略零にでき、リードフレーム部分が
有する電気抵抗を極めて小さなものにできる。
したがって、使用電源電圧が低い半導体装置や大電流を
扱う半導体装置における電気抵抗の影響をなくし、電気
的特性に優れた半導体装置を構成できる。
扱う半導体装置における電気抵抗の影響をなくし、電気
的特性に優れた半導体装置を構成できる。
第３図（ａ）及び（ｂ）は本発明の第２実施例の平面図
、及びそのＢ−Ｂ線に沿う断面図である。
、及びそのＢ−Ｂ線に沿う断面図である。
図において、この実施例ではリードフレームＩＡをトラ
ンジスタ等の３端子用リードフレームとして構成し、素
子搭載部１１．インナリード部１２゜アウタリード部１
３．及びタイバー１４を形成しているが、その断面構造
は第１実施例と同様に超電導物質２を金属３で挟んで一
体化した構成としている。
ンジスタ等の３端子用リードフレームとして構成し、素
子搭載部１１．インナリード部１２゜アウタリード部１
３．及びタイバー１４を形成しているが、その断面構造
は第１実施例と同様に超電導物質２を金属３で挟んで一
体化した構成としている。
この構成によれば、リードフレームＩＡ各部における電
気抵抗の低減とともに、ヒートシンクとしての素子搭載
部１１における熱電導性も改善され、素子搭載部１１か
らの熱放散をより効果的に行うことができる利点もある
。
気抵抗の低減とともに、ヒートシンクとしての素子搭載
部１１における熱電導性も改善され、素子搭載部１１か
らの熱放散をより効果的に行うことができる利点もある
。
以上説明したように本発明は、リードフレームを超電導
物質の表裏面に金属を一体的に取着したサンドイッチ構
造としているので、超電導物質の超電導現象によりリー
ドフレームの電気抵抗を殆ど零にでき、半導体装置完成
後のリード部分の有する電気抵抗を極めて小さくして電
気的特性を改善できる。また、リードフレームの一部を
放熱板として利用している場合には、放熱効果を向上で
きる効果がある。
物質の表裏面に金属を一体的に取着したサンドイッチ構
造としているので、超電導物質の超電導現象によりリー
ドフレームの電気抵抗を殆ど零にでき、半導体装置完成
後のリード部分の有する電気抵抗を極めて小さくして電
気的特性を改善できる。また、リードフレームの一部を
放熱板として利用している場合には、放熱効果を向上で
きる効果がある。
第１図は本発明の第１実施例を示し、同図（ａ）は平面
図、同図（ｂ）は同図（ａ）のＡ−Ａ線に沿う断面図、
第２図は第１図（ｂ）の要部の拡大断面図、第３図は本
発明の第２実施例を示し、同図（ａ）は平面図、同図（
ｂ）は同図（ａ）のＢ−Ｂ線に沿う断面図である。 １、ＩＡ・・・リードフレーム、２・・・超導電物質、
３・・・金属、１１・・・素子搭載部、１２・・・イン
ナリード部、１３・・・アウタリード部、１４・・・タ
イバー１５・・・フレーム。 第 ■ 図 （ａ） （ｂ）
図、同図（ｂ）は同図（ａ）のＡ−Ａ線に沿う断面図、
第２図は第１図（ｂ）の要部の拡大断面図、第３図は本
発明の第２実施例を示し、同図（ａ）は平面図、同図（
ｂ）は同図（ａ）のＢ−Ｂ線に沿う断面図である。 １、ＩＡ・・・リードフレーム、２・・・超導電物質、
３・・・金属、１１・・・素子搭載部、１２・・・イン
ナリード部、１３・・・アウタリード部、１４・・・タ
イバー１５・・・フレーム。 第 ■ 図 （ａ） （ｂ）
Claims (1)
- １、半導体素子チップを搭載し、かつこの半導体素子チ
ップを外部に電気接続させるリードフレームにおいて、
該リードフレームは、超電導物質の表裏面に金属を一体
的に取着したサンドイッチ構造の断面構造としたことを
特徴とする半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246504A JPH0294551A (ja) | 1988-09-30 | 1988-09-30 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246504A JPH0294551A (ja) | 1988-09-30 | 1988-09-30 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294551A true JPH0294551A (ja) | 1990-04-05 |
Family
ID=17149383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246504A Pending JPH0294551A (ja) | 1988-09-30 | 1988-09-30 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593918A (en) * | 1994-04-22 | 1997-01-14 | Lsi Logic Corporation | Techniques for forming superconductive lines |
| US5728599A (en) * | 1993-10-28 | 1998-03-17 | Lsi Logic Corporation | Printable superconductive leadframes for semiconductor device assembly |
-
1988
- 1988-09-30 JP JP63246504A patent/JPH0294551A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5728599A (en) * | 1993-10-28 | 1998-03-17 | Lsi Logic Corporation | Printable superconductive leadframes for semiconductor device assembly |
| US5593918A (en) * | 1994-04-22 | 1997-01-14 | Lsi Logic Corporation | Techniques for forming superconductive lines |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249041B1 (en) | IC chip package with directly connected leads | |
| US5977630A (en) | Plural semiconductor die housed in common package with split heat sink | |
| EP0399447A2 (en) | Plastic molded type semiconductor device | |
| JP2001308263A (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
| US4095253A (en) | Single in-line high power resin-packaged semiconductor device having an improved heat dissipator | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JPH0878595A (ja) | 改善された熱放散を備えたｉｃパッケージ | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JPH0483367A (ja) | 電力用半導体装置 | |
| US20200243428A1 (en) | Packaged multichip module with conductive connectors | |
| JPH0294551A (ja) | 半導体装置用リードフレーム | |
| JPH08125116A (ja) | 電力用半導体装置 | |
| JPS61139051A (ja) | 半導体装置 | |
| CN110047822A (zh) | 半导体装置 | |
| JP4258411B2 (ja) | 半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPS6138193Y2 (ja) | ||
| JPS61216454A (ja) | 樹脂封止型半導体装置 | |
| JP2741281B2 (ja) | リードフレームおよびこれを使用して製造された半導体装置 | |
| JP2944247B2 (ja) | 半導体装置 | |
| JPH03142862A (ja) | リードフレーム | |
| JPH03101256A (ja) | 半導体装置 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| JP2552943B2 (ja) | 半導体装置 | |
| JPH0770558B2 (ja) | 半導体装置 |