TW536756B - Method of removing silicon nitride film - Google Patents

Method of removing silicon nitride film Download PDF

Info

Publication number
TW536756B
TW536756B TW091108209A TW91108209A TW536756B TW 536756 B TW536756 B TW 536756B TW 091108209 A TW091108209 A TW 091108209A TW 91108209 A TW91108209 A TW 91108209A TW 536756 B TW536756 B TW 536756B
Authority
TW
Taiwan
Prior art keywords
carbon atom
contact hole
silicon nitride
process gas
compound
Prior art date
Application number
TW091108209A
Other languages
English (en)
Inventor
Yasuhiko Ueda
Original Assignee
Nec Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, Hitachi Ltd filed Critical Nec Corp
Application granted granted Critical
Publication of TW536756B publication Critical patent/TW536756B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

536756 五、發明說明（1) 發明背景 1. 發明領域： 本發明是關於一種半導體裝置之製法，更詳而言 之，是關於一種移除半導體裝置之製造中接觸孔等的 底部上所形成的氮化矽膜之方法。 2. 相關技藝的描述： 隨著半導體裝置的製程中的微型化，穿過半導體裝 置之層間絕緣膜所形成的接觸孔、通路孔等亦在進行 微型化。就微型化的設計規則而言，由於不能減少層 間絕緣膜的厚度，孔如接觸孔的縱橫比必須變大。此 外，伴隨著製程中的微型化，由於爲了減少接觸孔與 下方線路等的校準偏差，一種自動校準接觸（SAC ) 製程愈來愈引起重視，因爲此製程可消除光罩上對準 的設計限制。 雖然有許多種 SAC製程，一種典型的製程是形成 閘極及閘線路，一補償（offset)氧化膜配置在其等上 面，且側壁（氧化膜）配置在該閘極及閘線路側壁 上，一致地在整個表面形成一層薄的S iN (氮化矽） 膜’當做蝕刻的阻絕膜，接著形成一層間絕緣氧化 膜’接著以微影步驟選擇性地去除接觸孔及其附近的 層間絕緣氧化膜。在此狀況中，由於接觸孔最後位置 係由補償氧化膜及各側壁所決定，因此這是一種自動 校準的製程。最後，SiN膜由接觸孔的底部上被移 536756 五、發明說明（2) 除，再以觸塞封塡該接觸孔。 另外，在 SAC製程中，有做過一個嘗試要把 SiN膜用來替代形成於閘極及閘線路上面的補償氧化 膜，同樣地，在側壁也要使用SiN膜。 取決於在接觸孔成形之後的製程，層間絕緣層，也 就是氧化膜，可能會被破壞。爲了保護層間絕緣層以 免於被破壞，在接觸孔側壁（內壁）上面可以形成一 薄SiN膜，比如說，厚度10到2〇奈米（nm)的薄氮 化矽膜。在此情況下，位在接觸孔底部的SiN膜必須 在接觸孔側壁形成了 SiN膜後被去除。特別的是，若 使用比較「軟」的氧化物，例如BPSG (硼磷矽酸鹽玻 璃），做爲層間絕緣層時，SiN膜的形成被視爲是必 須的。 第1圖係一示意剖視圖，顯示在移除SiN膜之前及 在形成接觸孔之後的接觸孔。一對以WSi (矽化鎢） 製的線路圖案1 2或電極圖案，形成在矽或類似物所製 的基板1 1上，而同樣圖案化的補償S iN膜1 3係形成 在線路圖案12之上。再者，同樣由SiN所製的側壁 1 4係設於線路圖案1 2及補償SiN膜1 3的的側面上。 然後，氧化矽所製的層間絕緣膜1 5係形成在含線路圖 案12、補償SiN膜13及側壁14的基板1 1之整個表 面上。層間絕緣膜15係用SAC方法與接觸孔16形 成。接觸孔1 6延伸穿過層間絕緣膜1 5到達基板1 1的
-4- 536756 五、發明說明（3) 表面，位置爲夾於該對線路圖案1 2之間。 薄SiN膜17是形成在接觸孔16的底部及內側面 (側壁）上。在此，接觸孔1 6的底部是指與基板1 1 的表面有接觸的接觸孔1 6的部份。這SiN膜1 7是以 膜的形式提供，用來保護層間絕緣膜1 5，免得層間絕 緣膜1 5在接續的濕蝕刻或類似製程中被破壞。當SiN 膜17也形成在層間絕緣膜15的頂面時，取決於其沉 積過程，壓在層間絕緣膜1 5上面的SiN膜在接下來的 CMP (化學機械拋光）或其類似程序，可以如所需的 移除。値得注意的是，用SAC製程形成的接觸孔1 6， 一般地，設定其直徑爲位在層間絕緣膜1 5頂面的大於 接觸孔1 6之底部的。因此，在底部的接觸孔1 6的直 徑是由側壁1 4以一種自動校準的方式所決定，而肩部 1 8係形成於接觸孔1 6之內。 當接觸孔16是用來做層間連結之用時，SiN膜17 必須由接觸孔1 6的底部移除，如上描述的，在接觸孔 1 6被線路材料或線路塞充塡之前移除。在此情況下， 由於接觸孔1 6側壁上之SiN膜必須保留，所以使用各 向異性的蝕刻法。這種各向異性的蝕刻法爲乾蝕刻如 電漿鈾刻。 當接觸孔16底部的SiN膜以電漿鈾刻移除時，傳 統上一氣體系統用於此目的是一種CHF3/Ar/02之氣體 系統，一種CH2F2/Ar/02之氣體系統，以及類似之氣
536756 五、發明說明（4 ) 體系統。使用前述氣體系統，且鈾刻反應係如下表示 時： Si3N4 + 4CHF3 — 3SiF4 个 + 4HCN 个 在此例中，一種產物其具有比較高蒸氣壓的，如 SiF4、HCN或類似物等形成以便促進蝕刻反應。同樣 的’以後者之氣體系統，生成一種產物其具有比較高 蒸氣壓的，如SiF4、HCN或類似物等。 然而，使用上述傳統氣體系統的乾式蝕刻具有一個 問題，不管是側面或底部都一樣，多多少少，SiN膜 不免會被蝕刻掉一部分。由於蝕刻速率在縱橫比較高 時較慢，換句話說，由於接觸孔較高部位，亦即，接 觸孔之接近入口的部位，會先被鈾刻到，因此，接觸 孔肩部的蝕刻速率會比接觸孔底部的蝕刻速率更高。 在一些情形之下，如第2圖所示的，在接觸孔1 6的底 部的SiN膜完全被去除前，在側壁14的SiN膜已經被 蝕刻光了，如此使得用矽化鎢做的線路圖案1 3暴露於 接觸孔16之下。如果接觸孔16是與一觸塞金屬和已 顯露的線路圖案1 3植入時，觸塞將與圖案1 3發生短 路現象。 發明槪述 因此，本發明一目的爲提供一種移除氮化矽（SiN) 膜之方法，此方法可以可靠地去除接觸孔底部的SiN 膜而又不會去除接觸孔側面的SiN膜，即使接觸孔有 536756 五、發明說明（5) 較大的縱橫比也可達成此目的。 發明者經過勤奮地反覆調查以求達成上述目的，結 果發現可以使用一種製程氣體來選擇性地僅移除孔如 接觸孔之底部上的氮化矽膜，該製程氣體包含一含有 fc原子-碳原子鍵的第一氟化合物，及一在一個分子中 含有至少一個氫原子以及一單一碳原子的第二氟化合 物’從而完成本發明。在本發明中假設除單鍵C-C之 外’還有雙鍵C = C以及三鍵CE C也都屬於碳原子-碳 原子鍵。在本發明中，較宜使用做爲第一氟化合物的 是’例如，八氟環丁烷（C4F8)、六氟丁二烯（C4F6)、八 氟環戊烯（C5F8)等。另一方面，較宜用做第二氟化合物 的是，例如，單氟甲烷（CH3F)、二氟甲烷（CH2F2)、三 氟甲烷（CHF3)等。 具體地說，依據本發明的一種移除氮化矽膜的方 法’具有一應用於移除氮化矽膜，此氮化矽膜係形成 於材料之表面上。本方法包含如下步驟：供應一種製 程氣體，其包含一含有碳原子-碳原子鍵的第一氟化合 物以及在一個分子中含有至少一個氟原子與至少一個 氫原子和單一碳原子的第二氟化合物，以及使用該製 程氣體進行乾蝕刻以去除氮化矽膜。 在以下說明中，爲了藉由比較化學結構來幫助了解 本發明，第一氟化合物，亦即一種含有碳原子-碳原子 鍵的氟化合物，可以用 '、高級氟碳化合物〃稱之，而 536756 五、發明說明（6) 第二氟化合物，亦即一種每一分子含有至少一個氫原 子及一單一碳原子的氟化合物，可以用\\低級氟碳化 合物〃稱之 傳統上，高級氟碳化合物如八氟環丁烷（C4F8 )、 六氟丁二烯（C4F6 )、八氟環戊烯（C5F8 )等已經用 來蝕刻氮化矽膜，特別是移除具有大縱橫比的孔如接 觸孔之底部所形成的氮化矽膜。然而，由於與氮化矽 所反應出的產物有低蒸氣壓，以及產生沈積的高度可 能性，高級氟碳化合物實質上無法作蝕刻氮化矽膜之 用，因此，尙未有使用高級氟碳化合物來蝕刻氮化矽 膜之例子。 然而，本發明人發現一種氮化矽膜單獨地可以被選 擇性地由一孔如接觸孔之底部被移除，其法爲藉著使 用高級氟碳化合物結合低級氟碳化合物如單氟甲烷 (ch3f)、二氟甲烷（ch2f2)、三氟甲烷（chf3) 等。該低級氟碳化合物傳統上係用來蝕刻氮化矽膜。 具體地說，本發明人已發現一形成於接觸孔底部或類 似位置之氮化矽膜，可以完全的移除，且不會蝕刻到 一形成於接觸孔側壁或類似位置的氮化矽膜，其方法 係藉由供應一種製程氣體，其包含一高級氟碳化合物 及一低級氟碳化合物，以及用此製程氣體實施乾蝕 刻。 做爲前述現象之一機制，本發明人假設一過程如 536756 五、發明說明（7) 下：當高級氟碳化合物在電漿中被分解後，由高級氟 碳化合物所衍生出來的CxFy自由基在蒸汽相中增多。 然而，由於其吸附特性，該CxCy自由基會進入孔的淺 部而不會進入孔之深部。另一方面，低級氟碳化合物 所衍生出來的自由基會進入孔之深部以蝕刻SiN膜。 因此，接觸孔底部被低級氟碳化合物所衍生出來的自 由基触刻’而接觸孔之側壁及肩部被高級氟碳化合物 所衍生出來的CxFy自由基之反微荷重效應（ inverse micro-loading effect )所保護。依此方式，孔之底部 的SiN膜單獨地被選擇性地蝕刻。在此，反微荷重效 應（inverse micro-loading effect )是指一區域其位 在孔之淺部沒被蝕刻，而一區域其位在孔之深部被蝕 刻。 本發明人進一步調查在供應之製程氣體中高級氟碳 化合物（第一氟化合物）與低級氟碳化合物（第二氟 化合物）之一較佳的比例，最後發現較佳地滿足以下 的關係式： 1 < R{/R2 < 4 其中 Ri是計算自各第一氟化合物之心X nc.c的 總合；R2是計算自各第二氟化合物之m2 X nc.H的總 合；nc-c是包含在各第一戴化合物之一個分子之碳 原子-碳原子鍵的數目；是供應之製程氣體中各 第一氟化合物的莫耳分率；nc_H是包含在各第二氟 536756 五、發明說明（8) 化合物之一個分子之碳原子-氫原子鍵的數目；以及， m2是供應之製程氣體中各第二氟化合物的莫耳分 率。 依據本發明之氮化矽膜去除方法，特別適用在移除 一形成於孔之底部的氮化矽膜，該孔如半導體裝置之 製造中形成的接觸孔。此種之孔可以爲例如一種孔， 其縱橫比在 3到10的範圍內。 藉由以下參照圖式（其說明本發明的實例）之說明， 將明瞭本發明的其它目的、特徵和優點。 圖式簡單說明 第1圖是一示意剖視圖，顯示以S A C (自動校準接 觸）製程所形成的接觸孔； 第2圖是一示意剖視圖，顯示一種接觸孔，其中側 壁上之氮化矽膜被鈾刻； 第3圖是一示意剖視圖，顯示一種接觸孔，其中依 照本發明的方法蝕刻氮化矽膜； 第4圖是一示意剖視圖，說明一樣本之結構，供實 例1中之評估； 第 5A到 5D圖是用來說明以三氟甲烷/氬氣/ 氧氣/八氟環丁烷（CHF3/Ar/02/C4F8)爲混合氣體系 統作用於底部與肩部蝕刻速率的相互關係。 第 6A到 6D圖係用來解釋當CH2F2/Ai，/〇2/C4F8 被用爲氣體系統，底部之蝕刻速率與肩部之蝕刻速率 -10- 536756 五、發明說明（g) 之間的關係。 第 7A到 7D圖係用來解釋當CHF3/Ar/02/C5F8被 用爲氣體系統，底部之蝕刻速率與一肩部之蝕刻速率 之間的關係； 第8圖是一示意剖視圖，顯示實例2中之裝置的結 構；以及 第9圖是一示意剖視圖，顯示實例3中之裝置的結 構。 發明之詳細說明 其次’藉著討論孔底部上形成氮化矽膜之移除，該 孔如半導體裝置之製造中形成的一接觸孔，以詳細說 明本發明。 首先，層間絕緣膜由於已知的半導體製造製程而形 成於半導體基板上面，而一接觸孔則以SAC製程形 成。在此狀況下，S iN (氮化矽）膜可以事先形成於一 位置，此位置已定義了接觸孔的底部，當接觸孔形成 時，此S iN膜將用來做爲蝕刻阻絕膜。再來，一薄 S iN膜形成在接觸孔之內壁以及底部。在此時刻，其 剖視形狀如前述之第1圖所示。 其次，在前述方式與接觸孔一起形成的半導體基板 被放置到反應室內以實施電漿蝕刻。在該反應室被減 壓到一事先定好的壓力後，一種製程氣體被供應入反 應室內。一 RF (無線電頻率）放電在反應內產生，一 -11- 536756 五、發明說明（1〇) 面調整供應給反應室的製程氣體之量以及由反應室徘 出的氣體之量，以維持一穩定壓力於反應室中，而實 施電漿蝕刻。在此情況下，所使用的製程氣體是一嗔 混合物，其包含具有碳原子-碳原子鍵的第一氟化合 物，例如，八氟環丁烷（c4f8)、六氟丁二烯（c4f6)、八 氟環戊烯（c5F8)等，以及第二氟化合物，其包含至少 一個氫原子與單一碳原子在一個分子之內，例如，單 氟甲烷（ch3f)、二氟甲烷（ch2f2)、三氟甲烷（chf3) 等。該製程氣體可以額外包含某些氣體如氬氣（Ar) ' 氧氣（02)等等。該製程氣體之組成須使總合値 Ri I® R2符合下述關係式： 1 < R{/R2 < 4 (1) 其中 Ri是計算自各第一氟化合物之 mlxXn〇c 的總合；R2是計算自各第二氟化合物之m2Xnc_H的 總合；是供應之製程氣體中各第一氟化合物的算 耳分率；m2是供應之製程氣體中各第二氟化合物的 莫耳分率；nc_c是包含在各第一氟化合物之一個分 子之碳原子-碳原子鍵（亦即，C-C，C = C，以及C三C 鍵）的數目，以及nC-H是包含在各弟—裁化合物之一' 個分子之碳原子-氫原子鍵（亦即，C-H鍵）的數目。 在此，當製程氣體由第一氟化合物及第二氟化合物 所組成時，以下之關係式會成立： 1 ym'ric-cVOenc-H)幺4 •12· 536756 五、發明說明（11) 當然，多種的第一氟化合物可供組合之用。同樣 的，多種的第二氟化合物也可供組合之用。 當在前述之條件下實施電漿蝕刻時，接觸孔1 6底 部之氮化矽膜完全地被移除，而接觸孔1 6之側壁則未 被蝕刻，如同於第3圖的之剖面形狀可見者。在此事 件中，由於接觸孔1 6內的肩部1 8是位於該孔之底部 之上面，高級氟碳化合物吸附在肩部1 8之表面而限制 了蝕刻速率。 實例 在以下之說明中，本發明將配合各實例更加詳細的 說明本發明之細節。 實例1 : 確認基本特件之實驗 供目平估用的樣品提出如弟4圖所不》然後供評估的 樣品之SiN膜樣品被蝕刻，當一面把一種製程氣體如 以下所列者之組成以及流速改變，並使用市面上可獲 致之雙頻平行平板電漿蝕刻設備（頻率：60百萬赫 玆以及2百萬赫玆），然後，在反應室的壓力維持在 4 Pa ( 30 mTorr )之條件之下，以及施以1 200瓦特/ 200瓦特之RF功率： (樣品1 ) 成分：CHF3/Ar/02/C4F8 流速：X/600/1 5/Y (單位：立方米/秒） (樣品2 ) -1 3 - 536756
五、發明說明（12) 成分：CH2F2/Ar/02/C4F8 流速：X/600/1 5/Y (單位：立方米/秒） (樣品3 ) 成分：CHF3/Ar/02/C5F8 流速：X/600/1 5/Y (單位：立方米/秒） 接著，各樣本在各種不同的蝕刻條件之下，量測接 觸孔20之底部21的蝕刻速率以及肩部22的蝕刻速 率，以計算出底部速率（底部速率）對肩部的速率 (肩部速率）的比値。再者，就各蝕刻條之下，依底 部速率/肩部速率的比値相對於X/Y比率的關係，尋 找一最佳的 X/Y比率。 第5A到5D圖顯示樣本1的結果；第6A到6D圖 顯示樣本2的結果；第7A到7D圖顯示樣本3的結 果。在此，X表示低級氟碳化合物之莫耳流速，低級 氟碳化合物亦即第二氟化合物，而 Y表示高級氟碳 化合物之莫耳流速，高級氟碳化合物亦即第一氟化合 物，在這些圖中，第5A，6A，及7A圖顯示底部及肩 部的蝕刻速率；第5B，6B，及7B圖顯示之底部及肩 部的蝕刻速率，而其係位在一區域，該區域之高級氟 碳化合物的比例較小；第5C，6C，及7C圖顯示底部 速率/肩部速率；第5D，6D，及7D圖顯示顯示底部速 率/肩部速率，而其係位在一區域，該區域之高級氟碳 化合物的比例較小。兩圖均同，其等之水平軸表示 Y
-14- 536756 五、發明說明（13) /X。 如從第 5A到 5D圖可見者，以製程氣體包含 CHF3/Ar/02/C4F8者，當C4F8/CHF3之流速比率增高 時，肩部的蝕刻速率減少。其似乎是因爲由C4F8所產 生之沈積防止氮化矽膜的被蝕刻。當小量地加入C4F8 時，底部的蝕刻速率會稍微地增加。其似乎是因爲由 C4F8所產生之低級氟碳化合物，相反地，促進該孔之 底部上的氮化矽膜的蝕刻，該孔之底部係沈積所難以 到達者。底部的飩刻速率顯示在C4F8/CHF3的流速比 率（莫耳比）是〇·25之時爲最高，然後接著與肩部的 蝕刻速率一起變得較低。再者，經由一觀察發現到， 在C4F8/CHF3 > 1 (蝕刻中止狀態）時，有部分孔之底 部之鈾刻未有進展。在第5A到5D圖，水平軸之一個 點指示C4F8/CHF3之流動比率等於0.25時，對應到方 程式（1)之等於1，而一個點指示流動比率爲1 時，對應到1/尺2等於4。 一個類似趨勢也發現存在於如第6A到6D圖所示之 製程氣體包含CH2F2/Ar/02/C4F8之情形，以及如第7A 到7D圖所示之製程氣體包含CHF3/Ar/02/C5F8之情 形。在第 6A到 6D圖，水平軸之一個點指示 C4F8/CH2F2之流動比率等於0.5時，對應到方程式（1) 之等於1，以及一個點指示流動比率等於2.0 時，對應到Ri/h等於4。在第7A到7D圖，水平 -15- 536756 五、發明說明（14) 軸之一個點指示C5F8/CHF3之流動比率等於0.2時， 對應到方程式（1)之K/R2等於1，以及一個點指示流 動比率等於0.8時，對應到Ri/l等於4。 總結百之，不論是低級氟碳化合物或筒級氟碳化合 物，當高級氟碳化合物完全不包含在內，亦即，當只 有低級氟碳化合物被包含於氟化合物時，肩部的鈾刻 速率顯著地高於底部的蝕刻速率，如此就如技藝背景 中所描述的，導致顯著的側邊蝕刻。當加入更多高級 氟碳化合物，肩部的蝕刻速率就同步減少了。另一方 面，底部的蝕刻速率一旦與肩部的飩刻速率相當地同 樣地增加之後，接著減少下來，其方式類似於肩部的 蝕刻速率。 結果，吾人發現，肩部的蝕刻速率之各條件係相當 地相等於底部的蝕刻速率，而且蝕刻中止狀態被避免 了，該等條件表示如下：： 1 < R!/R2 < 4 其中 Ri是計算自包含於高級氟碳化合物之各類化 合物的ιτ^χη。^的總合；R2是計算自包含於低級氟 碳化合物之各類化合物的m2xne_H的總合；nc_c是包 含於高級氟碳化合物之各類化合物之一個分子之碳原 子··碳原子鍵的數目；nh是供應之製程氣體之高級氟 碳化合物之各類化合物之莫耳分率；nc_H是包含於低 級氟碳化合物之各類化合物之碳原子-氫原子鍵的數 -16- 536756 五、發明說明（15) 目；而m 2是低級氟碳化合物之各類化合物之莫耳分 率。 實例 2 :模範應用於實際的奘声 本發明之方法被應用在一以 SAC製程所製造的一 實際裝置之上。在此，一實際裝置係以如第8圖所示 的尺寸所製造，而且氮化矽膜在本實際裝置中自接觸 孔之底部移除（其縱橫比爲 4.7)。使用市面上可獲 致之雙頻平行平板電漿蝕刻設備（頻率：60百萬赫 玆以及2百萬赫玆），然後，在反應室的壓力維持在 4 Pa ( 30 mTorr)之條件之下，以及施以1 200瓦特/ 200瓦特之RF功率，CHF3/Ar/02/C4F8被用爲製程氣 體，以及選擇它們的流速爲15 sccm/600 sccm/15 sccm/15 seem。然後，於一肩部之氮化矽被蝕刻之量 在百分之30之過飩刻之情況下度量。結果，該被飩刻 之肩部的量爲 23奈米。假設肩部的蝕刻速率係相等 於底部的蝕刻速率的話，那麼，於肩部的氮化矽膜被 蝕刻之量應該是 26奈米，因此，吾人發現，由此例 之蝕刻速率度量，鈾刻速率乃是底部的高於肩部的。 實例 3 :模範應用於實際的裝置 本發明之方法被應用在一具有一微型接觸孔之實際 裝置。在此，一實際裝置係以如第9圖所示的尺寸所 製造，而且氮化矽膜在本實際裝置中自接觸孔之底部 移除（其縱橫比爲8.7 )。使用市面上可獲致之雙頻
-17- 536756 五、發明說明（16) 平行平板電漿蝕刻設備（頻率：6 0百萬赫玆以及2 百萬赫玆），然後，在反應箱的壓力維持在4 Pa ( 3 0 mTorr)之條件之下，以及施以1200瓦特/200瓦特 之RF功率，CHF3/Ar/02/C4F8被用爲製程氣體’以及 選擇它們的流速爲 15 sccm/600 sccm/15 sccm/15 seem ° 然後，於該接觸孔之一側壁上的氮化矽之被鈾 刻之量在百分之3 0之過蝕刻之情況下度量。結果’在 百分之3 0之過蝕刻之中，該孔之底部上的氮化矽膜完 全被蝕刻移除，而在該情況下，被蝕刻之側壁之量爲 零奈米，因此，排除了邊蝕刻。實際上，一個發射光 譜計被用來監測波長 3 8 8奈米的光，而一恰好的蝕 刻時間係定義於波形完全穩定之一點。即使在這恰好 的鈾刻時間，該孔之底部上的氮化矽膜也是完全被蝕 刻了。 雖然已經使用特定術語來說明本發明的較佳實例， 惟該些說明係用於說明之目的而已，而且應了解的 是’可作出各種變化和變體而仍不脫離所附的申請專 利範圍之精神與範疇。 -18-

Claims (1)

  1. 536756 六、申請專利範圍 1. 一種移除材料表面上所形成的氮化矽膜之方法，包 含步驟： 供應一種製程氣體，其包含一含有碳原子-碳原子 鍵的第一氟化合物，以及一在一個分子中含有至少 一個氫原子和單一碳原子的第二氟化合物；及 / 使用該製程氣體進行乾蝕刻以移除該氮化矽膜。 2. 如申請專利範圍第1項之方法，其中該第一氟化合 物係八氟環丁烷（C4F8)、六氟丁二烯（C4F6)、八氟環 戊烯（C5F8)中至少一者。 3. 如申請專利範圍第1項之方法，其中該乾蝕刻是電 漿蝕刻。 4. 如申請專利範圍第1項之方法，其中該第二氟化合 物係單氟甲烷（CH3F)、二氟甲烷（CH2F2)、三氟甲烷 (CHF3)中至少一者。 5·如申請專利範圍第2項之方法，其中該第二氟化合 物係單氟甲烷（CH3F)、二氟甲烷（CH2F2)、三氟甲烷 (CHF3)中至少一者。 6.如申請專利範圍第5項之方法，其中該乾蝕刻是電 漿蝕刻。 7·如申請專利範圍第1項之方法，其中： 滿足以下之關係： 1 < < 4 其中 Ri是計算自該各弟一'化合物之miXnC-C -19- 536756 六、申請專利範圍 之總合； r2是計算自該各第二氟化合物之m2Xnc H之總 合； nc_c是各該第一氟化合物之一個分子中所包含的 碳原子-碳原子鍵的數目； mi是該供應之製程氣體中各該第一氟化合物之莫 耳分率； nC-H是各該弟一^藥化合物之一個分子所包含的碳 原子-氫原子鍵的數目； m2是該供應之製程氣體中各該第二氟化合物之莫 耳分率。 8.如申請專利範圍第5項之方法，其中： 滿足以下之關係： 1 < < 4 其中 Ri是計算自該各第一氟化合物之n^xtic-c 之總合； R 2是1十算自該各弟一親化合物之 m 2 X n C · Η之總 合； nc-c是各該第一氟化合物之一個分子中所包含的 碳原子-碳原子鍵的數目； 是該供應之製程氣體中各該第一氟化合物之 莫耳分率； nCNH是各該第二氟化合物之一個分子所包含的碳 -20- 536756 _ 一—*----- --- ^^ _________ 六、申請專利範圍 原子-氫原子鍵的數目；及 m2是該供應之製程氣體中各該第二氟化合物 之莫耳分率。 9. 如申請專利範圍第1項之方法，其中該材料之表面 係指形成於半導體裝置內之接觸孔之底部。 10. 如申請專利範圍第6項之方法，其中該材料之表面 係指形成於半導體裝置內之接觸孔之底部。 11. 如申請專利範圍第1項之方法，其中該材料之表面 係指一具有縱橫比範圍爲3到1 〇之孔的底部。 如申請專利範圍第6項之方法，其中該材料之表面 係指一具有縱橫比範圍爲3到丨〇之孔的底部 -21 -
TW091108209A 2001-04-23 2002-04-22 Method of removing silicon nitride film TW536756B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001124259A JP2002319574A (ja) 2001-04-23 2001-04-23 窒化シリコン膜の除去方法

Publications (1)

Publication Number Publication Date
TW536756B true TW536756B (en) 2003-06-11

Family

ID=18973676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091108209A TW536756B (en) 2001-04-23 2002-04-22 Method of removing silicon nitride film

Country Status (5)

Country Link
US (1) US6569776B2 (zh)
JP (1) JP2002319574A (zh)
KR (1) KR100460238B1 (zh)
CN (1) CN1279587C (zh)
TW (1) TW536756B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7931820B2 (en) * 2000-09-07 2011-04-26 Daikin Industries, Ltd. Dry etching gas and method for dry etching
JP4574259B2 (ja) * 2003-07-24 2010-11-04 昭和電工株式会社 フルオロメタンの精製方法
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
KR101016304B1 (ko) * 2003-12-23 2011-02-22 엘지전자 주식회사 공기조화기 실외기의 서비스밸브 설치구조
JP4671614B2 (ja) * 2004-03-03 2011-04-20 パナソニック株式会社 半導体装置
JP2006245578A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc 半導体装置の製造方法
US7704878B2 (en) * 2005-10-03 2010-04-27 Advanced Micro Devices, Inc, Contact spacer formation using atomic layer deposition
CN102024696B (zh) * 2009-09-11 2012-08-22 中芯国际集成电路制造(上海)有限公司 开口及其形成方法
CN103531464B (zh) * 2012-07-03 2017-03-22 中国科学院微电子研究所 氮化硅高深宽比孔的刻蚀方法
CN103633014B (zh) * 2012-08-21 2018-03-30 中国科学院微电子研究所 半导体器件制造方法
EP3035369B1 (en) * 2014-12-18 2020-11-25 IMEC vzw Plasma treatment method
KR102321373B1 (ko) * 2015-08-19 2021-11-02 삼성전자주식회사 반도체 장치의 제조 방법
JP6670672B2 (ja) 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
JP6606464B2 (ja) 2016-05-20 2019-11-13 東京エレクトロン株式会社 エッチング方法
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612765B2 (ja) * 1983-06-01 1994-02-16 株式会社日立製作所 エ ッ チ ン グ 方 法
DE3420347A1 (de) * 1983-06-01 1984-12-06 Hitachi, Ltd., Tokio/Tokyo Gas und verfahren zum selektiven aetzen von siliciumnitrid
US4857140A (en) * 1987-07-16 1989-08-15 Texas Instruments Incorporated Method for etching silicon nitride
US5176790A (en) * 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal
JPH06204192A (ja) * 1992-12-28 1994-07-22 Toshiba Corp シリコン窒化膜のエッチング方法
JPH09293689A (ja) 1996-04-26 1997-11-11 Sony Corp 接続孔の形成方法
JPH1012747A (ja) 1996-06-25 1998-01-16 Sony Corp 半導体装置の製造方法
US6051504A (en) * 1997-08-15 2000-04-18 International Business Machines Corporation Anisotropic and selective nitride etch process for high aspect ratio features in high density plasma
JPH11307512A (ja) * 1998-04-23 1999-11-05 Sony Corp エッチング方法
US6074952A (en) * 1998-05-07 2000-06-13 Vanguard International Semiconductor Corporation Method for forming multi-level contacts
JPH11330046A (ja) * 1998-05-08 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6069087A (en) * 1998-08-25 2000-05-30 Micron Technology, Inc. Highly selective dry etching process
US6080662A (en) * 1998-11-04 2000-06-27 Vanguard International Semiconductor Corporation Method for forming multi-level contacts using a H-containing fluorocarbon chemistry
US6010968A (en) * 1998-12-24 2000-01-04 United Microelectronics Corp. Method for forming a contact opening with multilevel etching
US6362109B1 (en) * 2000-06-02 2002-03-26 Applied Materials, Inc. Oxide/nitride etching having high selectivity to photoresist
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
KR20040001538A (ko) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 자기정렬 콘택 형성방법

Also Published As

Publication number Publication date
JP2002319574A (ja) 2002-10-31
US6569776B2 (en) 2003-05-27
KR100460238B1 (ko) 2004-12-08
CN1279587C (zh) 2006-10-11
US20020155726A1 (en) 2002-10-24
CN1383193A (zh) 2002-12-04
KR20020082154A (ko) 2002-10-30

Similar Documents

Publication Publication Date Title
TW536756B (en) Method of removing silicon nitride film
TWI301644B (en) Self-aligned contact etch with high sensitivity to nitride shoulder
TWI402908B (zh) 蝕刻高長寬比接觸之方法
JP4852196B2 (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
TWI658509B (zh) 用於ｔｓｖ／ｍｅｍｓ／功率元件蝕刻的化學物質
TWI279861B (en) Carbon-doped-Si oxide etch using H2 additive in fluorocarbon etch chemistry
US6083844A (en) Techniques for etching an oxide layer
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
TW546722B (en) Method of plasma etching low-k dielectric materials
US6800213B2 (en) Precision dielectric etch using hexafluorobutadiene
US6686293B2 (en) Method of etching a trench in a silicon-containing dielectric material
TW200405467A (en) An oxide etching process for etching an oxide layer over a nitride layer
JP2001517868A (ja) フルオロプロペンまたはフルオロプロピレンを用いた酸化物の選択的エッチングプラズマ処理
TW200524124A (en) Method for forming novel BARC open for precision critical dimension control
TWI284370B (en) Use of hypofluorites, fluoroperoxides, and/or fluorotrioxides as oxidizing agent in fluorocarbon etch plasmas
KR20060063714A (ko) 높은 소스 및 낮은 충격 플라즈마를 이용하여 고에칭율을제공하는 유전체 에칭 방법
CN100485883C (zh) 等离子体灰化方法
US5965035A (en) Self aligned contact etch using difluoromethane and trifluoromethane
JP5407101B2 (ja) ドライエッチングガスおよびドライエッチング方法
TW202331802A (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
CN109564868A (zh) 等离子体蚀刻方法
WO2000059021A1 (en) Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition
CN110571150B (zh) 高深宽比开口的刻蚀方法及半导体器件
JP2003133287A (ja) ドライエッチング方法
TW202422701A (zh) 高深寬比接點(harc)蝕刻

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees