JP2003133287A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP2003133287A JP2003133287A JP2001331981A JP2001331981A JP2003133287A JP 2003133287 A JP2003133287 A JP 2003133287A JP 2001331981 A JP2001331981 A JP 2001331981A JP 2001331981 A JP2001331981 A JP 2001331981A JP 2003133287 A JP2003133287 A JP 2003133287A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- process gas
- flow rate
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は、ＳｉＯＣ膜に対してレジストパ
ターンをマスクにしてドライエッチングを行なう場合
に、レジストパターンの後退を抑制しつつ、凹部の底部
に形成されるラフネスを抑制する。 【解決手段】 半導体基板１０の上に堆積されたＳｉＯ
Ｃ膜１１の上に反射防止膜１２を堆積した後、該反射防
止膜１２の上にレジストパターン１３を形成する。次
に、反射防止膜１２及びＳｉＯＣ膜１１に対して、レジ
ストパターン１３をマスクにすると共に、ＣＨＦ3 ガ
ス、ＣＦ4 ガス、Ｏ2 ガス及びＡｒガスの混合ガスにＣ
Ｏガスが添加されてなるプロセスガスを用いてドライエ
ッチングを行なう。
ターンをマスクにしてドライエッチングを行なう場合
に、レジストパターンの後退を抑制しつつ、凹部の底部
に形成されるラフネスを抑制する。 【解決手段】 半導体基板１０の上に堆積されたＳｉＯ
Ｃ膜１１の上に反射防止膜１２を堆積した後、該反射防
止膜１２の上にレジストパターン１３を形成する。次
に、反射防止膜１２及びＳｉＯＣ膜１１に対して、レジ
ストパターン１３をマスクにすると共に、ＣＨＦ3 ガ
ス、ＣＦ4 ガス、Ｏ2 ガス及びＡｒガスの混合ガスにＣ
Ｏガスが添加されてなるプロセスガスを用いてドライエ
ッチングを行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳｉＯＣ膜に対し
てレジストパターンをマスクにして行なうドライエッチ
ング方法に関する。
てレジストパターンをマスクにして行なうドライエッチ
ング方法に関する。
【０００２】
【従来の技術】半導体集積回路装置の配線形成工程にお
いては、Ａｌ−Ｃｕ合金膜をパターニングして配線パタ
ーンを形成した後、該配線パターンの上にシリコン酸化
膜よりなる層間絶縁膜を堆積している。
いては、Ａｌ−Ｃｕ合金膜をパターニングして配線パタ
ーンを形成した後、該配線パターンの上にシリコン酸化
膜よりなる層間絶縁膜を堆積している。
【０００３】ところが、半導体集積回路の微細化に伴っ
て配線間容量が増大してくると、半導体集積回路の遅延
時間が長くなるという問題が発生する。
て配線間容量が増大してくると、半導体集積回路の遅延
時間が長くなるという問題が発生する。
【０００４】そこで、ＦＳＧ等の低誘電率膜よりなる層
間絶縁膜に配線溝を形成した後、層間絶縁膜の上に銅膜
を配線溝が充填されるように堆積し、その後、銅膜にお
ける層間絶縁膜の上に存在する部分をＣＭＰ（Chemical
Mechanical Polishing ）法により除去して、ダマシン
構造の埋め込み配線を形成する方法が提案されている。
尚、銅配線をダマシン法により形成する理由は、銅膜の
パターニングが困難であるためである。
間絶縁膜に配線溝を形成した後、層間絶縁膜の上に銅膜
を配線溝が充填されるように堆積し、その後、銅膜にお
ける層間絶縁膜の上に存在する部分をＣＭＰ（Chemical
Mechanical Polishing ）法により除去して、ダマシン
構造の埋め込み配線を形成する方法が提案されている。
尚、銅配線をダマシン法により形成する理由は、銅膜の
パターニングが困難であるためである。
【０００５】ところで、０．１０μｍ以下のデザインル
ールを有する半導体集積回路装置においては、層間絶縁
膜としては、ＦＳＧ膜よりもさらに比誘電率が低い膜と
して、メチル基を含むＳｉＯＣ膜等が用いられる。
ールを有する半導体集積回路装置においては、層間絶縁
膜としては、ＦＳＧ膜よりもさらに比誘電率が低い膜と
して、メチル基を含むＳｉＯＣ膜等が用いられる。
【０００６】以下、ＳｉＯＣ膜よりなる層間絶縁膜に銅
配線を埋め込んで銅よりなる埋め込み配線を形成する従
来の方法について、図７（ａ）〜（ｄ）を参照しながら
説明する。
配線を埋め込んで銅よりなる埋め込み配線を形成する従
来の方法について、図７（ａ）〜（ｄ）を参照しながら
説明する。
【０００７】まず、図７（ａ）に示すように、ＣＶＤ法
により半導体基板１の上にＳｉＯＣ膜２を堆積した後、
ＳｉＯＣ膜２の上に反射防止膜３を形成し、その後、周
知のフォトリソグラフィにより反射防止膜３の上にレジ
ストパターン４を形成する。
により半導体基板１の上にＳｉＯＣ膜２を堆積した後、
ＳｉＯＣ膜２の上に反射防止膜３を形成し、その後、周
知のフォトリソグラフィにより反射防止膜３の上にレジ
ストパターン４を形成する。
【０００８】次に、半導体基板１をドライエッチング装
置のチャンバー内に配置した後、該チャンバー内を所定
の圧力に減圧する。
置のチャンバー内に配置した後、該チャンバー内を所定
の圧力に減圧する。
【０００９】この状態で、チャンバー内に反射防止膜３
のエッチングに必要なガス（プロセスガス）を導入して
該プロセスガスよりなるプラズマを発生させ、発生した
プラズマと反射防止膜３とを反応させると共に反応生成
物をチャンバーの外部に排出することにより、反射防止
膜３に対してレジストパターン４をマスクにドライエッ
チングを行なう。
のエッチングに必要なガス（プロセスガス）を導入して
該プロセスガスよりなるプラズマを発生させ、発生した
プラズマと反射防止膜３とを反応させると共に反応生成
物をチャンバーの外部に排出することにより、反射防止
膜３に対してレジストパターン４をマスクにドライエッ
チングを行なう。
【００１０】次に、チャンバー内にＳｉＯＣ膜２のエッ
チングに必要なガス（プロセスガス）を導入して該プロ
セスガスよりなるプラズマを発生させ、発生したプラズ
マとＳｉＯＣ膜２とを反応させると共に反応生成物をチ
ャンバーの外部に排出することにより、ＳｉＯＣ膜２に
対してレジストパターン４をマスクにドライエッチング
を行なって、図７（ｂ）に示すように、反射防止膜３及
びＳｉＯＣ膜２に配線溝５を形成する。
チングに必要なガス（プロセスガス）を導入して該プロ
セスガスよりなるプラズマを発生させ、発生したプラズ
マとＳｉＯＣ膜２とを反応させると共に反応生成物をチ
ャンバーの外部に排出することにより、ＳｉＯＣ膜２に
対してレジストパターン４をマスクにドライエッチング
を行なって、図７（ｂ）に示すように、反射防止膜３及
びＳｉＯＣ膜２に配線溝５を形成する。
【００１１】尚、反射防止膜３及びＳｉＯＣ膜２に対す
るドライエッチングのプロセスガスとしては、ＣＦ4 ガ
ス又はＣＨＦ3 ガス等のフルオロカーボンガス、酸素ガ
ス及びアルゴンガスよりなる混合ガスが用いられる。
るドライエッチングのプロセスガスとしては、ＣＦ4 ガ
ス又はＣＨＦ3 ガス等のフルオロカーボンガス、酸素ガ
ス及びアルゴンガスよりなる混合ガスが用いられる。
【００１２】次に、図７（ｃ）に示すように、アッシン
グによりレジストパターン４を除去した後、洗浄を行な
う。
グによりレジストパターン４を除去した後、洗浄を行な
う。
【００１３】次に、めっき法によりＳｉＯＣ膜２の上に
銅膜を配線溝５が充填されるように堆積した後、該銅膜
におけるＳｉＯＣ膜２の上に存在する部分をＣＭＰ法に
より除去すると、図７（ｄ）に示すように、銅膜よりな
る埋め込み配線７が形成される。
銅膜を配線溝５が充填されるように堆積した後、該銅膜
におけるＳｉＯＣ膜２の上に存在する部分をＣＭＰ法に
より除去すると、図７（ｄ）に示すように、銅膜よりな
る埋め込み配線７が形成される。
【００１４】
【発明が解決しようとする課題】ところが、反射防止膜
３及びＳｉＯＣ膜２に対するドライエッチング工程にお
いて、図７（ｂ）に示すように、配線溝５の底部にラフ
ネス（surface micro-roughness)６が形成されてしま
う。配線溝５の底部にラフネス６が形成されると、銅膜
が配線溝５の底部にまで完全に埋め込まれないため、埋
め込み配線７の配線抵抗が大きくなると共に埋め込み配
線７とＳｉＯＣ膜２との密着性が低下するという問題が
発生する。
３及びＳｉＯＣ膜２に対するドライエッチング工程にお
いて、図７（ｂ）に示すように、配線溝５の底部にラフ
ネス（surface micro-roughness)６が形成されてしま
う。配線溝５の底部にラフネス６が形成されると、銅膜
が配線溝５の底部にまで完全に埋め込まれないため、埋
め込み配線７の配線抵抗が大きくなると共に埋め込み配
線７とＳｉＯＣ膜２との密着性が低下するという問題が
発生する。
【００１５】そこで、配線溝５の底部にラフネス６が形
成される理由について検討を加えた結果、以下のことを
見出した。
成される理由について検討を加えた結果、以下のことを
見出した。
【００１６】シリコン酸化（ＳｉＯ2 ）膜に対するドラ
イエッチングにおいては、プラズマ中のＦとシリコン酸
化膜を構成するＳｉとが反応してＳｉＦx が生成される
と共に、プラズマ中のＣＦx とシリコン酸化膜を構成す
るＯとが反応してＣＯx が生成される。生成されたＳｉ
Ｆx 及びＣＯx は、揮発性が高いためチャンバーの外部
に速やかに排出されるので、ドライエッチングは良好に
進行する。
イエッチングにおいては、プラズマ中のＦとシリコン酸
化膜を構成するＳｉとが反応してＳｉＦx が生成される
と共に、プラズマ中のＣＦx とシリコン酸化膜を構成す
るＯとが反応してＣＯx が生成される。生成されたＳｉ
Ｆx 及びＣＯx は、揮発性が高いためチャンバーの外部
に速やかに排出されるので、ドライエッチングは良好に
進行する。
【００１７】ところが、ＳｉＯＣ膜２に対するドライエ
ッチングにおいては、ＳｉＯＣ膜２中に‐ＣＨx が含ま
れているため、前述のシリコン酸化膜に対するドライエ
ッチング工程における反応に加えて、プラズマ中のＦと
ＳｉＯＣ膜２を構成する‐ＣＨx とが反応してＣＨxＦy
が生成される。そして、生成されたＣＨxＦyとプラズマ
中のＣＨxＦyとが反応して、分子量が大きく不揮発性で
あるＣxＨyＦz 等の化合物が生成され、生成されたＣx
ＨyＦz 等の化合物が配線溝５の底部に付着してドライ
エッチング時のマスクになるので、配線溝５の底部にラ
フネス６が形成されるのである。
ッチングにおいては、ＳｉＯＣ膜２中に‐ＣＨx が含ま
れているため、前述のシリコン酸化膜に対するドライエ
ッチング工程における反応に加えて、プラズマ中のＦと
ＳｉＯＣ膜２を構成する‐ＣＨx とが反応してＣＨxＦy
が生成される。そして、生成されたＣＨxＦyとプラズマ
中のＣＨxＦyとが反応して、分子量が大きく不揮発性で
あるＣxＨyＦz 等の化合物が生成され、生成されたＣx
ＨyＦz 等の化合物が配線溝５の底部に付着してドライ
エッチング時のマスクになるので、配線溝５の底部にラ
フネス６が形成されるのである。
【００１８】そこで、ラフネス６を抑制するため、ドラ
イエッチングに用いられるプロセスガス中の酸素ガスの
流量を増加させる方法が提案されている。このようにす
ると、生成されたＣxＨyＦz とプロセスガス中のＯ2 と
が反応して、揮発性のＣＯx、ＣＯＦ及びＨ2Ｏが生成さ
れるため、つまり配線溝５の底部に付着する不揮発性の
ＣxＨyＦz が除去されるので、ラフネス６が抑制され
る。
イエッチングに用いられるプロセスガス中の酸素ガスの
流量を増加させる方法が提案されている。このようにす
ると、生成されたＣxＨyＦz とプロセスガス中のＯ2 と
が反応して、揮発性のＣＯx、ＣＯＦ及びＨ2Ｏが生成さ
れるため、つまり配線溝５の底部に付着する不揮発性の
ＣxＨyＦz が除去されるので、ラフネス６が抑制され
る。
【００１９】ところが、プロセスガス中のＯ2 を増加す
ると、酸素の中性ラジカル（Ｏ* ）が増加し、該酸素の
中性ラジカルは、プラズマ中を自由運動するためレジス
トパターン４と反応し易いので、レジストパターン４の
後退が促進されるという問題が発生する。すなわち、配
線溝５の底部に付着するＣxＨyＦz を低減するべく、プ
ロセスガス中のＯ2 を増加すると、レジストパターン４
が後退してしまうという問題がある。
ると、酸素の中性ラジカル（Ｏ* ）が増加し、該酸素の
中性ラジカルは、プラズマ中を自由運動するためレジス
トパターン４と反応し易いので、レジストパターン４の
後退が促進されるという問題が発生する。すなわち、配
線溝５の底部に付着するＣxＨyＦz を低減するべく、プ
ロセスガス中のＯ2 を増加すると、レジストパターン４
が後退してしまうという問題がある。
【００２０】従って、デザインルールが０．１０μｍで
ある微細な半導体集積回路を形成する場合には、精度の
高い埋め込み配線が得られないという問題がある。
ある微細な半導体集積回路を形成する場合には、精度の
高い埋め込み配線が得られないという問題がある。
【００２１】また、プロセスガス中のＯ2 を増加する
と、ドライエッチング中に配線溝５の側壁に付着する堆
積物が酸素ラジカルにより除去されるため、配線溝５の
壁部が垂直形状に近くなる。このため、デザインルール
が０．１０μｍである微細な配線溝５の底部にまで銅膜
を充填することが困難になってしまうという問題もあ
る。
と、ドライエッチング中に配線溝５の側壁に付着する堆
積物が酸素ラジカルにより除去されるため、配線溝５の
壁部が垂直形状に近くなる。このため、デザインルール
が０．１０μｍである微細な配線溝５の底部にまで銅膜
を充填することが困難になってしまうという問題もあ
る。
【００２２】前記に鑑み、本発明は、レジストパターン
の後退を抑制しつつ、配線溝の底部に形成されるラフネ
スを抑制することを目的とする。
の後退を抑制しつつ、配線溝の底部に形成されるラフネ
スを抑制することを目的とする。
【００２３】
【課題を解決するための手段】本件発明者らは、前記の
目的を達成するため、プロセスガスに添加するガスにつ
いて種々の検討を加えた結果、プロセスガスにＣＯガス
を添加すると、レジストパターンの後退を招くことな
く、凹部例えば配線溝の底部のラフネスを抑制できるこ
とを見出した。
目的を達成するため、プロセスガスに添加するガスにつ
いて種々の検討を加えた結果、プロセスガスにＣＯガス
を添加すると、レジストパターンの後退を招くことな
く、凹部例えば配線溝の底部のラフネスを抑制できるこ
とを見出した。
【００２４】本発明は前記の知見に基づいてなされたも
のであって、具体的には以下の通りである。
のであって、具体的には以下の通りである。
【００２５】本発明に係るドライエッチング方法は、基
板上に堆積されたＳｉＯＣ膜の上にレジストパターンを
形成する工程と、ＳｉＯＣ膜に対して、レジストパター
ンをマスクにすると共に、Ｃ及びＦを含むガスとＣＯガ
スとが含まれているプロセスガスを用いてドライエッチ
ングする工程とを備えている。
板上に堆積されたＳｉＯＣ膜の上にレジストパターンを
形成する工程と、ＳｉＯＣ膜に対して、レジストパター
ンをマスクにすると共に、Ｃ及びＦを含むガスとＣＯガ
スとが含まれているプロセスガスを用いてドライエッチ
ングする工程とを備えている。
【００２６】本発明に係るドライエッチング方法による
と、プロセスガスにＣ及びＦが含まれているため、Ｓｉ
ＯＣ膜に対するエッチングが進行する。
と、プロセスガスにＣ及びＦが含まれているため、Ｓｉ
ＯＣ膜に対するエッチングが進行する。
【００２７】また、プロセスガス中にＣＯガスが含まれ
ており、ＣＯがＣ- イオンとＯ+ イオンとに分解され、
Ｏ+ イオンがバイアス電圧により基板側ひいてはＳｉＯ
Ｃ膜に形成される凹部の底部に引き込まれる。このた
め、凹部の底部に付着しているＣxＨyＦz とＯ+ イオン
とが反応して、揮発性のＣＯx、ＣＯＦ及びＨ2Ｏが生成
され、凹部の底部に付着している不揮発性のＣxＨyＦz
が除去されるので、ラフネスを抑制できる。
ており、ＣＯがＣ- イオンとＯ+ イオンとに分解され、
Ｏ+ イオンがバイアス電圧により基板側ひいてはＳｉＯ
Ｃ膜に形成される凹部の底部に引き込まれる。このた
め、凹部の底部に付着しているＣxＨyＦz とＯ+ イオン
とが反応して、揮発性のＣＯx、ＣＯＦ及びＨ2Ｏが生成
され、凹部の底部に付着している不揮発性のＣxＨyＦz
が除去されるので、ラフネスを抑制できる。
【００２８】また、プロセスガス中のＣＯがＣxＨyＦz
を分解するため、ＣxＨyＦz を分解するべくＯ2 ガスの
流量を増加する必要がなくなるので、多量の酸素ラジカ
ルがレジストパターンと反応してレジストパターンが後
退する事態を抑制することができる。
を分解するため、ＣxＨyＦz を分解するべくＯ2 ガスの
流量を増加する必要がなくなるので、多量の酸素ラジカ
ルがレジストパターンと反応してレジストパターンが後
退する事態を抑制することができる。
【００２９】従って、本発明に係るドライエッチング方
法によると、レジストパターンの後退を抑制しつつ、凹
部の底部に形成されるラフネスを抑制することができ
る。
法によると、レジストパターンの後退を抑制しつつ、凹
部の底部に形成されるラフネスを抑制することができ
る。
【００３０】本発明に係るドライエッチング方法におい
て、ＣＯガスの流量は、プロセスガスの合計流量に対し
て２．５％以上で且つ８０％以下であることが好まし
い。
て、ＣＯガスの流量は、プロセスガスの合計流量に対し
て２．５％以上で且つ８０％以下であることが好まし
い。
【００３１】このようにすると、凹部の底部に形成され
るラフネスを確実に抑制できると共に、レジストパター
ンの後退を確実に抑制することができる。
るラフネスを確実に抑制できると共に、レジストパター
ンの後退を確実に抑制することができる。
【００３２】本発明に係るドライエッチング方法におい
て、Ｃ及びＦを含むガスは、ＣＨ3Ｆ、ＣＨ2Ｆ2、ＣＨ
Ｆ3、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8
及びＣ5Ｆ8のうちの少なくとも１つを含むことが好まし
い。
て、Ｃ及びＦを含むガスは、ＣＨ3Ｆ、ＣＨ2Ｆ2、ＣＨ
Ｆ3、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8
及びＣ5Ｆ8のうちの少なくとも１つを含むことが好まし
い。
【００３３】本発明に係るドライエッチング方法におい
て、Ｃ及びＦを含むガスは、Ｈを含んでいることが好ま
しい。
て、Ｃ及びＦを含むガスは、Ｈを含んでいることが好ま
しい。
【００３４】このようにすると、凹部の側壁をテーパ形
状にすることができる。
状にすることができる。
【００３５】この場合、Ｃ及びＦを含むガスは、ＣＨ3
Ｆ、ＣＨ2Ｆ2及びＣＨＦ3のうちの少なくとも１つを含
んでいることが好ましい。
Ｆ、ＣＨ2Ｆ2及びＣＨＦ3のうちの少なくとも１つを含
んでいることが好ましい。
【００３６】
【発明の実施の形態】（第１の実施形態）以下、第１の
実施形態に係るドライエッチング方法について、図１
（ａ）〜（ｃ）及び図２を参照しながら説明する。
実施形態に係るドライエッチング方法について、図１
（ａ）〜（ｃ）及び図２を参照しながら説明する。
【００３７】まず、図１（ａ）に示すように、例えばＣ
ＶＤ法により半導体基板１０の上にＳｉＯＣ膜１１を堆
積した後、例えばＣＶＤ法によりＳｉＯＣ膜１１の上に
反射防止膜１２を堆積し、その後、周知のリソグラフィ
技術により反射防止膜１２の上に、例えば配線溝形成用
の開口部を有するレジストパターン１３を形成する。
ＶＤ法により半導体基板１０の上にＳｉＯＣ膜１１を堆
積した後、例えばＣＶＤ法によりＳｉＯＣ膜１１の上に
反射防止膜１２を堆積し、その後、周知のリソグラフィ
技術により反射防止膜１２の上に、例えば配線溝形成用
の開口部を有するレジストパターン１３を形成する。
【００３８】次に、半導体基板１０を容量結合（ＣＣ
Ｐ）型のドライエッチング装置のチャンバー内の試料台
の上に載置した後、該チャンバー内を例えば６．７Ｐａ
に減圧する。
Ｐ）型のドライエッチング装置のチャンバー内の試料台
の上に載置した後、該チャンバー内を例えば６．７Ｐａ
に減圧する。
【００３９】この状態で、チャンバー内に反射防止膜１
２及びＳｉＯＣ膜１１のエッチングに必要なガス（プロ
セスガス）を導入すると共に、チャンバー内に例えば５
００Ｗのプラズマ発生用の高周波電力を印加し且つ試料
台に例えば７００Ｗのバイアス用の高周波電力を印加す
る。このようにすると、プロセスガスよりなるプラズマ
が発生し、発生したプラズマにより反射防止膜１２及び
ＳｉＯＣ膜１１に対するドライエッチングが進行するの
で、図１（ｂ）に示すように、反射防止膜１２及びＳｉ
ＯＣ膜１１に配線溝１４が形成される。
２及びＳｉＯＣ膜１１のエッチングに必要なガス（プロ
セスガス）を導入すると共に、チャンバー内に例えば５
００Ｗのプラズマ発生用の高周波電力を印加し且つ試料
台に例えば７００Ｗのバイアス用の高周波電力を印加す
る。このようにすると、プロセスガスよりなるプラズマ
が発生し、発生したプラズマにより反射防止膜１２及び
ＳｉＯＣ膜１１に対するドライエッチングが進行するの
で、図１（ｂ）に示すように、反射防止膜１２及びＳｉ
ＯＣ膜１１に配線溝１４が形成される。
【００４０】次に、図１（ｃ）に示すように、酸素プラ
ズマを用いるアッシングによりレジストパターン１３を
除去した後、洗浄を行なう。
ズマを用いるアッシングによりレジストパターン１３を
除去した後、洗浄を行なう。
【００４１】第１の実施形態においては、プロセスガス
としては、ＣＨＦ3 ガス（流量：５０ｍｌ/ｍｉｎ）、
ＣＦ4 ガス（流量：２５ｍｌ/ｍｉｎ）、Ｏ2 ガス（流
量：１５ｍｌ/ｍｉｎ）及びＡｒガス（流量：４００ｍ
ｌ/ｍｉｎ）の混合ガスにＣＯガスが添加されてなるガ
スを用いる。
としては、ＣＨＦ3 ガス（流量：５０ｍｌ/ｍｉｎ）、
ＣＦ4 ガス（流量：２５ｍｌ/ｍｉｎ）、Ｏ2 ガス（流
量：１５ｍｌ/ｍｉｎ）及びＡｒガス（流量：４００ｍ
ｌ/ｍｉｎ）の混合ガスにＣＯガスが添加されてなるガ
スを用いる。
【００４２】このように、プロセスガス中にＣＯガスが
含まれているため、ＣＯがＣ- イオンとＯ+ イオンとに
分解され、Ｏ+ イオンがバイアス電圧によりＳｉＯＣ膜
１１に形成される配線溝１４の底部に引き込まれる。こ
のため、配線溝１４の底部に付着しているＣxＨyＦz と
Ｏ+ イオンとが反応して、揮発性のＣＯx、ＣＯＦ及び
Ｈ2Ｏが生成され、底部に付着している不揮発性のＣxＨ
yＦz が除去される。従って、配線溝１４の底部に形成
されるラフネスを抑制することができる。
含まれているため、ＣＯがＣ- イオンとＯ+ イオンとに
分解され、Ｏ+ イオンがバイアス電圧によりＳｉＯＣ膜
１１に形成される配線溝１４の底部に引き込まれる。こ
のため、配線溝１４の底部に付着しているＣxＨyＦz と
Ｏ+ イオンとが反応して、揮発性のＣＯx、ＣＯＦ及び
Ｈ2Ｏが生成され、底部に付着している不揮発性のＣxＨ
yＦz が除去される。従って、配線溝１４の底部に形成
されるラフネスを抑制することができる。
【００４３】また、プロセスガスに含まれるＣＯがＣx
ＨyＦz を分解するため、ＣxＨyＦzを分解するべくＯ2
の流量を増加する必要がないので、多量の酸素ラジカル
がレジストパターン１３と反応してレジストパターン１
３を後退させる事態を抑制することができる。
ＨyＦz を分解するため、ＣxＨyＦzを分解するべくＯ2
の流量を増加する必要がないので、多量の酸素ラジカル
がレジストパターン１３と反応してレジストパターン１
３を後退させる事態を抑制することができる。
【００４４】ところで、プロセスガスに含まれるＣＯガ
スの流量は、プロセスガスの合計流量に対して２．５％
以上で且つ８０％以下であることが好ましい。その理由
は以下の通りである。
スの流量は、プロセスガスの合計流量に対して２．５％
以上で且つ８０％以下であることが好ましい。その理由
は以下の通りである。
【００４５】図２は、プロセスガスの合計流量に対する
ＣＯガスの流量比（％）と、配線溝の底部に形成される
ラフネスのＲＭＳ（Root Mean Square；平均二乗根）値
（単位：ｎｍ）との関係を示している。尚、ラフネス
は、ＡＦＭ（Atomic Force Microscope ）により測定し
た。図２から分かるように、ＣＯガスの流量比が２．５
％以上になると、ラフネスのＲＭＳ値は急激に小さくな
る。
ＣＯガスの流量比（％）と、配線溝の底部に形成される
ラフネスのＲＭＳ（Root Mean Square；平均二乗根）値
（単位：ｎｍ）との関係を示している。尚、ラフネス
は、ＡＦＭ（Atomic Force Microscope ）により測定し
た。図２から分かるように、ＣＯガスの流量比が２．５
％以上になると、ラフネスのＲＭＳ値は急激に小さくな
る。
【００４６】ところで、ＣＯガスの流量比が８０％を超
えると、プラズマ中のＯ+ イオンが増加するので、レジ
ストパターン１３の後退が進行し過ぎる恐れがある。
えると、プラズマ中のＯ+ イオンが増加するので、レジ
ストパターン１３の後退が進行し過ぎる恐れがある。
【００４７】従って、プロセスガスの合計流量に対する
ＣＯガスの流量比は２．５％以上で且つ８０％以下であ
ることが好ましい。
ＣＯガスの流量比は２．５％以上で且つ８０％以下であ
ることが好ましい。
【００４８】尚、第１の実施形態においては、反射防止
膜１２に対するエッチングに用いるプロセスガスと、Ｓ
ｉＯＣ膜１１に対するエッチングに用いるプロセスガス
とは同じ種類であったが、これに代えて、反射防止膜１
２に対するエッチングに用いるプロセスガスとＳｉＯＣ
膜１１に対するエッチングに用いるプロセスガスとを異
ならせてもよい。
膜１２に対するエッチングに用いるプロセスガスと、Ｓ
ｉＯＣ膜１１に対するエッチングに用いるプロセスガス
とは同じ種類であったが、これに代えて、反射防止膜１
２に対するエッチングに用いるプロセスガスとＳｉＯＣ
膜１１に対するエッチングに用いるプロセスガスとを異
ならせてもよい。
【００４９】また、第１の実施形態では、溝パターン形
成について示したが、ホールパターンであっても同様の
効果がある。
成について示したが、ホールパターンであっても同様の
効果がある。
【００５０】（第２の実施形態）以下、第２の実施形態
に係るドライエッチング方法について、図３（ａ）〜
（ｃ）及び図４を参照しながら説明する。
に係るドライエッチング方法について、図３（ａ）〜
（ｃ）及び図４を参照しながら説明する。
【００５１】まず、図３（ａ）に示すように、例えばＣ
ＶＤ法により半導体基板２０の上にＳｉＯＣ膜２１を堆
積した後、例えばＣＶＤ法によりＳｉＯＣ膜２１の上に
反射防止膜２２を堆積し、その後、周知のリソグラフィ
技術により反射防止膜２２の上に、例えば配線溝形成用
の開口部を有するレジストパターン２３を形成する。
ＶＤ法により半導体基板２０の上にＳｉＯＣ膜２１を堆
積した後、例えばＣＶＤ法によりＳｉＯＣ膜２１の上に
反射防止膜２２を堆積し、その後、周知のリソグラフィ
技術により反射防止膜２２の上に、例えば配線溝形成用
の開口部を有するレジストパターン２３を形成する。
【００５２】次に、半導体基板２０を容量結合（ＣＣ
Ｐ）型のドライエッチング装置のチャンバー内の試料台
の上に載置した後、該チャンバー内を例えば６．７Ｐａ
に減圧する。
Ｐ）型のドライエッチング装置のチャンバー内の試料台
の上に載置した後、該チャンバー内を例えば６．７Ｐａ
に減圧する。
【００５３】この状態で、チャンバー内に反射防止膜２
２及びＳｉＯＣ膜２１のエッチングに必要なガス（プロ
セスガス）を導入すると共に、チャンバー内に例えば５
００Ｗのプラズマ発生用の高周波電力を印加し且つ試料
台に例えば７００Ｗのバイアス用の高周波電力を印加す
る。このようにすると、プロセスガスよりなるプラズマ
が発生し、発生したプラズマにより反射防止膜２２及び
ＳｉＯＣ膜２１に対するドライエッチングが進行するの
で、図３（ｂ）に示すように、反射防止膜２２及びＳｉ
ＯＣ膜２１に配線溝２４が形成される。
２及びＳｉＯＣ膜２１のエッチングに必要なガス（プロ
セスガス）を導入すると共に、チャンバー内に例えば５
００Ｗのプラズマ発生用の高周波電力を印加し且つ試料
台に例えば７００Ｗのバイアス用の高周波電力を印加す
る。このようにすると、プロセスガスよりなるプラズマ
が発生し、発生したプラズマにより反射防止膜２２及び
ＳｉＯＣ膜２１に対するドライエッチングが進行するの
で、図３（ｂ）に示すように、反射防止膜２２及びＳｉ
ＯＣ膜２１に配線溝２４が形成される。
【００５４】次に、図１（ｃ）に示すように、酸素プラ
ズマを用いるアッシングによりレジストパターン２３を
除去した後、洗浄を行なう。
ズマを用いるアッシングによりレジストパターン２３を
除去した後、洗浄を行なう。
【００５５】第２の実施形態においては、プロセスガス
としては、ＣＨ2Ｆ2ガス（流量：２５ｍｌ/ｍｉｎ）、
ＣＨＦ3 ガス（流量：５０ｍｌ/ｍｉｎ）、Ｏ2 ガス
（流量：１５ｍｌ/ｍｉｎ）及びＡｒガス（流量：４０
０ｍｌ/ｍｉｎ）の混合ガスにＣＯガスが添加されてな
るガスを用いる。
としては、ＣＨ2Ｆ2ガス（流量：２５ｍｌ/ｍｉｎ）、
ＣＨＦ3 ガス（流量：５０ｍｌ/ｍｉｎ）、Ｏ2 ガス
（流量：１５ｍｌ/ｍｉｎ）及びＡｒガス（流量：４０
０ｍｌ/ｍｉｎ）の混合ガスにＣＯガスが添加されてな
るガスを用いる。
【００５６】このようにすると、プロセスガス中に含ま
れるＣＯがＣ- イオンとＯ+ イオンとに分解し、Ｏ+ イ
オンがバイアス電圧によりＳｉＯＣ膜２１に形成される
配線溝２４の底部に引き込まれるので、第１の実施形態
と同様、配線溝２４の底部に形成されるラフネスを抑制
することができる。
れるＣＯがＣ- イオンとＯ+ イオンとに分解し、Ｏ+ イ
オンがバイアス電圧によりＳｉＯＣ膜２１に形成される
配線溝２４の底部に引き込まれるので、第１の実施形態
と同様、配線溝２４の底部に形成されるラフネスを抑制
することができる。
【００５７】また、ＣＯがＣxＨyＦz を分解するため、
ＣxＨyＦz を分解するべくＯ2 の添加量を増加する必要
がないので、第１の実施形態と同様、レジストパターン
２３の後退を抑制することができる。
ＣxＨyＦz を分解するべくＯ2 の添加量を増加する必要
がないので、第１の実施形態と同様、レジストパターン
２３の後退を抑制することができる。
【００５８】第２の実施形態におけるプロセスガス中の
フルオロカーボンガスは、第１の実施形態のプロセスガ
ス中のフルオロカーボンガスに比べてＨを多く含んでい
る。すなわち、ＣＨＦ3 ガスに代えてＣＨ2Ｆ2ガスを用
いていると共に、ＣＦ4 ガスに代えてＣＨＦ3 ガスを用
いている。
フルオロカーボンガスは、第１の実施形態のプロセスガ
ス中のフルオロカーボンガスに比べてＨを多く含んでい
る。すなわち、ＣＨＦ3 ガスに代えてＣＨ2Ｆ2ガスを用
いていると共に、ＣＦ4 ガスに代えてＣＨＦ3 ガスを用
いている。
【００５９】このように、プロセスガス中に含まれるＨ
の量が多くなると、図３（ｂ）に示すように、配線溝２
４の側壁の断面は垂直形状からテーパ形状になる。
の量が多くなると、図３（ｂ）に示すように、配線溝２
４の側壁の断面は垂直形状からテーパ形状になる。
【００６０】図４は、プロセスガスの合計流量に対する
ＣＯガスの流量比（％）と、配線溝の側壁の角度（°）
との関係を示しており、ＣＯガスの流量比が２．５〜８
０％であれば、配線溝の側壁の角度を約７８°〜約９０
°の範囲に制御することができる。
ＣＯガスの流量比（％）と、配線溝の側壁の角度（°）
との関係を示しており、ＣＯガスの流量比が２．５〜８
０％であれば、配線溝の側壁の角度を約７８°〜約９０
°の範囲に制御することができる。
【００６１】尚、第２３の実施形態においては、反射防
止膜２２に対するエッチングに用いるプロセスガスと、
ＳｉＯＣ膜２１に対するエッチングに用いるプロセスガ
スとは同じ種類であったが、これに代えて、反射防止膜
２２に対するエッチングに用いるプロセスガスとＳｉＯ
Ｃ膜２１に対するエッチングに用いるプロセスガスとを
異ならせてもよい。
止膜２２に対するエッチングに用いるプロセスガスと、
ＳｉＯＣ膜２１に対するエッチングに用いるプロセスガ
スとは同じ種類であったが、これに代えて、反射防止膜
２２に対するエッチングに用いるプロセスガスとＳｉＯ
Ｃ膜２１に対するエッチングに用いるプロセスガスとを
異ならせてもよい。
【００６２】（第３の実施形態）以下、第３の実施形態
に係るドライエッチング方法について、図５（ａ）〜
（ｃ）及び図６を参照しながら説明する。
に係るドライエッチング方法について、図５（ａ）〜
（ｃ）及び図６を参照しながら説明する。
【００６３】まず、図５（ａ）に示すように、例えばＣ
ＶＤ法により半導体基板３０の上にＳｉＯＣ膜３１を堆
積した後、例えばＣＶＤ法によりＳｉＯＣ膜３１の上に
反射防止膜３２を堆積し、その後、周知のリソグラフィ
技術により反射防止膜３２の上に、例えば配線溝形成用
の開口部を有するレジストパターン３３を形成する。
ＶＤ法により半導体基板３０の上にＳｉＯＣ膜３１を堆
積した後、例えばＣＶＤ法によりＳｉＯＣ膜３１の上に
反射防止膜３２を堆積し、その後、周知のリソグラフィ
技術により反射防止膜３２の上に、例えば配線溝形成用
の開口部を有するレジストパターン３３を形成する。
【００６４】次に、半導体基板３０を容量結合（ＣＣ
Ｐ）型のドライエッチング装置のチャンバー内の試料台
の上に載置した後、該チャンバー内を例えば６．７Ｐａ
に減圧する。
Ｐ）型のドライエッチング装置のチャンバー内の試料台
の上に載置した後、該チャンバー内を例えば６．７Ｐａ
に減圧する。
【００６５】この状態で、チャンバー内に反射防止膜３
２及びＳｉＯＣ膜３１のエッチングに必要なガス（プロ
セスガス）を導入すると共に、チャンバー内に例えば５
００Ｗのプラズマ発生用の高周波電力を印加し且つ試料
台に例えば７００Ｗのバイアス用の高周波電力を印加す
る。このようにすると、プロセスガスよりなるプラズマ
が発生し、発生したプラズマにより反射防止膜３２及び
ＳｉＯＣ膜３１に対するドライエッチングが進行するの
で、図５（ｂ）に示すように、反射防止膜３２及びＳｉ
ＯＣ膜３１に配線溝３４が形成される。
２及びＳｉＯＣ膜３１のエッチングに必要なガス（プロ
セスガス）を導入すると共に、チャンバー内に例えば５
００Ｗのプラズマ発生用の高周波電力を印加し且つ試料
台に例えば７００Ｗのバイアス用の高周波電力を印加す
る。このようにすると、プロセスガスよりなるプラズマ
が発生し、発生したプラズマにより反射防止膜３２及び
ＳｉＯＣ膜３１に対するドライエッチングが進行するの
で、図５（ｂ）に示すように、反射防止膜３２及びＳｉ
ＯＣ膜３１に配線溝３４が形成される。
【００６６】次に、図５（ｃ）に示すように、酸素プラ
ズマを用いるアッシングによりレジストパターン４を除
去した後、洗浄を行なう。
ズマを用いるアッシングによりレジストパターン４を除
去した後、洗浄を行なう。
【００６７】第３の実施形態においては、プロセスガス
としては、第１の実施形態と同様、ＣＨＦ3 ガス（流
量：５０ｍｌ/ｍｉｎ）、ＣＦ4 ガス（流量：２５ｍｌ/
ｍｉｎ）、Ｏ2 ガス（流量：１５ｍｌ/ｍｉｎ）及びＡ
ｒガス（流量：４００ｍｌ/ｍｉｎ）の混合ガスにＣＯ
ガスが添加されてなるガスを用いる。
としては、第１の実施形態と同様、ＣＨＦ3 ガス（流
量：５０ｍｌ/ｍｉｎ）、ＣＦ4 ガス（流量：２５ｍｌ/
ｍｉｎ）、Ｏ2 ガス（流量：１５ｍｌ/ｍｉｎ）及びＡ
ｒガス（流量：４００ｍｌ/ｍｉｎ）の混合ガスにＣＯ
ガスが添加されてなるガスを用いる。
【００６８】このようにすると、プロセスガス中に含ま
れるＣＯがＣ- イオンとＯ+ イオンとに分解し、Ｏ+ イ
オンがバイアス電圧によりＳｉＯＣ膜３１に形成される
配線溝３４の底部に引き込まれるので、第１の実施形態
と同様、配線溝３４の底部に形成されるラフネスを抑制
することができる。
れるＣＯがＣ- イオンとＯ+ イオンとに分解し、Ｏ+ イ
オンがバイアス電圧によりＳｉＯＣ膜３１に形成される
配線溝３４の底部に引き込まれるので、第１の実施形態
と同様、配線溝３４の底部に形成されるラフネスを抑制
することができる。
【００６９】また、ＣＯがＣxＨyＦz を分解するため、
ＣxＨyＦz を分解するべくＯ2 の添加量を増加する必要
がないので、第１の実施形態と同様、レジストパターン
３３の後退を抑制することができる。
ＣxＨyＦz を分解するべくＯ2 の添加量を増加する必要
がないので、第１の実施形態と同様、レジストパターン
３３の後退を抑制することができる。
【００７０】図６は、プロセスガスの合計流量に対する
ＣＯガスの流量比（％）と、寸法シフト（μｍ）との関
係を示している。
ＣＯガスの流量比（％）と、寸法シフト（μｍ）との関
係を示している。
【００７１】図６から分かるように、ＣＯガスの流量比
が５％以下になると寸法シフトの低減効果は飽和する
が、ＣＯガスの流量比が２．５％であっても寸法シフト
の低減効果は得られる。
が５％以下になると寸法シフトの低減効果は飽和する
が、ＣＯガスの流量比が２．５％であっても寸法シフト
の低減効果は得られる。
【００７２】ところで、プロセスガスにＣＯガスを添加
しない従来のプロセスガスを用いる場合には、寸法シフ
トの下限は０．０３μｍから０．０４μｍの間である。
ＣＯガスを含まないプロセスガスを用いて、寸法シフト
を０．０３μｍ以下にしようとすると、Ｏ2 ガスの流量
を少なくする必要があるので、溝の底部のラフネスが著
しく大きくなってしまう。
しない従来のプロセスガスを用いる場合には、寸法シフ
トの下限は０．０３μｍから０．０４μｍの間である。
ＣＯガスを含まないプロセスガスを用いて、寸法シフト
を０．０３μｍ以下にしようとすると、Ｏ2 ガスの流量
を少なくする必要があるので、溝の底部のラフネスが著
しく大きくなってしまう。
【００７３】これに対して、プロセスガスの合計流量に
対するＣＯガスの流量比が７５％以下であると、従来の
プロセスガスを用いる場合よりも寸法シフトを確実に低
減することができる。
対するＣＯガスの流量比が７５％以下であると、従来の
プロセスガスを用いる場合よりも寸法シフトを確実に低
減することができる。
【００７４】従って、寸法シフトという観点からは、プ
ロセスガスに含まれるＣＯガスの流量は、２．５％以上
で且つ７５％以下であることが好ましい。
ロセスガスに含まれるＣＯガスの流量は、２．５％以上
で且つ７５％以下であることが好ましい。
【００７５】尚、第３の実施形態においては、反射防止
膜３２に対するエッチングに用いるプロセスガスと、Ｓ
ｉＯＣ膜３１に対するエッチングに用いるプロセスガス
とは同じ種類であったが、これに代えて、反射防止膜３
２に対するエッチングに用いるプロセスガスとＳｉＯＣ
膜３１に対するエッチングに用いるプロセスガスとを異
ならせてもよい。
膜３２に対するエッチングに用いるプロセスガスと、Ｓ
ｉＯＣ膜３１に対するエッチングに用いるプロセスガス
とは同じ種類であったが、これに代えて、反射防止膜３
２に対するエッチングに用いるプロセスガスとＳｉＯＣ
膜３１に対するエッチングに用いるプロセスガスとを異
ならせてもよい。
【００７６】また、第３の実施形態では溝パターン形成
について示したが、ホールパターンであっても同様の効
果がある。
について示したが、ホールパターンであっても同様の効
果がある。
【００７７】
【発明の効果】本発明に係るドライエッチング方法によ
ると、プロセスガス中にＣＯガスが含まれているため、
レジストパターンの後退を抑制しつつ、凹部の底部に形
成されるラフネスを抑制することができる。
ると、プロセスガス中にＣＯガスが含まれているため、
レジストパターンの後退を抑制しつつ、凹部の底部に形
成されるラフネスを抑制することができる。
【図１】（ａ）〜（ｃ）は第１の実施形態に係るドライ
エッチング方法の各工程を示す断面図である。
エッチング方法の各工程を示す断面図である。
【図２】プロセスガスの合計流量に対するＣＯガスの流
量比と、配線溝の底部に形成されるラフネスのＲＭＳ値
との関係を示す図である。
量比と、配線溝の底部に形成されるラフネスのＲＭＳ値
との関係を示す図である。
【図３】（ａ）〜（ｃ）は第２の実施形態に係るドライ
エッチング方法の各工程を示す断面図である。
エッチング方法の各工程を示す断面図である。
【図４】プロセスガスの合計流量に対するＣＯガスの流
量比と、配線溝の側壁の角度との関係を示す図である。
量比と、配線溝の側壁の角度との関係を示す図である。
【図５】（ａ）〜（ｃ）は第３の実施形態に係るドライ
エッチング方法の各工程を示す断面図である。
エッチング方法の各工程を示す断面図である。
【図６】プロセスガスの合計流量に対するＣＯガスの流
量比と、寸法シフトとの関係を示す図である。
量比と、寸法シフトとの関係を示す図である。
【図７】（ａ）〜（ｄ）は従来のドライエッチング方法
の各工程を示す断面図である。
の各工程を示す断面図である。
１０ 半導体基板
１１ ＳｉＯＣ膜
１２ 反射防止膜
１３ レジストパターン
１４ 配線溝
２０ 半導体基板
２１ ＳｉＯＣ膜
２２ 反射防止膜
２３ レジストパターン
２４ 配線溝
３０ 半導体基板
３１ ＳｉＯＣ膜
３２ 反射防止膜
３３ レジストパターン
３４ 配線溝
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山中 通成
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 友久 伸吾
東京都千代田区丸の内２丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 5F004 AA03 AA08 BB13 DA01 DA02
DA03 DA15 DA16 DA23 DA26
DB00
Claims (5)
- 【請求項１】 基板上に堆積されたＳｉＯＣ膜の上にレ
ジストパターンを形成する工程と、 前記ＳｉＯＣ膜に対して、前記レジストパターンをマス
クにすると共にＣ及びＦを含むガスとＣＯガスとが含ま
れているプロセスガスを用いてドライエッチングを行な
う工程とを備えていることを特徴とするドライエッチン
グ方法。 - 【請求項２】 前記ＣＯガスの流量は、前記プロセスガ
スの合計流量に対して２．５％以上で且つ８０％以下で
あることを特徴とする請求項１に記載のドライエッチン
グ方法。 - 【請求項３】 前記Ｃ及びＦを含むガスは、ＣＨ3Ｆ、
ＣＨ2Ｆ2、ＣＨＦ3、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ6、Ｃ3Ｆ8、
Ｃ4Ｆ6、Ｃ4Ｆ8及びＣ5Ｆ8のうちの少なくとも１つを含
むことを特徴とする請求項１に記載のドライエッチング
方法。 - 【請求項４】 前記Ｃ及びＦを含むガスは、Ｈを含んで
いることを特徴とする請求項１に記載のドライエッチン
グ方法。 - 【請求項５】 前記Ｃ及びＦを含むガスは、ＣＨ3Ｆ、
ＣＨ2Ｆ2及びＣＨＦ3のうちの少なくとも１つを含んで
いることを特徴とする請求項４に記載のドライエッチン
グ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331981A JP2003133287A (ja) | 2001-10-30 | 2001-10-30 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331981A JP2003133287A (ja) | 2001-10-30 | 2001-10-30 | ドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133287A true JP2003133287A (ja) | 2003-05-09 |
Family
ID=19147468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331981A Pending JP2003133287A (ja) | 2001-10-30 | 2001-10-30 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133287A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072352A (ja) * | 2003-08-26 | 2005-03-17 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法 |
| WO2005088693A1 (en) * | 2004-03-10 | 2005-09-22 | Lam Research Corporation | Line edge roughness control |
| KR100626743B1 (ko) | 2004-07-29 | 2006-09-25 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| JP2007142066A (ja) * | 2005-11-17 | 2007-06-07 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7547635B2 (en) | 2002-06-14 | 2009-06-16 | Lam Research Corporation | Process for etching dielectric films with improved resist and/or etch profile characteristics |
-
2001
- 2001-10-30 JP JP2001331981A patent/JP2003133287A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547635B2 (en) | 2002-06-14 | 2009-06-16 | Lam Research Corporation | Process for etching dielectric films with improved resist and/or etch profile characteristics |
| JP2005072352A (ja) * | 2003-08-26 | 2005-03-17 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法 |
| JP4500023B2 (ja) * | 2003-08-26 | 2010-07-14 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法 |
| WO2005088693A1 (en) * | 2004-03-10 | 2005-09-22 | Lam Research Corporation | Line edge roughness control |
| JP2007528610A (ja) * | 2004-03-10 | 2007-10-11 | ラム リサーチ コーポレーション | ラインエッジラフネス制御 |
| KR100626743B1 (ko) | 2004-07-29 | 2006-09-25 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| JP2007142066A (ja) * | 2005-11-17 | 2007-06-07 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4684866B2 (ja) * | 2005-11-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| JP3400770B2 (ja) | エッチング方法、半導体装置及びその製造方法 | |
| US7235478B2 (en) | Polymer spacer formation | |
| US4980018A (en) | Plasma etching process for refractory metal vias | |
| EP1050074B1 (en) | Anisotropic etching of organic-containing insulating layers | |
| JP5273482B2 (ja) | 半導体処理のための方法 | |
| US10062602B2 (en) | Method of etching a porous dielectric material | |
| JP5122106B2 (ja) | 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法 | |
| US5035768A (en) | Novel etch back process for tungsten contact/via filling | |
| US7439171B2 (en) | Method for manufacturing electronic device | |
| US20030162407A1 (en) | Anisotropic etching of organic-containing insulating layers | |
| US7611994B2 (en) | Fine patterning method for semiconductor device | |
| US7067435B2 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
| JP2002525840A (ja) | 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス | |
| EP0933804B1 (en) | Process for the formation of a collar oxide in a trench in a semiconductor substrate | |
| JP4492949B2 (ja) | 電子デバイスの製造方法 | |
| JP2006128542A (ja) | 電子デバイスの製造方法 | |
| US20050239286A1 (en) | Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features | |
| US5167760A (en) | Etchback process for tungsten contact/via filling | |
| JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2003133287A (ja) | ドライエッチング方法 | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| US20050161640A1 (en) | Etching gas composition for silicon oxide and method of etching silicon oxide using the same | |
| US6900140B2 (en) | Anisotropic etching of organic-containing insulating layers | |
| JP2005005697A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |