JP2007528610A - ラインエッジラフネス制御 - Google Patents

ラインエッジラフネス制御 Download PDF

Info

Publication number
JP2007528610A
JP2007528610A JP2007502898A JP2007502898A JP2007528610A JP 2007528610 A JP2007528610 A JP 2007528610A JP 2007502898 A JP2007502898 A JP 2007502898A JP 2007502898 A JP2007502898 A JP 2007502898A JP 2007528610 A JP2007528610 A JP 2007528610A
Authority
JP
Japan
Prior art keywords
arc
layer
etching
arc opening
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007502898A
Other languages
English (en)
Other versions
JP2007528610A5 (ja
Inventor
チョウイ・ヤンジン
チュー・ヘレン・エイチ．
リー・サンヘオン
カン・ショーン・エス．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2007528610A publication Critical patent/JP2007528610A/ja
Publication of JP2007528610A5 publication Critical patent/JP2007528610A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【解決手段】基板の上で、エッチング対象層とフォトレジストマスクとの間にＡＲＣ層を配した状態で、フォトレジストマスクを通してエッチング対象層をエッチングするための方法が提供される。基板は、処理室の中に置かれる。処理室の中には、ＡＲＣ開口用混合ガスが供給される。ＡＲＣ開口用混合ガスは、エッチャントガスと、ＣＯおよびＣＨ3Ｆを含む重合ガスとを含む。ＡＲＣ開口用混合ガスからは、ＡＲＣ開口用プラズマが形成される。ＡＲＣ層は、開口されるまでＡＲＣ開口用プラズマでエッチングされる。ＡＲＣ開口用混合ガスは、エッチング対象層が完全にエッチングされる前に停止される。
【選択図】図３

Description

本発明は、半導体素子に関する。より具体的は、本発明は、ラインエッジラフネスを低減させる方法を用いる半導体素子の製造に関する。
半導体素子の形成において、ラインエッジ粗さは、素子の限界寸法を増大させる。また、ウエハ表面にもたらされる不均一性なエッチング結果は、限界寸法を更に増大させる恐れがある。
基板の上で、エッチング対象層とフォトレジストマスクとの間にＡＲＣ層を配した状態で、フォトレジストマスクを通してエッチング対象層をエッチングするための方法が、上述された本発明の目的にしたがって、且つ本発明の目的を実現するために提供される。基板は、処理室の中に置かれる。処理室の中には、ＡＲＣ開口用の混合ガスが供給される。ＡＲＣ開口用混合ガスは、エッチャントガスと、ＣＯおよびＣＨ3Ｆを含む重合ガスとを含む。ＡＲＣ開口用混合ガスからは、ＡＲＣ開口用プラズマが形成される。ＡＲＣ層は、開口されるまでＡＣＲ開口用プラズマでエッチングされる。ＡＲＣ開口用混合ガスは、エッチング対象層が完全にエッチングされる前に停止される。
本発明の別の一発現形態では、半導体素子を形成するための方法が提供される。先ず、基板の上に、エッチング対象層が置かれる。エッチング対象層の上には、有機ＡＲＣ層が形成される。ＡＲＣ層の上には、フォトレジストマスクが形成される。基板は、処理室の中に置かれる。処理室の中に、ＡＲＣ開口用の混合ガスが供給される。ＡＲＣ開口用混合ガスは、エッチャントガスと、ＣＯおよびＣＨ3Ｆを含む重合ガスとを含む。ＡＲＣ開口用混合ガスから、ＡＲＣ開口用プラズマが形成される。ＡＲＣ層は、開口されるまでＡＣＲ開口用プラズマでエッチングされる。ＡＲＣ開口用混合ガスは、エッチング対象層がＡＲＣ開口用プラズマでエッチングされないように、停止される。次いで、ＡＲＣ開口用プラズマと異なるエッチング用プラズマが用意される。エッチング対象層は、このエッチング用プラズマでエッチングされる。
以下の本発明の詳細な説明では、添付の図面を参照にしつつ、本発明のこれらの特徴およびその他の特徴が詳しく説明される。
本発明は、限定ではなく例示を目的として、添付の図面に図示されている。図中、類似の参照符号は、類似の構成要素を表すものとする。
以下において、本発明は、添付の図面に示されたいくつかの好ましい実施形態に関連して詳しく説明される。以下の説明では、本発明の完全な理解を可能にするために、多くの詳細が特定されている。しかしながら、当業者ならば明らかなように、本発明は、これらの詳細の一部または全部を特定しなくても実現することができる。また、本発明を不必要に不明瞭にすることを避けるため、周知のプロセス工程および構造の一方または両方の詳細な説明は省略される。
理解を容易にするため、図１に、本発明による反射防止膜（ＡＲＣ）開口プロセスを使用して誘電体層の中に微細構造を形成するためのハイレベルフローチャートを示した。ＡＲＣ層は、エッチング対象層であるエッチング層の上に形成される（工程１０４）。図２Ａは、基板２０８の上のエッチング層２０４の断面図である。エッチング層２０４の上には、ＡＲＣ層２１６が形成される。ＡＲＣ層２１６の上には、フォトレジストマスク２２０が形成される（工程１０８）。次いで、ＡＲＣ層が開口される（工程１１２）。図２Ｂは、開口後のＡＲＣ層２１６の断面図である。次いで、図２Ｃに示されるように、フォトレジストマスク２２０およびＡＲＣ層２１６を通してエッチング層１２１の中に微細構造２２８がエッチングされる。フォトレジストマスク２２０およびＡＲＣ層２１６は、後続のフォトレジスト剥離プロセスで完全に除去される。
図中、エッチング層２０４は、基板２０８の上に位置する状態で示されている。しかしながら、エッチング層２０４と基板２０８との間には、１枚または複数枚の層を配することも可能である。あるいは、基板それ自体がエッチング層であることも可能である。
図３は、ＡＲＣ層を開口する工程をより詳しく示したフローチャートである。（工程１１２）。基板は、処理室の中に置かれる（工程３０４）。この工程は、ＡＣＲ層を開口する工程（工程１１２）の前に生じることができる。処理室の中に、ＡＲＣ開口用の混合ガスが供給される（工程３０８）。この工程は、処理室にエッチャントガスを供給すること（工程３１２）と、処理室に重合ガスを供給すること（工程３１６）と、処理室にエッチング速度増進剤を供給すること（工程３２０）とを含む。重合ガスは、ＣＯおよびＣＨ3Ｆである。エッチング速度増進剤は、Ｏ2である。
実施例
本発明の一実施例において、エッチング層２０４は、シリコンウエハ基板２０８の上に位置するシリコン酸化物の誘電体層である。ＡＲＣ層は、有機ＡＲＣ材料である下部反射防止膜（Ｂｏｔｔｏｍ−ＡＲＣ、すなわちＢＡＲＣ）である。ＢＡＲＣは、フォトレジストマスクと同様の剥離特性を有するように、フォトレジストマスクに類似していることが好まれる。他の実施形態では、ＡＲＣ層をその他の有機材料で作成して有機ＡＲＣ層を形成することができる。フォトレジストマスク２２０は、１９３対応のフォトレジストで形成される。他の実施例では、フォトレジストマスクは、１９３対応のフォトレジストマスクまたは更に次世代のフォトレジストマスクで形成可能である。このようなマスク材料は柔らかいので、ラインエッジラフネスを生じたりエッチングを不均一にしたりする恐れがある。本発明は、このような柔らかいフォトレジスト材料の限界を補うことができる。
図４は、本実施例においてＡＲＣ層を開口するため、および微細構造をエッチングするために用いられるプラズマ処理室４００の説明図である。プラズマ処理室４００は、閉じ込めリング４０２と、上部電極４０４と、下部電極４０８と、ガス供給源４１０と、排気ポンプ４２０とを備える。ガス供給源４１０は、ＡＲＣを開口する工程のために、ＡＲＣ開口用エッチャントガス供給源４１２と、ＡＲＣ開口用エッチング増進ガス供給源４１８と、ＡＲＣ開口用重合ガス供給源４１８と、もし同じ処理室内で微細構造をエッチングするならばエッチング層４１９の中に微細構造をエッチングするためのガス供給源４１９とを有する。ガス供給源４１０は、追加のガス供給源を含むことも可能である。プラズマ処理室４００内において、基板２０８は、下部電極４０８の上に置かれる。下部電極４０８は、基板２０８を保持するための適切な基板つかみ機構（例えば静電性のつかみ、または機械的なつかみ等など）を組み込まれる。反応器の頂部４２８は、下部電極４０８の真向かいに配された上部電極４０４を組み込まれる。上部電極４０４と、下部電極４０８と、閉じ込めリング４０２とは、限定プラズマ体積を形成する。限定プラズマ体積は、ガス供給源４１０によってガスを供給され、こうして供給されたガスは、閉じ込めリング４０２と排気口とを通じて排気ポンプ４２０によって限定プラズマ体積から排出される。下部電極４０８は、ＲＦ電源４４８を電気的に繋がれる。上部電極４０４は、接地される。閉じ込めリング４０２と、上部電極４０４と、下部電極４０８とは、室壁４５２によって取り囲まれる。ＲＦ電源４４８は、２７ＭＨｚ電源および２ＭＨｚ電源を含むことができる。本発明の本実施例では、カリフォルニア州フリーモント市のラム・リサーチ社によるＥｘｅｌａｎ２３００（登録商標）が使用されている。他の実施形態では、例えばＲＦ電源を上部電極４０４に繋げる等のように、ＲＦ電源と電極とを異なる組み合わせで繋げることも可能である。
図５Ａおよび図５Ｂは、本発明の実施形態で用いられるコントローラ４３５の実現に適したコンピュータシステム５００を示している。図５Ａは、コンピュータシステムとして考えうる一物理的形態を示している。コンピュータシステムは、集積回路、プリント回路基板、および小型携帯端末等から巨大なスーパーコンピュータに至る幅広い範囲にわたる多くの物理的形態を有することが可能である。コンピュータシステム５００は、モニタ５０２、ディスプレイ５０４、ハウジング５０６、ディスクデバイス５０８、キーボード５１０、およびマウス５１２を含む。ディスク５１４は、コンピュータシステム５００との間でデータをやり取りするために用いられるコンピュータ可読媒体である。
図５Ｂは、コンピュータシステム５００のブロック図の一例である。システムバス５２０には、種々様々なサブシステムが取り付けられる。プロセッサ５２２（中央演算処理装置、すなわちＣＰＵとも称される）は、メモリ５２４を含む記憶装置に結合される。メモリ５２４は、ランダムアクセスメモリ（ＲＡＭ）および読み出し専用メモリ（ＲＯＭ）を含む。当該分野で周知のように、ＲＯＭは、ＣＰＵとの間でデータおよび命令を双方向にやり取りするように機能し、ＲＡＭは、概して、データおよび命令を単方向に送るために用いられる。いずれのタイプのメモリも、下記の任意の適切なコンピュータ可読媒体を含むことができる。ＣＰＵ５２２には、固定ディスク５２６も結合される。固定ディスク５２６は、追加のデータ記憶容量を提供し、やはり、下記の任意のコンピュータ可読媒体を含むことができる。固定ディスク５２６は、プログラムやデータ等を格納するために用いられ、概して、主記憶装置よりも低速な（例えばハードディスク等の）補助記憶媒体である。なお、固定ディスク５２６内に保持される情報は、適切に思われる場合には、メモリ５２４内の仮想メモリとして標準的な形で組み込むことが可能である。取り外し可能ディスク５１４は、下記の任意のコンピュータ可読媒体の形態を取ることができる。
ＣＰＵ ５２２は、ディスプレイ５０４、キーボード５１０、マウス５１２、スピーカ５３０等の様々な入出力装置にも結合される。概して、入出力装置は、ビデオディスプレイ、トラックボール、マウス、キーボード、マイクロフォン、タッチセンシティブディスプレイ、トランスデュータカードリーダ、磁気テープリーダもしくは紙テープリーダ、タブレット、スタイラス、音声認識装置もしくは筆跡認識装置、生体認証読み取り装置、またはその他のコンピュータのうちの、任意のいずれかであることが可能である。ＣＰＵ５２２は、状況次第では、ネットワークインターフェース５４０を使用して別のコンピュータまたは通信ネットワークに結合することができる。このようなネットワークインターフェースを用いることによって、ＣＰＵは、上述された方法の工程を実施する際に、ネットワークからの情報を受信したりネットワークに対して情報を出力したりできると考えられる。更に、本発明による方法の実施形態は、ＣＰＵ５２２上でのみ実行されてもよいし、または、処理の一部を共有する遠隔ＣＰＵと協力してインターネット等のネットワークを介して実行されてもよい。
また、本発明の実施形態は、更に、コンピュータによって実行される各種の動作を実施するためのコンピュータコードを格納されているコンピュータ可読媒体を伴うコンピュータストレージ製品に関する。コンピュータ可読媒体およびコンピュータコードは、本発明の目的のために特別に設計され構築されたものでもよいし、またはコンピュータソフトウェアの分野の当業者にとって周知で且つ利用可能な種類でもよい。コンピュータ可読媒体の例としては、ハードディスク、フロッピィディスク、および磁気テープ等の磁気媒体、ＣＤ−ＲＯＭおよびホログラフィックデバイス等の光学媒体、フロプティカルディスク等の磁気光学媒体、ならびにプログラムコードの格納および実行のために特別に構成された例えば特定用途向け集積回路（ＡＳＩＣ）、プログラム可能論理回路（ＰＬＤ）、ＲＯＭデバイス、およびＲＡＭデバイス等のハードウェアデバイスが挙げられるが、これらの例に限定されない。コンピュータコードの例としては、コンパイラによって作成された等の機械コード、およびインタープリタを用いてコンピュータによって実行される高水準コードを含むファイルが挙げられる。コンピュータ可読媒体は、また、搬送波に組み込まれたコンピュータデータ信号によって伝送され且つプロセッサによって実行可能な一連の命令を表しているコンピュータコードであることも可能である。
本実施例において、ＡＲＣ開口用エッチャントガスは、７５ｓｃｃｍのＮ2と５０ｓｃｃｍのＨ2とを含む。ＡＲＣ開口用重合ガスは、２００ｓｃｃｍのＣＯと６ｓｃｃｍのＣＨ3Ｆとを含む。ＡＲＣ開口用エッチング増進ガスは、３ｓｃｃｍのＯ2を含む。処理室の圧力は、２６０ミリトールに設定される。下部電極からの供給電力は、２７ＭＨｚの場合は０ワットで、２ＭＨｚの場合は６００ワットである。本工程を通して供給される電力は、フォトレジストマスク２２０のいかなる除去も低減させられるように、低く維持される。ＡＣＲ開口用エッチャントガスとしてＨ2とＮ2とを使用するこのＡＲＣ開口用混合ガスは、シリコン酸化物に対するよりもＢＡＲＣのエッチングに対して高選択性である。この高選択性は、２０：１を超えるように定められる。ＡＲＣ開口対シリコン酸化物のエッチング選択性は、５０：１を越えることが更に好ましい。ＡＲＣ開口に対するエッチング選択性は、ＡＲＣ開口の最中にシリコン酸化物がエッチングされることのないように、無限大を超えることが最も好ましい。下部電極は、好ましくは、−２０度から＋４０度までの温度に維持される。
図６Ａは、本実施例を使用してＡＲＣ開口が実施された後の、ウエハの中心近くにおけるエッチング層の一部を示した断面図である。図６Ｂは、本実施例を使用してＡＲＣ開口が実施された後の、ウエハのエッジ近くにおけるエッチング層の一部を示した断面図である。フォトレジストマスク６２０は、ウエハの中心近くおよびエッジ近くの両方でフォトレジストマスク６２０の損傷を最小に抑えられるように、そして均一性を向上させられるように保護される。
図６Ａおよび図６Ｂに示された構造を使用して、エッチング層の中に微細構造をエッチングすると、図７Ａおよび図７Ｂに示されるような微細構造が得られる。図７Ａは、エッチング層の中に微細構造がエッチングされた後の、ウエハの中心近くにおけるエッチング層の一部を示した断面図である。図７Ｂは、エッチング層の中に微細構造がエッチングされた後の、ウエハのエッジ近くにおけるエッチング層の一部を示した断面図である。本発明によるＡＲＣ開口のプロセスは、より均一な微細構造の形成を可能にするとともに、ラインエッジラフネスを低減させる。
図８Ａは、従来技術によるプロセスを使用してＡＲＣ開口が実施された後の、ウエハの中心近くにおける基板８０８上のエッチング層８０４の一部を示した断面図である。図８Ｂは、従来技術によるプロセスを使用してＡＲＣ開口が実施された後の、ウエハのエッジ近くにおけるエッチング層の一部を示した断面図である。ＡＲＣ層８１６の上のフォトレジストマスク８２０の一部は、ＡＣＲ開口プロセス中に除去されている。これは、図８Ａおよび図８Ｂに示されるように、ウエハの中心およびエッジの両方で、フォトレジストマスク８２０の一部が非長方形の断面を呈していることからわかる。また、従来技術を用いたこの例のＡＲＣ開口プロセス中に生じるフォトレジストの腐食は、ウエハの中心とウエハのエッジとの間で一様でない。これは、図８Ａに示されたウエハの中心と、図８Ｂに示されたウエハのエッジとの間で、フォトレジストマスク８２０の呈する断面に差があることからわかる。従来技術を用いたこの例では、ウエハの中心近くよりもウエハのエッジ近くの方で、より多量のフォトレジストマスクが腐食される。
図８Ａおよび図８Ｂに示された構造を使用してエッチング層の中に微細構造をエッチングすると、図９Ａおよび図９Ｂに示されるような微細構造が得られる。図９Ａは、エッチング層の中に微細構造がエッチングされた後の、ウエハの中心近くにおけるエッチング層の一部を示した断面図である。図９Ｂは、エッチング層の中に微細構造がエッチングされた後の、ウエハのエッジ近くにおけるエッチング層の一部を示した断面図である。ウエハの中心近くにおけるフォトレジストの腐食は、図９Ａに示されるように、微細構造９０４の側面に、いくらかのラインエッジラフネス９０８を生じさせる。ウエハのエッジ近くにおける更なるフォトレジストの腐食は、微細構造９０４の側面に、更なるラインエッジラフネス９１２を生じさせる。これは、ウエハ表面上におけるエッチング結果の均一性を低下させる。
ＡＲＣ層は、有機材料であることが好ましい。なぜなら、好ましいＡＲＣ開口レシピは、有機材料の層を開口させることが知られているからである。したがって、本発明の好ましい実施形態では、有機ＡＲＣのＢＡＲＣが使用される。本発明によるＡＲＣ開口プロセスは、ＢＡＲＣ等の有機ＡＲＣを低速でエッチングすることができる。しかしながら、ＡＲＣは薄いので、低速のエッチングで十分である。本発明によるＡＲＣ開口レシピは、無機層をエッチングすることができない。または、本発明によるＡＲＣ開口レシピは、有機層に対するよりも無機シリコンベースの層に対するエッチングの方が大幅に低速であるので、薄いＡＲＣ無機層をエッチングしようとすると、多大な時間を必要とする。有機層はエッチングできるが無機層は所望の速度でエッチングできないエッチングは、無機誘電体層に対するよりも高いエッチング選択性で有機ＡＲＣをエッチングすることができる。
表１は、この画期的なエッチングについて、好ましい範囲、より好ましい範囲、および最も好ましい範囲を示している。
Figure 2007528610
以上では、本発明のいくつかの好ましい実施形態の観点から発明を説明してきた。しかしながら、本発明の範囲内には、そのほかにも、代替形態、置換形態、変更形態、および様々な代わりの等価形態が存在する。なお、本発明の方法および装置は、他の様々な方法によっても実現することができる。したがって、添付の以下の特許請求の範囲は、本発明の真の趣旨および範囲に含まれる、このようなあらゆる代替形態、置換形態、変更形態、および様々な代わりの等価形態を含むものと解釈される。
本発明による反射防止膜（ＡＲＣ）開口プロセスを使用して誘電体層の中に微細構造を形成するためのハイレベルフローチャートである。 本発明によるＡＲＣ開口プロセスを使用して微細構造を形成する際の、基板上のエッチング層を示した断面図である。 本発明によるＡＲＣ開口プロセスを使用して微細構造を形成する際の、基板上のエッチング層を示した断面図である。 本発明によるＡＲＣ開口プロセスを使用して微細構造を形成する際の、基板上のエッチング層を示した断面図である。 ＡＲＣ層を開口する工程をより詳しく示したフローチャートである。 本発明の好ましい一実施形態で使用できる処理室の説明図である。 コントローラの実現に適したコンピュータシステムの図である。 コントローラの実現に適したコンピュータシステムの図である。 ＡＲＣ開口が実施された後の、基板上のエッチング層を示した断面図である。 ＡＲＣ開口が実施された後の、基板上のエッチング層を示した断面図である。 エッチング層に微細構造がエッチングされた後の、基板上のエッチング層を示した断面図である。 エッチング層に微細構造がエッチングされた後の、基板上のエッチング層を示した断面図である。 従来技術によるＡＲＣ開口プロセスを使用してＡＲＣ開口が実施された後の、基板上のエッチング層を示した断面図である。 従来技術によるＡＲＣ開口プロセスを使用してＡＲＣ開口が実施された後の、基板上のエッチング層を示した断面図である。 従来技術によるＡＲＣ開口プロセスが使用され、エッチング層に微細構造がエッチングされた後の、基板上のエッチング層を示した断面図である。 従来技術によるＡＲＣ開口プロセスが使用され、エッチング層に微細構造がエッチングされた後の、基板上のエッチング層を示した断面図である。
符号の説明
２０４…エッチング層
２０８…基板
２１６…ＡＲＣ層
２２０…フォトレジストマスク
２２８…微細構造
４００…プラズマ処理室
４０２…閉じ込めリング
４０４…上部電極
４０８…下部電極
４１０…ガス供給源
４１２…ＡＲＣ開口用エッチャントガス供給源
４１６…ＡＲＣ開口用エッチング増進ガス供給源
４１８…ＡＲＣ開口用エッチング重合ガス供給源
４１９…微細構造エッチング用ガス供給源
４２０…排気ポンプ
４２８…反応器の頂部
４３５…コントローラ
４４８…ＲＦ電源
４５２…室壁
５００…コンピュータシステム
５０２…モニタ
５０４…ディスプレイ
５０６…ハウジング
５０８…ディスクデバイス
５１０…キーボード
５１２…マウス
５１４…ディスク
５２０…システムバス
５２２…プロセッサ
５２４…メモリ
５２６…固定ディスク
５３０…スピーカ
５４０…ネットワークインターフェース
６２０…フォトレジストマスク
８０４…エッチング層
８０８…基板
８１６…ＡＲＣ層
８２０…フォトレジストマスク
９０４…微細構造
９０８…ラインエッジラフネス

Claims (17)

  1. 基板の上で、エッチング対象層とフォトレジストマスクとの間にＡＲＣ層を配した状態で、前記フォトレジストマスクを通して前記エッチング対象層をエッチングするための方法であって、
    前記基板を処理室の中に置き、
    前記処理室の中に、エッチャントガスと、ＣＯおよびＣＨ3Ｆを含む重合ガスとを含むＡＲＣ開口用混合ガスを供給し、
    前記ＡＲＣ開口用混合ガスからＡＲＣ開口用プラズマを形成し、
    前記ＡＲＣ層が開口されるまで、前記ＡＲＣ開口用プラズマで前記ＡＲＣ層をエッチングし、
    前記エッチング対象層が完全にエッチングされる前に、前記ＡＲＣ開口用混合ガスを停止させる
    方法。
  2. 請求項１に記載の方法であって、
    ＡＲＣ開口用プラズマは、前記エッチング対象層に対する選択性よりも高い選択性で前記ＡＲＣをエッチングする、方法。
  3. 請求項１ないし２のいずれかに記載の方法であって、
    前記ＣＯの流量は、少なくとも１５０ｓｃｃｍである、方法。
  4. 請求項１ないし３のいずれかに記載の方法であって、
    前記ＡＲＣ開口用混合ガスは、更に、Ｏ2であるエッチング速度増進剤を含む、方法。
  5. 請求項１ないし４のいずれかに記載の方法であって、
    前記エッチング対象層は、誘電体層であり、前記エッチャントガスは、Ｎ2およびＨ2の混合物と、ＣＨ4との少なくとも一方を含む、方法。
  6. 請求項１ないし５のいずれかに記載の方法であって、更に、
    前記スタックの上にフォトレジストマスクを用意する方法。
  7. 請求項１ないし６のいずれかに記載の方法であって、
    前記フォトレジストマスクは、１９３以上の生成フォトレジストで形成される、方法。
  8. 請求項１ないし７のいずれかに記載の方法であって、
    前記ＡＲＣ層は、有機材料で形成される、方法。
  9. 請求項１ないし８のいずれかに記載の方法であって、
    前記ＡＲＣ層は、有機材料で形成され、前記フォトレジストマスクは、１９３以上の生成フォトレジストで形成される、方法。
  10. 請求項１ないし９のいずれかに記載の方法であって、
    前記ＡＲＣ開口用プラズマは、前記エッチング対象層に対する場合と比べて５０：１を超える選択性で前記ＡＲＣをエッチングする、方法。
  11. 請求項１ないし１０のいずれかに記載の方法であって、
    前記エッチング対象層は、シリコン酸化物である、方法。
  12. 請求項１ないし１１のいずれかに記載の方法であって、
    前記ＡＲＣ開口用プラズマは、前記エッチング対象層をエッチングしない、方法。
  13. 請求項１ないし１２のいずれかに記載の方法で形成された半導体素子。
  14. 請求項１ないし１２のいずれかの方法を実施するための、コンピュータ可読媒体を伴う装置。
  15. 半導体素子を形成するための方法であって、
    エッチング対象層を基板の上に置き、
    前記エッチング対象層の上に有機ＡＲＣ層を形成し、
    前記ＡＲＣ層の上にフォトレジストマスクを形成し、
    前記基板を前記処理室の中に置き、
    前記処理室の中に、エッチャントガスと、ＣＯおよびＣＨ3Ｆを含む重合ガスとを含むＡＲＣ開口用混合ガスを供給し、
    前記ＡＲＣ開口用混合ガスからＡＲＣ開口用プラズマを形成し、
    前記ＡＲＣ層が開口されるまで、前記ＡＲＣ開口用プラズマで前記ＡＲＣ層をエッチングし、
    前記エッチング対象層が前記ＡＲＣ開口用プラズマでエッチングされないように、前記ＡＲＣ開口用混合ガスの供給を停止し、
    前記ＡＲＣ開口用プラズマと異なるエッチング用プラズマを供給し、
    前記エッチング対象層を前記エッチング用プラズマでエッチングする
    方法。
  16. 請求項１５に記載の方法であって、
    前記ＡＲＣ開口用混合ガスは、更に、Ｏ2であるエッチング速度増進剤を含む、方法。
  17. 請求項１５ないし１６のいずれかに記載の方法であって、
    前記エッチング対象層は、誘電体層であり、前記ＡＲＣの開口を可能にするための前記エッチャントガスは、Ｎ2およびＨ2の混合と、ＣＨ4とのうち少なくとも一方を含む、方法。
JP2007502898A 2004-03-10 2005-03-02 ラインエッジラフネス制御 Pending JP2007528610A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/798,456 US20040171260A1 (en) 2002-06-14 2004-03-10 Line edge roughness control
PCT/US2005/007386 WO2005088693A1 (en) 2004-03-10 2005-03-02 Line edge roughness control

Publications (2)

Publication Number Publication Date
JP2007528610A true JP2007528610A (ja) 2007-10-11
JP2007528610A5 JP2007528610A5 (ja) 2008-10-02

Family

ID=34961922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007502898A Pending JP2007528610A (ja) 2004-03-10 2005-03-02 ラインエッジラフネス制御

Country Status (6)

Country Link
US (1) US20040171260A1 (ja)
JP (1) JP2007528610A (ja)
KR (1) KR20070011306A (ja)
CN (1) CN101027759A (ja)
TW (1) TW200537580A (ja)
WO (1) WO2005088693A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040171260A1 (en) * 2002-06-14 2004-09-02 Lam Research Corporation Line edge roughness control
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US20090311871A1 (en) * 2008-06-13 2009-12-17 Lam Research Corporation Organic arc etch selective for immersion photoresist
TWI627667B (zh) 2012-11-26 2018-06-21 應用材料股份有限公司 用於高深寬比半導體元件結構具有污染物去除之無黏附乾燥處理
GB201315424D0 (en) * 2013-08-29 2013-10-16 Occles Ltd An eye cover device
CN106575630B (zh) * 2014-07-13 2021-05-25 科磊股份有限公司 使用叠加及成品率关键图案的度量
US9899219B2 (en) * 2016-02-19 2018-02-20 Tokyo Electron Limited Trimming inorganic resists with selected etchant gas mixture and modulation of operating variables
CN108885402B (zh) * 2016-02-29 2020-01-14 东京毅力科创株式会社 选择性SiARC去除

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133287A (ja) * 2001-10-30 2003-05-09 Matsushita Electric Ind Co Ltd ドライエッチング方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283249A (en) * 1979-05-02 1981-08-11 International Business Machines Corporation Reactive ion etching
DE3122641A1 (de) * 1981-06-06 1982-12-23 Herberts Gmbh, 5600 Wuppertal Kathodisch abscheidbares waessriges elektrotauchlack-ueberzugsmittel
JPS63104425A (ja) * 1986-10-09 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション バイアの形成方法
US4857140A (en) * 1987-07-16 1989-08-15 Texas Instruments Incorporated Method for etching silicon nitride
US5201994A (en) * 1988-11-18 1993-04-13 Kabushiki Kaisha Tokuda Seisakusho Dry etching method
US5300460A (en) * 1989-10-03 1994-04-05 Applied Materials, Inc. UHF/VHF plasma for use in forming integrated circuit structures on semiconductor wafers
US5556501A (en) * 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
US6068784A (en) * 1989-10-03 2000-05-30 Applied Materials, Inc. Process used in an RF coupled plasma reactor
US5013400A (en) * 1990-01-30 1991-05-07 General Signal Corporation Dry etch process for forming champagne profiles, and dry etch apparatus
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
US6251792B1 (en) * 1990-07-31 2001-06-26 Applied Materials, Inc. Plasma etch processes
JP3038950B2 (ja) * 1991-02-12 2000-05-08 ソニー株式会社 ドライエッチング方法
JP3000717B2 (ja) * 1991-04-26 2000-01-17 ソニー株式会社 ドライエッチング方法
JPH04354331A (ja) * 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
US6090303A (en) * 1991-06-27 2000-07-18 Applied Materials, Inc. Process for etching oxides in an electromagnetically coupled planar plasma apparatus
US6238588B1 (en) * 1991-06-27 2001-05-29 Applied Materials, Inc. High pressure high non-reactive diluent gas content high plasma ion density plasma oxide etch process
US5888414A (en) * 1991-06-27 1999-03-30 Applied Materials, Inc. Plasma reactor and processes using RF inductive coupling and scavenger temperature control
US5423945A (en) * 1992-09-08 1995-06-13 Applied Materials, Inc. Selectivity for etching an oxide over a nitride
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US6194325B1 (en) * 1992-09-08 2001-02-27 Applied Materials Inc. Oxide etch process with high selectivity to nitride suitable for use on surfaces of uneven topography
KR100281345B1 (ko) * 1992-12-01 2001-03-02 조셉 제이. 스위니 전자기 결합성 플래너 플라즈마 장치에서의 산화물 에칭 공정
US5609720A (en) * 1995-09-29 1997-03-11 Lam Research Corporation Thermal control of semiconductor wafer during reactive ion etching
JP3309717B2 (ja) * 1996-06-26 2002-07-29 三菱電機株式会社 集積回路の配線の製造方法
JP2904163B2 (ja) * 1996-12-11 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
US5965463A (en) * 1997-07-03 1999-10-12 Applied Materials, Inc. Silane etching process
US6183655B1 (en) * 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US5965035A (en) * 1997-10-23 1999-10-12 Applied Materials, Inc. Self aligned contact etch using difluoromethane and trifluoromethane
US5872061A (en) * 1997-10-27 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma etch method for forming residue free fluorine containing plasma etched layers
US6117786A (en) * 1998-05-05 2000-09-12 Lam Research Corporation Method for etching silicon dioxide using fluorocarbon gas chemistry
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6277758B1 (en) * 1998-07-23 2001-08-21 Micron Technology, Inc. Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
US6379872B1 (en) * 1998-08-27 2002-04-30 Micron Technology, Inc. Etching of anti-reflective coatings
US6080662A (en) * 1998-11-04 2000-06-27 Vanguard International Semiconductor Corporation Method for forming multi-level contacts using a H-containing fluorocarbon chemistry
US6217786B1 (en) * 1998-12-31 2001-04-17 Lam Research Corporation Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
US6191043B1 (en) * 1999-04-20 2001-02-20 Lam Research Corporation Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
US6391790B1 (en) * 2000-05-22 2002-05-21 Applied Materials, Inc. Method and apparatus for etching photomasks
JP5038567B2 (ja) * 2001-09-26 2012-10-03 東京エレクトロン株式会社 エッチング方法
US6867145B2 (en) * 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
US20040171260A1 (en) * 2002-06-14 2004-09-02 Lam Research Corporation Line edge roughness control
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133287A (ja) * 2001-10-30 2003-05-09 Matsushita Electric Ind Co Ltd ドライエッチング方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法

Also Published As

Publication number Publication date
CN101027759A (zh) 2007-08-29
KR20070011306A (ko) 2007-01-24
US20040171260A1 (en) 2004-09-02
TW200537580A (en) 2005-11-16
WO2005088693A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
US7491647B2 (en) Etch with striation control
US8124540B2 (en) Hardmask trim method
JP5165306B2 (ja) 多孔質低ｋ誘電体層内に特徴を形成するための装置
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
JP2008524851A (ja) エッチマスクの特徴部の限界寸法の低減
US7597816B2 (en) Wafer bevel polymer removal
US7838426B2 (en) Mask trimming
US7682516B2 (en) Vertical profile fixing
US8470126B2 (en) Wiggling control for pseudo-hardmask
JP2007529904A (ja) デュアルドープポリシリコン及びシリコンゲルマニウムエッチング
TW200527532A (en) Method of preventing damage to porous low-K materials during resist stripping
US8986492B2 (en) Spacer formation for array double patterning
JP2007528610A (ja) ラインエッジラフネス制御
WO2008157018A1 (en) Minimization of mask undercut on deep silicon etch
TWI393997B (zh) 用於蝕刻基板上之低k介電層的方法、半導體裝置以及用於在低k介電層中形成特徵的設備
TWI405265B (zh) 均勻控制的蝕刻
US20070181530A1 (en) Reducing line edge roughness
KR20070046095A (ko) 유전층 에칭 방법
CN101060080B (zh) 在介电层中蚀刻特征的方法
WO2009152036A1 (en) Organic arc etch selective for immersion photoresist

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410