TW531812B - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- TW531812B TW531812B TW091105658A TW91105658A TW531812B TW 531812 B TW531812 B TW 531812B TW 091105658 A TW091105658 A TW 091105658A TW 91105658 A TW91105658 A TW 91105658A TW 531812 B TW531812 B TW 531812B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- tungsten
- patent application
- temperature
- scope
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 18
- 239000010937 tungsten Substances 0.000 claims abstract description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000002243 precursor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 claims 1
- 230000008025 crystallization Effects 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 2
- 238000002161 passivation Methods 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
五、發明說明（1) 本發明為一種製造半導體元件 有-基質及-設置在基質上的g f ’此種半導體元件具 矽物電極層及一位於該聚梦物朽^此電極柱具有一聚 層。 電極層上方的含有鎢的電極 此處所稱之基質係指一般定義 基質，也可能是指多層基質。、土貝，1^可能是指單層 :然ΐ::::法原則上可應用於任意種類的半導體元 1干但在本專利說明書中均以盘於从i ^ 70 ^體嶋s)的拇電極柱有關的問夕題^之明動本=機的存方取記 内放入， 接存儲雷β 4電日日體几件係由一個存儲電容器及一個連 位Ϊ的選擇電晶體⑽FET)所構成。此處之 電晶體’故在栅極氧化物(Gate_0xid)上設 矽物及一位於：栅電極柱。典型的栅電極柱是由摻雜的聚 /鶴-三明治所構成n::(wslx)或—位於其上之氮化鎢 531812
經由一設置在含鎢的電極層上的氮化矽覆蓋層以形成一柵 電極柱（例如利用等離子體#刻法）會以相應之柵接點 金屬連接線。 ’、 經上述方式形成的柵電極柱通常還要接受熱處理，以便同 時在露出的側壁上形成一很薄的氧化層，並經由特定的相 位轉換或晶粒生長使電阻降低。以這種方式在聚矽層側壁 上形成的氧化層可以改善電晶體的漏電情況，並作為後續 之LDD(Lightly Doped Drain)植入的間隔襯墊（Spacer)、^ LDD植入可經由定義的柵長調整電晶體參數。在业型加埶 =度。_-，80。〇下進行的金屬相位轉換可以使金屬的 電阻降低，同時在栅極金屬上會產生旺盛的晶粒生長 況0 現今使用的半導體元件製造 進行1 0 0 0 -- 1 080 °c的熱處理 處理方式會產生以下說明的 方法是在柵電極柱形成後立刻 ’緊接著就是植入LDD。這種 問題。 使用矽化鎢（WSix)會將位於下太沾取仏院 電極柱被蝕刻得非常光滑的側面：：：層熔入，造成在柵 體技術進展到小於17〇nm後，由於長此出晶粒。在將來半導 在接點蝕刻時可能會受到腐飿，；"〜一 ▲側面長出的晶粒 接點產生短路。 因此可能會與相鄰的金屬
531812 五、發明說明（3) 為配合電晶體柵長小於1 l〇nm的DRAM技術，晶格構造需要 跟著改變，以降低晶格構造的電阻及使接線不會發生短 路。 使用鶴來取代與位於下方之聚矽層之間有一氮化鎢擴散阻 擋層的矽合金，雖然可以符合對低電阻的要求，但是以鎢 作為栅極金屬並不適合目前使用的製程，這是因為鎢在後 、、’夷的熱處理及氧化處理步驟中會變成氧化鎮（W Q χ )而被汽 化及/或昇華，然後沉澱在作業室内壁上，使側面氧化變 得無法控制。 本發明的目的是對前面說明的製造半導體元件的方法提出 改，方法’以達到防止在側面長出矽化鎢（WS丨χ )晶粒及防 止氧化鹤（WOx)昇華的目的。 申印專利1提出的半導體元件製造方法即可達到本發明的 目的。 本毛明提出的半導體元件製造方法的基本構想是將聚矽層 的後續處理步驟（側壁氧化）中的柵電極柱的熱處理（經由 相位轉換及/或晶粒生長使電阻降低）分解成兩個各自獨立 的處理步驟。 使用本發明的半導體元件製造方法時，所有目前使用的沉
531812
、的柱高 緣層的長 對氮化鎢/鎢的組合進行熱處理的好處是只需較， ^即可達到相同的電阻值，因此可以縮小設置又絕 見比’並簡化後續的姓刻步驟。 申請專利範圍第1 範圍第1項的方法 項以外的申請專利範圍均為對申 做進一步改善或推廣的實施方式 請專利 在本發明的一種有 在先驅層的晶粒生 的效果。 利的實施方式中，在第一個溫度下發生 長及/或相位轉換會伴隨產生電阻降低 由^ t 的另—種有利的實施方式中，含有鎢的先驅層係 >所構成’且第一個溫度的範圍介於9 0 0 --1 0 80 t： ^間〇 11發明的另一種有利的實施方式中，含有鎢的先驅層係 、”、所構成’且第一個溫度的範圍介於9〇〇_—1〇8〇之 在本發明的另一種有利的實施方式中，在由鎢構成的含有
531812 五、發明說明（5) :的先驅層之了會沉積出一個由石夕 化鎢構成的 擴散阻擋 在本發明的另一種有利的實施方 步驟變成-個硬式掩膜，並利用此：辟，護層經由-光剡 驟形成製程所需的層狀結構。 硬式掩膜經由蝕刻步 在本發明的另一種有利的實施方式中， 介於8 0 0 — 8 5 0 °C之間。 —個溫度的範圍 在本發明的另一種有利的實施方式中，電極柱 基質上的柵極氧化物層上的柵電極柱。 底下配合圖式對本發明的兩種實施方式作一詳 係一種位 於 細的說明 圖式la_-e :顯示本發明之半導體製造方法 式的重要步驟的示意圖。 種只％方 圖式2 ·顯不本發明之半導體製造方法的另一種實施方 式。 使 二 =:;;二相同的構件(或具有相同功能的構们均 如圖式la所示，首先準備一個基質（1)。此基質（1)具有有 第9頁 531812 五、發明說明（6) 效區域（圖式中未繪出），例如源區/排放區 (Source-/Draingebiet)。接著以一般的加熱氧化步驟在 基質（1)上形成一個柵極氧化物層（5 )。接著以谪a μ 、 q §的方 法，例如 CVD (Chem i ca 1 Vapor Depos i t i on -〜化學 1” 積法），在在柵極氧化物層（5 )上沉積出一個摻雜 ' ^ /;Li /雅的聚石夕物 層（7)。接著再利用CVD(化學蒸汽沉積法）在聚矽物層（7) 上沉積出一個石夕化鎢層（9 )。 θ 在圖式2所示的另一種實施方式中，在沉積出一個石夕化鶴 層（9a)後接著又在同一個作業室中沉積出一個金屬… (9b)。 、”、曰 接著仍然是利用CVD(化學蒸汽沉積法）沉積出一個氮化石夕 層（11)。自這個步驟開始，圖式i及圖式2的實施方式的操 作步驟又再度相同。 接下來進行的是圖式1 b顯示的第一個熱處理步驟，此步驟 應加熱至第一個溫度範圍丁 —丨〇8〇。〇，最好是 °C )。經過第一個熱處理步驟可以產生相位轉換及晶粒生 長的效果，並使矽化鎢層（9)的電阻降低，也就是使先驅 層（矽化鎢層（9 ))轉換成電極層（9，）。 換句活說在聚矽物層、栅極金屬層、氮化矽層等都被沉積 出來後，接著就進行目的為產生相位轉換、晶粒生長、以
第10頁 531812 五、發明說明（7) 及降低電阻的第一個熱處理步驟（9 〇 〇 —丨〇 8 〇艺），世就是 在形成柵電極柱之前進行此熱處理步驟，且在柵極金屬上 形成一個覆蓋層。這個覆蓋層可以防止氧化鎢（W〇x)昇 華。此外還可以防止相位轉換所不可避免的表面粗糙度 (因晶粒生長產生的凹洞）的形成，以及防止位於上方的氮 化物層陷入凹洞内。由於不會有氮化矽陷入凹洞内，這樣 在進行後續的栅極柱蚀刻步驟時，凹洞内就沒有會產生遮 敝作用且可能導致短路的氮化石夕存在。 接下來是以一般的光刻步驟將氮化矽層（1丨）轉變成一個硬 式掩膜（1Γ)，完成後就成為圖式lc所示的狀態。 如圖式1 d所示，接下來就是利用硬式掩膜（1丨，）以一般的 等離子體-RIE-蝕刻法對由極氧化物層（5)、聚矽物層 (7 )、電極層（9 ’）形成的層狀結構進行蝕刻，以形成柵電 極柱。如圖式1 e所不，接著利用在氧化爐中氧化或是利用 一種快速加熱氧化法使經蝕刻後剩餘的聚矽物層（7)氧 化，以形成側壁間隔襯墊（1 3 )。 栅極柱形成後，為了使聚矽物層表面氧化以形成側壁間隔 襯墊而進行的第二個熱處理步驟的加熱溫度比第一個埶處 理步驟低很多’只有800--85(TC。這樣矽化鎢（WSix)的側 面就不會長出金屬晶粒，同時因為栅極柱蝕刻步驟完成 後’柵極金屬的晶粒生長及/或相位轉換的過程也告70结
531812 五、發明說明（8) 束’因此整個結構體的形狀也就不會改變。 ，下來的步驟均屬於現有已知技術的範圍，故不在此加以 α兒月例如接下來的一個重要步驟一LDD植入步驟亦屬現 有已知的技術。 雖然前面係以一種右刹从〜 ,Θ 士政 禋有利的實施方式來說明本發明的特徼， 但疋本發明的範圍絕不 — > 七^ ☆七ΛΑ α丄 彳夏限於此種貫把方式，凡對此種给 施方式的所有可能的改盖^ Θ ^ ^ ^ 圍。 °及引申方式均屬於本發明的範 此處要特別指出的一點是，丄々 柵電極柱之形纟，而是可以：發明的方法並非只能應用於 造。 』U應用於所有半導體元件的製
苐12頁 531812 圖式簡單說明 第la--e圖：顯示本發明之半導體製造方法的一種實施方 式的重要步驟的不意圖。 第2圖：顯示本發明之半導體製造方法的另一種實施方 式。 元件符號說明 1 ·· (半導體）基質 5 ： 栅極氧化物層 7 ： 聚ί夕物層 9， 9 ’ ：矽化鎢層 11 :氮化矽層 13 :側壁二氧化矽間隔襯墊 9a :氮化鎢層 9b :金屬鎢層
第13頁
Claims (1)
- 531812 案號91105^六、申請專利範圍 基質(ι，ίΐΐ造方法，此種半導體元件具有一 及一位於該聚矽物雷托a )八有 I矽物電極層（7 ) 發明之半導體元件製造鶴的電極層（9，），本 首先準備一個基質方法的步驟如下： 二積出由聚矽物層(7 )、位於聚矽物 (9 )、以及位於先驅居Γ <上的先驅層 以第-個溫度⑴）進!(11)的層狀結構； 、、、口日日發生變化，以形成電極層（9,）； *辱層（9)的 形，由電極柱（7，9, ，u，，13)構成的層狀社 以第二個溫度(Τ2)進行熱處理，使聚石夕物層(、= 形成側壁間隔襯墊（1 3 )，第二個溫度（τ 2 )需 :、 度（Τ 1 )，以避免電極層（9，）的結晶發生變化:； 溫 2 ·如申請專利範圍第1項的方法，其特徵為：以 度（Τ1)進行熱處理時，會在先驅層（9)内造成晶個^ 或相位轉換，以及電阻降·低的效果。 生長及/ 3 ·如申請專利範圍第1或第2項的方法，其特徵為：人 鎢的先驅層（9)係由矽化鎢構成，且第一個叉 90〇 — 1 0 8 0。(：之間。 度U1)介於531812 案號 91105658 今>年 月 曰 六、申請專利範圍 4 · 如申請專利範圍第1或第2項的方法 鎢的先驅層（9 )係由鎢（9 b )構成，且第 9 0 0 - - 1 0 8 0 °C 之間。其特徵為：含有 個溫度（T1)介於 5 ·如申請專利範圍第4項的方法，其特 結構時’在由鐵構成的含有鎢的先驅屑/為：在形成層狀 個由氮化鎢構成的擴散阻擋層（9 a )。q k 9 )下方沉積出一 6 ·如申清專利範第1項的方法，其特徵 由一光刻步驟變成一個硬式掩膜（丨丨，）芍、·保護層（1 1 )經 掩膜（1 1’）經由蚀刻步驟形成製程所需的二2 = T硬式 第個溫度 7 ·如申請專利範圍第1項的方法，其特微 (T 2 )介於 8 0 0 - - 8 5 0 °C 之間。 電極柱（7， 上的 9, 如申請專利範圍第1項的方法，其特 ’11’，⑻係-種位於基質上的柵極氧，匕物； 栅電極柱。 物yf 〇 j第15頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10123510A DE10123510A1 (de) | 2001-05-15 | 2001-05-15 | Herstellungsverfahren für ein Halbleiterbauelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW531812B true TW531812B (en) | 2003-05-11 |
Family
ID=7684798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091105658A TW531812B (en) | 2001-05-15 | 2002-03-22 | Manufacturing method of semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6919269B2 (zh) |
| EP (1) | EP1388166B1 (zh) |
| KR (1) | KR100625511B1 (zh) |
| DE (2) | DE10123510A1 (zh) |
| TW (1) | TW531812B (zh) |
| WO (1) | WO2002093629A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8543420B2 (en) * | 2007-09-19 | 2013-09-24 | Fresenius Medical Care Holdings, Inc. | Patient-specific content delivery methods and systems |
| US8698741B1 (en) | 2009-01-16 | 2014-04-15 | Fresenius Medical Care Holdings, Inc. | Methods and apparatus for medical device cursor control and touchpad-based navigation |
| US10799117B2 (en) | 2009-11-05 | 2020-10-13 | Fresenius Medical Care Holdings, Inc. | Patient treatment and monitoring systems and methods with cause inferencing |
| US8632485B2 (en) * | 2009-11-05 | 2014-01-21 | Fresenius Medical Care Holdings, Inc. | Patient treatment and monitoring systems and methods |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4417385A (en) * | 1982-08-09 | 1983-11-29 | General Electric Company | Processes for manufacturing insulated-gate semiconductor devices with integral shorts |
| JP2638573B2 (ja) | 1995-06-26 | 1997-08-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6703672B1 (en) * | 1995-09-29 | 2004-03-09 | Intel Corporation | Polysilicon/amorphous silicon composite gate electrode |
| US5681774A (en) * | 1997-01-30 | 1997-10-28 | Vanguard International Semiconductor Corp. | Method of fabricating a toothed-shape capacitor node using a thin oxide as a mask |
| US5792693A (en) * | 1997-03-07 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method for producing capacitors having increased surface area for dynamic random access memory |
| JPH10335652A (ja) * | 1997-05-30 | 1998-12-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6013569A (en) * | 1997-07-07 | 2000-01-11 | United Microelectronics Corp. | One step salicide process without bridging |
| KR100425147B1 (ko) | 1997-09-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| JPH11330468A (ja) | 1998-05-20 | 1999-11-30 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US6037263A (en) * | 1998-11-05 | 2000-03-14 | Vanguard International Semiconductor Corporation | Plasma enhanced CVD deposition of tungsten and tungsten compounds |
| US6309928B1 (en) * | 1998-12-10 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Split-gate flash cell |
| EP1143501A4 (en) * | 1998-12-16 | 2005-02-02 | Tokyo Electron Ltd | METHOD FOR PRODUCING A THIN LAYER |
| US6221746B1 (en) * | 1998-12-30 | 2001-04-24 | United Microelectronics Corp. | Method for forming a poly gate structure |
| US6284636B1 (en) * | 2000-01-21 | 2001-09-04 | Advanced Micro Devices, Inc. | Tungsten gate method and apparatus |
-
2001
- 2001-05-15 DE DE10123510A patent/DE10123510A1/de not_active Ceased
-
2002
- 2002-03-22 TW TW091105658A patent/TW531812B/zh not_active IP Right Cessation
- 2002-04-11 DE DE50202631T patent/DE50202631D1/de not_active Expired - Lifetime
- 2002-04-11 EP EP02737947A patent/EP1388166B1/de not_active Expired - Lifetime
- 2002-04-11 WO PCT/EP2002/004065 patent/WO2002093629A1/de active IP Right Grant
- 2002-04-11 KR KR1020037014683A patent/KR100625511B1/ko not_active IP Right Cessation
- 2002-04-11 US US10/477,620 patent/US6919269B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030092146A (ko) | 2003-12-03 |
| EP1388166A1 (de) | 2004-02-11 |
| KR100625511B1 (ko) | 2006-09-20 |
| US20040147102A1 (en) | 2004-07-29 |
| DE50202631D1 (de) | 2005-05-04 |
| DE10123510A1 (de) | 2002-11-28 |
| WO2002093629A1 (de) | 2002-11-21 |
| US6919269B2 (en) | 2005-07-19 |
| EP1388166B1 (de) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
| JP2624736B2 (ja) | 半導体装置の製造方法 | |
| JPS63316476A (ja) | 半導体装置およびその製造方法 | |
| JP2002016248A (ja) | 半導体装置の製造方法 | |
| JP2754176B2 (ja) | 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 | |
| JP2000196081A (ja) | チタンポリサイドゲ―ト電極形成方法 | |
| TW531812B (en) | Manufacturing method of semiconductor device | |
| KR100791007B1 (ko) | 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법 | |
| JPS60132353A (ja) | 半導体装置の製造方法 | |
| KR100634163B1 (ko) | 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법 | |
| JPS63204743A (ja) | 半導体装置の製造方法 | |
| JP4650656B2 (ja) | 薄膜半導体装置の製造方法および表示装置の製造方法 | |
| GB2344693A (en) | Tungsten silicide nitride as an electrode for tantalum pentoxide devices | |
| US20080124920A1 (en) | Fabrication method for an integrated circuit structure | |
| CN1300827C (zh) | 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 | |
| JPH0687501B2 (ja) | 半導体装置のゲート電極の製造方法 | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR100241510B1 (ko) | 반도체 소자의 살리사이드 게이트 형성 방법 | |
| JP2009111227A (ja) | 半導体装置の製造方法および不揮発性半導体メモリ | |
| US8865593B2 (en) | Metal silicide layer, NMOS transistor, and fabrication method | |
| KR100620670B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| KR100290778B1 (ko) | 반도체소자의게이트 형성방법 | |
| JPH02291132A (ja) | 半導体装置の製造方法 | |
| TWI312168B (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |