TWI312168B - - Google Patents
Download PDFInfo
- Publication number
- TWI312168B TWI312168B TW91132928A TW91132928A TWI312168B TW I312168 B TWI312168 B TW I312168B TW 91132928 A TW91132928 A TW 91132928A TW 91132928 A TW91132928 A TW 91132928A TW I312168 B TWI312168 B TW I312168B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal layer
- refractory metal
- mentioned
- mos
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
1312168 五、發明說明α) 發明所屬之技術領域 本發明係有關於積體電路(ICs )製作技術,特別是有 關於種金氧半導體電晶體(metal oxide semiconducto:r (:)乏r::lstor)及其製作… 、y ’“polysi】icon depletion effect)。 先前技術 金氧之剖面圖以說明根據習知技術之 層,= :符號12表示閘極氧化 層(—以1咖layer)°,m電極的摻雜離子之複晶石夕 没極(S0UrCe/drain)之離子推"雜區域*當,源極/ 各個電極皆外接電路,其中施加於閘極的晶Λ的 又稱閘極電壓。Vs ; Vd分别 的電£以Vg衣不,
Vsub則表示基底電壓。 、不/,、極電壓與汲極電壓、而 隨著積體電路高密度的需淖,$曰 的長度與鬧極氧化層的厚度*需要=$構成之間極電極 嚴重的複晶矽空乏效應,例如第1思 ',、小,此將導致更 影響M0S電晶體的開極氧化層^ ^之^乏區20,而 仙^^^半導體元件之性^化 6 有種此夠改善複晶矽空乏效應 取代複晶矽,來當作閘極電極,=八式疋利用金屬以 電極雖然具有低阻值的材料特性,=至屬材料構成的閘極 法在源極/汲極植入離子的步驟者作、、、而’金屬閘極電極無
ΙΙΜΈ^||| ρ ρ一一二 -~~ - 植 + 钕 05〇3-8l8〇TWF(Nl);hhichang;20080508.ptc _案號91] 3刈效 1312168 五、發明說明(2) 體基底的通道區域。再去 區域進行自我對準石夕金尸’’、、 低阻值,在源極/汲極 與金屬間極相容:屬化(SallCldaii〇n)之製程,無法 因此,有需要提供_ 製作方法,能夠避免複s :之,,氧半導體電晶體及其 的性能。 避免k…乏效應進而提昇半導體元件 …之一目的在於,提供-種金氣半導體“-及其製作方法’能夠有效地 l 2體-曰曰體 半導體元件之性能。 ηθ夕二之效應,而提昇 本發明之另一目的卜 及其製作方法,此金氧半;體^:=半導體電晶體 地當作離子植入罩幕。版電日日肢之閘極電極能夠有效 本發明之另一目的在於,担也 及豆制作方法,处豹组&二美奴—種金氧半導體電晶體 及其衣作方法月,夠與自我對準矽金屬 發明内容 I々一和谷 根據上述目的,本發明担仅A 一 製作方法,首先,提供一半導體:i :半導體電晶體的 成,然後,在上述半導4 其係由單晶㈣ 荽,^卜、十,心-“ Γ 表形成一閘極氧化層’接 者在上述間極乳化層表面沈積一耐火金屬層 (refractory metal) 〇 其攻,* u、+- t 曰 口 , Λ 人 在上迷耐火金屬層表面形成 ::父 ,ΐ擇性餘刻上述石夕層,直到露出上述耐火 至屬層為止’,,、'、後,選擇性蝕刻上述耐火金屬層,以形成 -閘極電極。當然’後續利用傳統方法在閉極電極兩侧下 方之半導體基底植入離子以形成源極/汲極。 本發明的製作方法在^離子之石夕層與閘極氧化層之
0503-8180TWF(Nl);hhichang;20080508.p t c
$ 7頁 1312168 ___索號9Π 32928 车日 „ ~ —£-反 曰 修正 五、發明說明(3) 間加入一耐火金屬層, 複晶矽空乏效應。 能夠避免因間極長度縮小而造成的 & :者,上述金氧半導體電晶體的製作方法之中 ::曰可以在存在氧氣或水氣的環境下利用熱氧化法: =二上綱可以是摻雜離子之石夕層,而上述二= 夕;係禝晶矽層,例如在矽烷的存在下以同步择雜離 子的低壓化學氣相沈積法沈積(1〇w扣咖㈣^ =離 :P〇?eP〇Sltl0n ;LP⑽而成。再者,境 矽層也可以是非晶矽層。 丁心 再者’上述金氧半導體電晶體的製作方法之中 硪子之矽層的厚度最好是介於5〇〇埃~2〇〇〇埃之間。而上、龙 耐火金屬層的厚度最好是介於1〇埃〜3〇〇埃之間。再者,1 述耐火金屬層係最好由鈦/氮化鈦構成或是氮化鈦構成。 其中形成上述氮化鈦構成的耐火金屬層的方法更包括下列 步驟:濺鍍法形成一鈦層於上述閘極氧化層的表面;以及 通以氨氣或是氮氣使上述鈦層進行氮化反應而形成氮化鈦 層。 、再者,上述耐火金屬層也可以由鈦、鈕、或是鈦鎢合 金或氮化组構成。 再者’上述金氧半導體電晶體的製作方法之中,選擇 性摻雜離子之矽層的方法更包括下列步驟:利用微影製程 在上述摻雜離子的矽層表面形成一光阻圖案;利用反應性 離子蝕刻法’以溴化氫為反應氣體以蝕刻未被光阻圖案覆 蓋的摻雜離子之矽層。而上述耐火金屬層的蝕刻係利用反 應性離子钱刻法’並且以溴化氫以及氧氣為反應氣體而完
1312168 氧氣加上氯氣 最好加入氮氣 金屬層的蝕刻 類溶液(a m i n e ο 本發明提供一 ;一閘極氧化 屬層’形成於 形成於上述耐 成閘極電極; 兩侧之半導體 五、發明說明(4) & °或是溴化氫以及 f ’上述述反應氣體 氣體,以當作載氣。 再者,上述耐火 70成’例如利用含胺 )為# 刻劑(etchant) 根據上述目的, 包括Γ : 一半導體基底 基底表面;一耐火金 一摻雜離子之石夕層, 與上述耐火金屬層構 ’由形成於閘極電極 成。 實施方式 修正 為主要的反應氣體,當 、氬氣、或氦氣之惰性 也可以利用屋餘刻法以 containing solution 種金氧半導體電晶體, 層,形成於上述半導體 上述閘極氧化層表面; 火金屬層之表面之,而 以及一源極/;;及極區域 基底之離子摻雜區域構 以下利用第2A圖〜第2D圖所示之金氧半導體電晶體之 ‘程剖面圖’以說明本發明之較佳實施例。 首先’請麥照第2 A圖’其顯示半導體基底丨〇 〇,例如 為p型單晶矽基底。利用熱氧化法(thermal oxidation)在 8 5 0〜1 〇 〇 〇°c的含有氧氣或水氣的環境下,成長一厚度约為 50〜2 0 0埃的閘極氧化層1〇2。接下來,利用在上述閘極氧 化層102表面形成厚度大約為〜300埃的耐火金屬層ι〇4( refractory metal)。具體言之,利用磁控濺錢法 (sputtering deposition)形成一鈦層於上述閉極氧化層 102的表面,接著,通以氨氣(NHS)或是氮氣(N2)使上述鈦 層進行氮化反應(niti*idation)而形成氮化鈦層(TiN),來
0503-8180TWF(N1);hh i chang;20080508.p t c 第 9 頁 1312168 --塞號 9彳1,?洲邓 五、發明說明(5) 月 a 修正 當作財火金屬層。 上述耐火金屬層〗〇 4是以氮化鈦層為例,然而本發明 不限於此,亦可利用氮化钽(TaN)、鈦(Ti)、鈕(Ta):鶴 (W )、鈦鎢合金取代上述氮化鈦。 然後’在上述耐火金屬層1 〇 4表面形成厚度大約5 〇 〇埃 〜2 00 0埃的摻雜離子之矽層1〇8。具體言之,利用同步摻雜 (in-S1tu doped)之低壓化學氣相沈積法,以在上述耐火 金屬層W4表面形成摻入砷(As)或磷(p)離子的複晶矽層, 此化I氣相沈積反應室(C V D c h a m b e r )之中必須導入石夕 烷、含磷或砷的反應氣體,沈積溫度則是5 75〜65〇它。 上述摻雜離子之矽層丨〇 8係以複晶矽層為例,然而本 lx明不於此,亦可形成非晶矽層。並且,形成摻雜離子之 矽層108的方式係以同步摻雜之沈積方式為例,亦可先形 成未摻雜矽層,再於未摻雜雜子之矽層之内植入磷算 N型離子。 # 接下來,利用傳統的微影製程(ph〇i〇iith〇graphW進 行光阻塗佈(photoresist coating)、曝光(exp〇sing)、 顯影(development)、烘烤(baking)等步驟,以在欲形成 閘極電極的位置之摻雜離子之矽層〗〇8表面形成光阻圖突 11〇,此光阻圖案no係用來當作蝕刻罩幕(etching回木 mask) 〇 之後,清參照第2 B圖,利用上述光阻圖案丨丨〇當作蝕 刻罩幕,並以施以反應性離子蝕刻法(乾蝕刻法)並且以含 氯氣體(例如C !2)或溴化氫(ηBr)為反應氣體,以钱刻未 述光阻圖案11 0覆盍的摻雜離子之矽層丨〇 8,直到露出耐 0503 -8180TWF(N1);hh i chang;20080508.p t c 第10頁 1312168 案號9〗132928 五、發明說明(6)
火金屬層104為止’而留下摻雜離子之 蝕刻步驟為非等向性蝕刻,蝕 s 8a。上述乾 層1 08/耐火金屬声丨〇4且古一 X仏件為對於摻雜離子之矽 了人至屬層104具有高選擇蝕刻比。 接著,請來日§第9 Γ罔 、> T- 的耐火金屬層104,上述\化鈦構應成11離子蝕刻法蝕刻露出 刻係以溴化氳(HBr)以及氧_ } '^耐火金屬層104的蝕 (。2)、以及氯氣⑹2)為二^4:溴=HBr)、氧氣 (…氬氣(Ar)、或氦氣(He)之,丨二:二再二氮氣 去除露f的耐火金屬層…而ί下載二 104a·,其與接雜離子之石夕層b 間極電極I接著,利用;:的;=:導體 ,以露出㈣電極㈣㈣。方式去除光阻圖案110 本實施例在後續步驟亦去除位於耐火金 的閘極氧化層102,僅留下閘極氧化層1〇2a。當^然 方 氧化層1 02亦可不去除而留下後續離子植入某形'^ ° /汲極)之缓衝氧化層(buffered oxid〇。 土 & (开/成源極 =述實施例係利用反應性離子之乾钱刻法去 屬層m,然而本發明不限於此,亦可採用澄㈣ 至 除对火金屬層104,具體言之’可以利用含有胺類 當作蝕刻劑,當然座蝕刻步驟更包括以去離子水清洗二 驟0 子換雜區域112、114 ’亦可先行形成淡摻雜離子區域=離 (lightly doped dram ;LDD) ’再於閘極電極Gc的例壁妒
0503-8180TWF(N〗);hhichang;2⑻80508.pt 接下來,請參照第2D圖,植入磷或砷等\型離子 極電極GC兩侧之半導體基底100以形成當作源極/ 的a 1312168 案號 9U32fl28 曰
發明說明(7) f侧壁絕緣物(spacer)之後,再形成濃 =y 一 一),以完成源極/二y; 入步驟,係以閘極電極GC當作離子植入罩1 上述實施例係以製作N型金氧半導體邮。 發明的製作方法亦適用於P型金氧半導體電::為例, ,據本發明之金氧半導體電晶體的製作方法 Λ體電晶體’包括—半導體基底100;閑極氧化异、 ,形成於上述半導體基底]〇〇表面;·一耐火全 曰 〇4a,形成於上述間極氧化層1〇2 _ / 形成於上述耐火金屬層之表面二T上:夕耐 :屬層1 04a構成間極電極GC ;以及一源極/沒極· 形成於閘極t極GC兩㈣之半導體基 γ ’ 11 2、11 4構成。 離卞奈雜區域 發明特徵與功效 本發明特徵之一在摻雜離子之矽声盥卜 ::…火金屬層,根據能夠避免因;極:;了匕層^ 的複晶石夕空乏效應’進而提昇半導體元件之心成 再者,本發明之金氧半導體電晶體之 = 效地當作離子植入罩幕,並且, :極電極能夠有 製程相容。 b夠/、自我對準矽金屬化 雖然本發明已以較佳實施例 限定本發明,任何熟習此項技蓺5 〇 ,然其並非用以 神和r議,當可作更動與潤;,因此本:離本發明之精 當視後附之申請專利範圍所界定者為準。Λ明之保護範圍 此 本
0503-8180T\VF(N] );hhichang;20080508.ptc 第12頁 1312168 _案號91132928_年月曰 修正_ 圖式簡單說明 為了讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂,下文特舉一較佳實施例,並配合所附圖示,作 詳細說明如下: 第1圖係根據習知技術之金氧半導體電晶體之剖面示 意圖。 第2 A圖顯示根據本發明實施例之金氧半導體電晶體製 作方法之起始步驟,其係在摻雜離子之矽層的表面形成蝕 刻罩幕之剖面圖。 第2B圖顯示第2A圖之後續步驟,其係利用蝕刻罩幕以 I虫刻摻雜離子之石夕層以露出耐火金屬層之剖面圖。 第2C圖顯示第2B圖之後續步驟,其係利用蝕刻罩幕以 钱刻耐火金屬層與閘極氧化層以露出半導體基底的剖面 圖。 第2D圖顯示第2C圖之後續步驟,其係利用植入離子方 式以在半導體基底形成源極/汲極之剖面圖。 符號之說明 100〜半導體基底; 1 2、1 0 2 ~閘極氧化層; 1 4〜閘極電極; 1 0 8〜摻雜離雜子之矽層; 1 08a〜摻雜離雜子之矽層; 1 6、1 8、11 2、11 4〜源極/汲極; 20~空乏區; 104〜财火金屬層; 104a〜财火金屬層;
0503-8180TWF(Nl);hhichang;20080508.ptc 第13頁 1312168 案號91132928 年月日 修正
0503-8180TWF(Nl);hhichang;200S0508.ptc 第14頁
Claims (1)
1312168
. 種金氧半導體電晶體的萝作古i 驟: 衣作方法,包括下列步 -------- 911 沿 Q9R 八申睛專利範圍 ,供「半導體基底,其係由單晶矽 在上述半導體基底表面形— ’ A . ^ 間極乳化層· J i f閑極氧化層表面沈積—耐火金 : 在上述耐火金屬層表面形成—矽芦全屬㈢, 選擇性蝕刻上述矽層’直到露n 止;以及 。出上述耐火金屬層為 選擇性蝕刻上述耐火金屬層, 制2.如中請專利範圍第〗項所述之金开氧成丰7極電極。 製作方法,其中上冰„k g w 金氧+導體電晶體的 境下利用熱氧化法成:而:化在存在氧氣或水氣的環 製作2申=:;圍第1項所述之金氧半導體電晶體的 二Y上4矽層係摻雜離子之石夕層。 製作方i申::::圍第1項所述之金氧半導體電晶體的 二r上迷矽層係複晶矽層。 製作方法申:::圍第1項所述之金氧半導體電晶體的 二中上述矽層係非晶矽層。 製作方法申】f =範圍第1項所述之金氧半導體電晶體的 7如申二中上迷石夕層的厚度介於5 0 0埃〜2 0 0 〇埃之間。 製作方1,利範圍第6項所述之金氧半導體電晶體的 ' ’/、中上迷耐火金屬層的厚度介於10埃〜3 0 0埃之 8.如申晴專利範圍第1項所述之金氧半導體電晶體的
0503-8180TWF(Nl);hhi chang;20080508. ptc 第15頁 1312168 案號 91132928
六、申請專利範圍 製作方法’其中上述耐火金屬層伤 ^ 曰係由氮化鈦或氮化鈕構 成 9.如申請專利範圍第8項所述之八, 製作方法,其中形成上述氮化 /乳半導體電晶體的 更包括下列步驟:構成的耐火金屬層的方法 濺鍍法形成一欽層於上述閘極氧 通以氨氣或是氮氣使上述欽層進 化敛層。 化層的表面;以及 行氮化反應而形成 氮 1 0.如申請專利範圍第1項所述之金氧半導體電晶體的 製作方法,其中上述耐火金屬層係由鈦、组、或是鈦鎢合 金構成。 1 1 ·如申請專利範圍第1項所述之金氧半導體電晶體的 製作方法’其中上述選擇性蝕刻矽層的方法更包括下列步 驟: 利用微影製程在上述石夕層表面形成一光阻圖案; 利用反應性離子蝕刻法,以溴化氫氣體為反應氣體以 蝕刻未被光阻圖案覆蓋的矽層。 1 2.如申请專利範圍第8項所述之金氧半導體電晶體的 製作方法,其中上述耐火金屬層的钱刻係利用反應性離子 蝕刻法,並且以氯氣、溴化氫以及氧氣為主要反應氣體而 完成。 1 3 ·如申請專利範圍第1 2項所述之金氧半導體電晶體 的製作方法,其中上述反應氣體更包括氮氣、氬氣、或氦 氣之惰性氣體。
1312168 _案號 91132928_年月日__ 六、申請專利範圍 1 4.如申請專利範圍第1項所述之金氧半導體電晶體的 製作方法,其中上述耐火金屬層的蝕刻係利用溼蝕刻法以 完成。 1 5 .如申請專利範圍第1 4項所述之金氧半導體電晶體 的製作方法,其中上述耐火金屬層係利用含胺類溶液為蝕 刻劑。 16. —種金氧半導體電晶體,包括: 一半導體基底; 一閘極氧化層,形成於上述半導體基底表面; 一耐火金屬層,形成於上述閘極氧化層表面; 一石夕層,形成於上述耐火金屬層之表面,而與上述而才 火金屬層構成閘極電極;以及 一源極/汲極區域,由形成於閘極電極兩側之半導體 基底之離子摻雜區域構成。 1 7.如申請專利範圍第1 6項所述之金氧半導體電晶體 ,其中上述对火金屬層係由鈦、组、氮化组、或是鈦鎢合 金構成。 18.如申請專利範圍第16項所述之金氧半導體電晶 體,其中上述矽層係非晶矽層或是複晶矽層。 1 9 .如申請專利範圍第1 6項所述之金氧半導體電晶 體,其中上述矽層的厚度介於5 0 0埃〜2 0 0 0埃之間,並且上 述耐火金屬層的厚度介於1 0埃〜3 0 0埃之間。 2 0 .如申請專利範圍第1 6項所述之金氧半導體電晶 體,其中上述矽層係摻雜離子之矽層。
0503 - 8180TWF1(N1);hh1chang;20080508. ptc 第17頁 1312168 - £號 9m?⑽__月 中文發明摘要正 本H:提供一種金氧半導體電晶體的製作方法,、' 述半導體基底表面形成一間極二'然後,在上 氧化層表面沈積一耐火金屬層(ref/接者,在上述間極 次,在上述耐火金屬層表面^一 ory ffietal )。其 後’選擇性蝕刻上述摻/ :雜:子之矽層’然 金屬層為止,,缺後,谨& & 夕層’直到露出上述耐火 -閑極電極。 、擇性㈣上述耐火金屬層,以形成 伍、(一)' 本案代表圖為··第2D圖。 工半KG圖之元件代表符號簡單說明: I 0 2〜閘極氧化層; II 2〜源極/没極; 11 4〜源極/;;反極; 六'英文發明摘要 i明名稱: 第3頁 〇503-8180TWF(Nl);hhichang;20080508.ptc 1312168 案號91132928 年月日 修正
0503-8180TWF(Nl);hhichang;20080508.ptc 第4頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91132928A TW200407950A (en) | 2002-11-08 | 2002-11-08 | Fabrication method of MOS transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91132928A TW200407950A (en) | 2002-11-08 | 2002-11-08 | Fabrication method of MOS transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200407950A TW200407950A (en) | 2004-05-16 |
TWI312168B true TWI312168B (zh) | 2009-07-11 |
Family
ID=45072548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW91132928A TW200407950A (en) | 2002-11-08 | 2002-11-08 | Fabrication method of MOS transistor |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200407950A (zh) |
-
2002
- 2002-11-08 TW TW91132928A patent/TW200407950A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200407950A (en) | 2004-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7785958B2 (en) | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode | |
TW492093B (en) | Semiconductor device and method of manufacturing the same | |
TWI276160B (en) | Nitridated gate dielectric layer | |
TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
TWI241620B (en) | Manufacturing method of semiconductor device | |
TWI315083B (en) | Offset spacers for cmos transistors | |
US20070042535A1 (en) | Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors | |
JPS6072272A (ja) | 半導体装置の製造方法 | |
TW200905867A (en) | Deuterated film encapsulation of nonvolatile charge trap memory device | |
TW201044508A (en) | Manufacturing method of semiconductor device | |
US8304333B2 (en) | Method of forming a high-k gate dielectric layer | |
TW412791B (en) | Semiconductor device and method for making the same | |
KR100791007B1 (ko) | 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법 | |
TWI312168B (zh) | ||
JP2006013270A (ja) | 半導体装置およびその製造方法 | |
US6087248A (en) | Method of forming a transistor having thin doped semiconductor gate | |
TWI253142B (en) | Method for processing a semiconductor device comprising a silicon-oxy-nitride dielectric layer | |
KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
JPS60775A (ja) | 半導体装置およびその製造方法 | |
JPH06267973A (ja) | 半導体装置の製造方法 | |
JP2002299282A (ja) | 半導体装置の製造方法 | |
KR100414229B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
TW200843087A (en) | Semiconductor device and method for manufacturing the same | |
JPH02288341A (ja) | Mis型半導体装置 | |
JPH02103966A (ja) | 半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |