TW200407950A - Fabrication method of MOS transistor - Google Patents

Fabrication method of MOS transistor Download PDF

Info

Publication number
TW200407950A
TW200407950A TW91132928A TW91132928A TW200407950A TW 200407950 A TW200407950 A TW 200407950A TW 91132928 A TW91132928 A TW 91132928A TW 91132928 A TW91132928 A TW 91132928A TW 200407950 A TW200407950 A TW 200407950A
Authority
TW
Taiwan
Prior art keywords
layer
refractory metal
item
patent application
gold
Prior art date
Application number
TW91132928A
Other languages
English (en)
Other versions
TWI312168B (zh
Inventor
Hsien-Kuang Chiu
Fang-Cheng Chen
Haur-Ywh Chen
Yuan-Hung Chiu
Hun-Jan Tao
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW91132928A priority Critical patent/TW200407950A/zh
Publication of TW200407950A publication Critical patent/TW200407950A/zh
Application granted granted Critical
Publication of TWI312168B publication Critical patent/TWI312168B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200407950 五、發明說明(1) 發明領域 本發明係有關於積體電路(ICs )製作技術,特別是有 關於一種金氧半導體電晶體(metal 〇xide semicQnduetM (MOS) transistor)及其製作方法,能夠有效地改善複晶 矽缺乏效應(polysilicon depletion effect)。 相關技術之描述 以下利用第1圖所示之剖面圖以說明根據習知技術之 金氧半導體(M0S)電晶體。 第1圖顯示P型半導體基底10,符號12表示閘極氧化層 ,符號14表示當作閘極(gate)的摻雜離子之複晶矽層曰 (polysilicon layer),符號16、18則是表示當作源9極/汲 極(source/drain)之離子摻雜區域。上述M〇s電晶體的各 個電極皆外接電路,其中施加於閘極的電壓以”表示,又 稱閘極電壓。Vs ; Vd分別表示源極電極與汲極電壓、而 V s u b則表示基底電壓。 f積體電路高密度的需求,複晶矽構 的長度與閑極氧化層的厚度有需要隨 η ”的複晶石夕空乏效應,例如扪圖所示 導致更 影響議電晶體的閘極氧化層之有效厚度(effectlve thickness),使得半導體元件之性能惡化。 取代】二?1;善複晶石夕空乏效應的方式是利用金屬以 間⑮’上述金屬材料構成的閑極雖然 極植入離子的步驟當γ屬閑極無法在源極"及 罩幕(implantation mask),亦即 200407950 提供一種金 準石夕金屬化 供一種金氧 體基底,其 表面形成一 積一耐火金 在上述财火 述矽層,直 刻上述耐火 傳統方法在 五、發明說明(2) ,離子極可能穿透金屬閘極而 域。再者,為了降低阻值,在 準矽金屬化(salicidation)之 容。 因此,有需要提供一種改 製作方法,能夠避免複晶矽空 的性能。 發明之概述及目的 本發明的之一目的在於, 及其製作方法,能夠有效地避 半導體元件之性能。 本發明之另一目的在於, 及其製作方法,此金氧半導體 地當作離子植入罩幕。 本發明之另一目的在於, 及其製作方法,能夠與自我對 根據上述目的,本發明提 製作方法,首先,提供一半導 成,然後,在上述半導體基底 著,在上述閘極氧化層表面沈 (refractory metal)。其次, 一矽層,然後,選擇性蝕刻上 金屬層為止,然後,選擇性餘 一閘極電極。當然,後續利用 植入半導體基底的通道區 源極/汲極區域進行自我°°對 製程,無法與金屬閘極相 善之金氧半導體電晶體及其 乏效應進而提昇半導體元件 提供一種金氧半導體電晶體 免複晶矽空乏效應,而提昇 提供一種金氧半導體電晶體 電晶體之閘極電極能夠有效 氧半導體電晶體 製程相容。 半導體電晶體的 係由單晶矽構 閘極氧化層,接 屬層 金屬層表面形成 到露出上述耐火 金屬層,以形成 閘極電極兩側下
第7頁 200407950 五、發明說明(3) 方之=導體基底植人離子以形成源極 本發明的製作方法在摻雜離子 間加入一耐火金屬層,能夠避免因二廢、j極虱化層之 複晶石夕空乏效應。 f °長度縮小而造成的 :者,上述金氧半導體電晶體的製作方法之 虱,層可以在存在氧氣或水氣的環境下利用埶氧化、去】= ::::上述石夕層可以是摻雜離子之石夕層,摻: :::夕層係複晶石夕層,例如在石夕烧的存在下以同步摻:: 、氐壓化學軋相沈積法沈積(1〇w pressure chewed :Veposltion ;LPCVD)而成。再者,上述摻雜離子之 矽層也可以是非晶矽層。 再者,上述金氧半導體電晶體的製作方法之中,摻雜 離子之矽層的厚度最好是介於5〇〇埃〜2〇〇〇埃之間。而丄 耐火金屬層的厚度最好是介於1 〇埃〜3 〇 〇埃之間。再者,上 述耐火金屬層係最好由鈦/氮化鈦構成或是氮化鈦構成。 其中形成上述氮化鈦構成的财火金屬層的方法更包括下列 步驟:濺鍍法形成一鈦層於上述閘極氧化層的表面;以及 通以氨氣或是氮氣使上述鈦層進行氮化反應而形成氮化鈦 層。 再者,上述财火金屬層也可以由鈦、鈕、或是鈦鎢人 金或氮化鈕構成。 ° 再者,上述金氧半導體電晶體的製作方法之中,選擇 性摻雜離子之矽層的方法更包括下列步驟:利用微影製程 在上述摻雜離子的矽層表面形成一光阻圖案;利用反應性
0503-8180TWF(Nl) . TSMC2002-0193 i Jessica.ptd 第8頁 200407950 五、發明說明(4) 離子餘刻法 蓋的掺雜離 應性離子|虫 成。或是溴 然,上述述 氣體,以當 再者, 完成,例如 )為餘刻劑( 根據上 包括:一半 ,以溴化 子之石夕層 刻法,並 化氫以及 反應氣體 作載氣。 上述耐火 利用含胺 etchant) 述目的, 導體基底 基底表面,^而^火金 一推雜離子之碎層, 與上述耐火金屬層構 ,由形成於閘極電極 成。 實施例 氮為反應氣體以蝕刻未被光阻圖案覆 。而上述耐火金屬層的蝕刻係利用反 且以廣化氫以及氧氣為反應氣體而完 氧氣加上氣氣為主要的反應氣體,當 最好加入氮氣、氬氣、或氦氣之惰性 金屬層的蝕刻也可以利用溼蝕刻法以 類溶液(amine containing solution ο
本發明提供一種金氧半導體電晶體, ,一閘極氧化層,形成於上述半導體 屬層’形成於上述閘極氧化層表面; 幵y成於上述耐火金屬層之表面之,而 成閘極電極;以及一源極/汲極區域 兩側之半導體基底之離子摻雜區域構 以下利用弟2A圖〜第2D圖所示之金氧半導體電晶體之 製程剖面圖,以說明本發明之較佳實施例。
首先,請參照第2 A圖,其顯示半導體基底丨〇 〇,例如 為P型單晶矽基底。利用熱氧化法(thermal 850〜1000 C的含有氧氣或水氣的環境下,成長一厚度約為 50〜2 0 0埃的閘極氧化層102。接下來,利用在上述閘極氧 化層102表面形成厚度大約為1〇〜3〇〇埃的耐火金屬層1〇4(
200407950 五、發明說明(5) refractory metal)。具體言之,利用磁控濺鑛法 (sputtering deposition)於上述閘極氧化層1〇2的表面, 接著,通以氨氣(NHS )或是氮氣(% )使上述鈦層進行氮化反 應(11丨1:1^(1&1:丨〇11)而形成氮化鈦層(1^1^),來當作耐火金屬 層0 上述财火金屬層1 〇 4是以氮化欽層為例,然而本發明 不限於此,亦可利用鈦(T i)、鈕(T a)、鎢(W)、鈦嫣合金 (T i N)取代上述氮化鈦。 U " 然後,在上述耐火金屬層1〇4表面形成厚度大約5〇〇埃 〜2 0 0 0埃的摻雜離子之矽層1〇8。具體言之,利用同步摻雜 (in-situ doped)之低壓化學氣相沈積法,以在上述耐火 金屬層104表面形成摻入砷(As)或磷(p)離子的複晶矽層, 此化學氣相沈積反應室(CVD chamber)之中必須導入石夕 烷、含磷或砷的反應氣體,沈積溫度則是575 〜65(rc。 上述摻雜離子之矽層丨〇 8係以複晶矽層為例,然而本 卷月不於此,亦可形成非晶矽層。並且,形成掺雜離子之 矽層108的方式係以同步摻雜之沈積方式為例,亦可先形 成未摻雜矽層,再於未摻雜雜子之矽層之内植入磷或 Λ\ -τγΙΙ ^ 行光:ΐ :利用傳統的微影製程(photo1 ithography)進 ㈣(Ph°tGreSlSt ccmlng)、曝光(exp〇slng)、 „ ^ ^ ^ , ,、烤(baking)等步驟,以在欲形成 1ln + 1 b雜離子之矽層108表面形成光阻圖案 11 〇,此光阻圖案11 〇係用爽告 w朱 π术田作|虫刻罩幕(etching
200407950
mask)。 之後,請參照第2B圖,利用上述光阻圖案11〇當作蝕 刻罩幕,並以施以反應性離子蝕刻法(乾蝕刻法)並且以人 氯氣體(例如CIO或溴化氫(HBr)為反應氣體,以蝕刻未各 被上述光阻圖案110覆蓋的摻雜離子之矽層1〇8,直到露 耐火金屬層104為止,而留下摻雜離子之矽結構1〇8a /上 述乾蝕刻步驟為非等向性蝕刻,蝕刻條件為對於摻雜離子 之石夕層108 /耐火金屬層1〇4具有高選擇蝕刻比。 接著,請參照第2C圖,以反應性離子蝕刻法蝕刻露出 的耐火金屬層104,上述氮化鈦構成之耐火金屬層1〇4的蝕 ,係以溴化氫(HBr)以及氧氣(Ο。或是溴化氫(HBr)、氧 氣(〇2)、以及氯氣(C12)為主要的反應氣體,再輔以氮氣 (化)、氬氣(Ar)、或氦氣(He)之惰性氣體為載氣(carri'er gas),以去除露出的耐火金屬層104,而留下耐火金屬社 構l〇4a,其與摻雜離子之矽層108a構成金氧半導體電晶°體 之閘極電極GC。接著,利用傳統的方式去除光阻圖案丨i 〇 ’以路出閘極電極G C的表面。 本實施例在後續步驟亦去除位於耐火金屬結構丨〇4a下 方的閘極氧化層102,僅留下閘極氧化層1〇2a。當然,閘 極氧化層1 02亦可不去除而留下後續離子植入基底(形成源 極/沒極)之緩衝氧化層(buffered oxide)。 上述實施例係利用反應性離子之乾蝕刻法去除耐火金 屬層104,然而本發明不限於此,亦可採用溼蝕刻法以去 除耐火金屬層104 ’具體言 <,可以利用含有胺類的溶液
200407950
當作蝕刻劑,當然溼蝕刻步驟更包括以去籬 哪丁承 洗的步 接下來,請參照第2D圖,植入磷或砷等1^型離子於 極電極GC兩側之半導體基底丨〇 〇以形成當作源極/汲極 子摻雜區域11 2、11 4,亦可先行形成淡摻雜離子區域 (lightly doped drain ;LDD) ’再於閘極電極Gc二側壁來 成側壁絕緣物(spacer)之後,再形成濃摻雜離子區域土 y (heavily doped region),以完成源極/汲極的製作'此 離子植入步驟,係以閘極電極GC當作離子植入罩幕。
上述實施例係以製作N型金氧半導體電晶體為例, 發明的製作方法亦適用於p型金氧半導體電晶體。 根據本發明之金氧半導體電晶體的製作方法所形 金氧半導體電晶體,包括一半導體基底100 ;閘極 ' 102,形成於上述半導體基底100表面;一耐火金屬層(二 構)l〇4a,形成於上述閘極氧化層1〇2表面;一摻雜離子^ 矽層(結構)108a,形成於上述耐火金屬層1〇4 &之表面,而 與上述耐火金屬層l〇4a構成閘極電極Gc ;以及一源極/汲 極區域,由形成於閘極電極GC兩側之半導體基底=子 雜區域112、114構成。
發明特徵與功效 本發明特徵之一在摻雜離子之矽層與閘極氧化層之間 加入一耐火金屬層,根據能夠避免因閘極長度縮小二造成 的稷晶矽空乏效應,進而提昇半導體元件之性能。 再者,本發明之金氧半導體電晶體之閘極電極能夠有
200407950 五、發明說明(8) 效地當作離子植入罩幕,並且,能夠與自我對準矽金屬化 製程相容。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此項技藝者,在不脫離本發明之精 神和範圍内,當可作更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
0503-8180TWF(Nl) ; TSMC2002-0193 ; Jessica.ptd 第13頁 200407950 圖式簡單說明 為了讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂,下文特舉一較佳實施例,並配合所附圖示,作 詳細說明如下: 苐1圖係根據習知技術之金氧半導體電晶體之剖面不 意圖。 第2 A圖顯示根據本發明實施例之金氧半導體電晶體製 作方法之起始步驟,其係在摻雜離子之矽層的表面形成蝕 刻罩幕之剖面圖。 第2B圖顯示第2A圖之後續步驟,其係利用蝕刻罩幕以 蝕刻摻雜離子之矽層以露出耐火金屬層之剖面圖。 第2C圖顯示第2B圖之後續步驟,其係利用蝕刻罩幕以 蝕刻耐火金屬層與閘極氧化層以露出半導體基底的剖面 圖。 第2D圖顯示第2C圖之後續步驟,其係利用植入離子方 式以在半導體基底形成源極/汲極之剖面圖。 符號之說明 10、100〜半導體基底; 1 2、1 0 2〜閘極氧化層; 1 4、1 0 8〜閘極電極; I 6、1 8、11 2、11 4〜源極/沒極; 20〜空乏區; 104〜耐火金屬層; II 0〜光阻圖案(名虫刻罩幕);
Vg〜閘極電壓;
0503-8180TWF(Nl) ; TSMC2002-0193 ; Jessica.ptd 第14頁 200407950 圖式簡單說明 V s〜源極電壓; V d〜汲極電壓; Vsub〜基底電壓。 iiniii 第15頁 0503-8180TWF(Nl) ; TSMC2002-0193 ; Jessica.ptd

Claims (1)

  1. 200407950
    一種金氧半導體電 _體的製作方法 包括下列步 1.
    提供一半導體基底, 在上述半導體基底表 在上述閘極氧化層表 在上述耐火金屬層表 選擇性姓刻上述石夕層 止;以及 其係由單晶矽構成; 面开> 成一閘極氧化層; 面沈積一耐火金屬層; 面形成一石夕層; 直到露出上述耐火金屬層為 選擇性蝕刻上述耐火金屬 2.如申請專利範圍扪Λ層以形成一閘極電極。 製作方法,其中上述閘極氧 γ Ί Ρ 丁 士丨田勒e 層係在存在氧氣或水氣的環 土兄下利用熱乳化法成長而成。 3.如申請專利範圍第丄項所述之金氧|導體電晶體的 製作方法,其中上述矽層係摻雜離子之矽層。 4·如申請專利範圍第i項所述之金氧半導體電晶體的 製作方法’其中上述矽層係複晶矽層。 5 ·如申請專利範圍第ί項所述之金氧半導體電晶體的 製作方法,其中上述矽層係非晶矽層。 6 ·如申請專利範圍第ί項所述之金氧半導體電晶體的 製作方法,其中上述矽層的厚度介於5 0 0埃〜2 0 0 〇埃之間。 7 ·如申請專利範圍第6項所述之金氧半導體電晶體的 製作方法,其中上述耐火金屬層的厚度介於10埃〜3〇〇埃之 間。 8 ·如申請專利範圍第ί項所述之金氧半導體電晶體的
    200407950 六、申請專利範圍 製作方法,其中上述财火金屬層係由氮化鈦或氮化组構 成。 9.如申請專利範圍第1項所述之金氧半導體電晶體的 製作方法,其中形成上述氮化鈦構成的耐火金屬層的方法 更包括下列步驟: 濺鍍法形成一鈦層於上述閘極氧化層的表面;以及 通以氨氣或是氮氣使上述鈦層進行氮化反應而形成氮 化鈦層。 1 0.如申請專利範圍第1項所述之金氧半導體電晶體的 製作方法,其中上述耐火金屬層係由鈦、鈕、或是鈦鎢合 金構成。 11.如申請專利範圍第1項所述之金氧半導體電晶體的 製作方法,其中上述選擇性鈦刻矽層的方法更包括下列步 驟: 利用微影製程在上述矽層表面形成一光阻圖案; 利用反應性離子蝕刻法,以溴化氫氣體為反應氣體以 蝕刻未被光阻圖案覆蓋的矽層。 1 2.如申請專利範圍第8項所述之金氧半導體電晶體的 製作方法,其中上述耐火金屬層的蝕刻係利用反應性離子 蝕刻法,並且以氯氣、溴化氫以及氧氣為主要反應氣體而 完成。 1 3.如申請專利範圍第1 2項所述之金氧半導體電晶體 的製作方法,其中上述反應氣體更包括氮氣、氬氣、或氦 氣之惰性氣體。
    0503-8180TWF(Nl) ; TSMC2002-0193 ; Jessica.ptd 第17頁 200407950 六、申請專利範圍 1 4 ·如申請專利範圍第1項所述之金氧半導體電晶體的 製作方法,其中上述耐火金屬層的蝕刻係利用溼蝕刻法以 完成。 1 5 ·如申請專利範圍第1 4項所述之金氧半導體電晶體 的製作方法,其中上述耐火金屬層係利用含胺類溶液為蝕 刻劑。 1 6 · —種金氧半導體電晶體,包括·· 一半導體基底; 一閘極氧化層,形成於上述半導體基底表面; 一耐火金屬層,形成於上述閘極氧化層表面; 一石夕層,形成於上述财火金屬層之表面,而與上述耐 火金屬層構成閘極電極;以及 一源極及極區域,由形成於閘極電極兩側之半導體 基底之離子換雜區域構成。 am半導體電晶體 17.如申請專利範圍第16項所述之在乳^ , 或是鈦 ,其中上述耐火金屬層係由鈦、鈦、钽、氮、一 鎢合金構成。 半導體電晶 體 1 8 ·如申請專利範圍第丨6項所述之金氧。 其中上述矽層係非晶矽層或是複晶石夕^ 0導體電晶 1 9 ·如申請專利範圍第丨6項所述之 體,其中上述矽層的厚度介於5〇〇埃 2〇〇° 埃 之 旅 述耐火金屬層的厚度介於丨〇埃〜3 〇 〇埃之間氧半導體電曰曰 2 0 ·如申請專利範圍第1 6項所述之食乳 體’其中上述矽層係摻雜離子之矽層。
    0503-8180TWF(Nl) ; TSMC2002-0193 ; Jessica.ptd 第18頁
TW91132928A 2002-11-08 2002-11-08 Fabrication method of MOS transistor TW200407950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91132928A TW200407950A (en) 2002-11-08 2002-11-08 Fabrication method of MOS transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91132928A TW200407950A (en) 2002-11-08 2002-11-08 Fabrication method of MOS transistor

Publications (2)

Publication Number Publication Date
TW200407950A true TW200407950A (en) 2004-05-16
TWI312168B TWI312168B (zh) 2009-07-11

Family

ID=45072548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91132928A TW200407950A (en) 2002-11-08 2002-11-08 Fabrication method of MOS transistor

Country Status (1)

Country Link
TW (1) TW200407950A (zh)

Also Published As

Publication number Publication date
TWI312168B (zh) 2009-07-11

Similar Documents

Publication Publication Date Title
US7126199B2 (en) Multilayer metal gate electrode
JP4982958B2 (ja) 半導体装置とその製造方法
US7439113B2 (en) Forming dual metal complementary metal oxide semiconductor integrated circuits
US8492803B2 (en) Field effect device with reduced thickness gate
JP5287621B2 (ja) 半導体装置
TW200818334A (en) Semiconductor fabrication method, method of forming a strained semiconductor structure
JP2006210555A (ja) 半導体装置および半導体装置の製造方法
JP2002198526A (ja) 半導体装置の製造方法
JP2001057428A (ja) 半導体素子の製造方法
TWI818928B (zh) 一種製作半導體元件的方法
JPH10214967A (ja) 半導体装置の製造方法
US7358128B2 (en) Method for manufacturing a transistor
US8928051B2 (en) Metal oxide semiconductor (MOS) device with locally thickened gate oxide
JP2006202860A (ja) 半導体装置及びその製造方法
JP2012038800A (ja) 半導体装置及びその製造方法
US20080026518A1 (en) Spacer layer etch method providing enhanced microelectronic device performance
TW200949938A (en) Method of manufacturing semiconductor device
US20080171412A1 (en) Fabrication methods for mos device and cmos device
TW200407950A (en) Fabrication method of MOS transistor
JP4730993B2 (ja) 半導体素子の電導性ライン形成方法
US7851316B2 (en) Fabrication method of semiconductor device
JP2001326351A (ja) 半導体装置及びその製造方法
JP4740469B2 (ja) 半導体素子のゲート電極形成方法
JP2008159834A (ja) 半導体装置の製造方法および半導体装置
TWI239570B (en) A method for manufacturing a trench power MOSFET with a low gate electrode capacitance

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent