TW527595B - Method to prevent undesired programming a MRAM-arrangement - Google Patents

Description

527595 五、發明説明（1 ) 本發明涉及MRAM中防止不期望之程式化所用之方法 ，其中記憶胞陣列中各記憶胞在至少一平面中是在字元線 與位元線之間之相交位置上，藉由屬於已選取記憶胞之字 元線（或程式線）及位元線來發送程式化電流，其在至少一 與已選取之記憶胞相鄰之記憶胞中產生一在該處作爲雜散 磁場用之磁場。 第5圖中在字元線WL及WL相垂直而延伸之位元線 BL之間之相交點上顯示一種所謂MTJ-記憶胞（MTJ = Magnetic Tunnel Junction)。MTJ記憶胞由多層系統所構 、 成，其包括：軟磁性層（自由磁性層）WML，隧道位障層 TL及硬磁性層（固定磁性層）HML。資訊儲存現在以下述方 式進行：WML之磁方向相對於HML中之磁方向而改變或 旋轉。WML中磁化方向之改變所需之磁場由字元線WL 中之電流IWL及位元線BL中之電流IBL所產生。各磁場在 字元線WL及位元線BL之間之相交點上重疊。若此二個 磁層WML及HML中之磁化方向相同或互相平行，貝 MTJ記憶胞1具有低電阻RC，當WML及HML中之磁化 方向不相同或反向平行時，則存在一較高之電阻Rc(請比 較第6圖之等效電路）。第5圖中以符號nRc”後之箭頭个 或丨來表示之電阻變化用來儲存資訊。就軟磁層WML中 之磁化方向之旋轉或改變而言，若電流Iwl及Ibl中至少 一種電流改變其方向，則這樣即已足夠。 第6圖中在位元線BL及與其垂直之字元線WL之間以 電阻Rc之形式顯示該MTJ記憶胞1。 527595 五、發明説明（2 ) 由第5，6圖可知：在MRAM配置中可達成一極高之記 憶體密度，若多個金屬層系統分別與介於其間之MTJ記 憶胞相重疊時。 此種堆疊現在可具有三種不同之陣列形式，其顯示在第 7至9圖中。在第7圖中所示之形式中，各別之MTJ記憶 胞（由電阻表示）直接位於字元線WL及位元線BL之間之 矩陣中。在此種MRAM配置中產生很強之寄生效應，因 爲在已選取之記憶胞（請比較全黑之電阻）中會有雜散電流 流經各記億胞（其是與已選取之字元線或位元線相連）。 在第8，9圖之陣列中，二極體（第8圖）或電晶體（第9 圖）串聯至各別之MTJ記憶胞。這些陣列之費用費很多’ 、特別是第9圖者，除了位元線BL之外，仍須設有程式線 PRL，閘極線GL及源極線SL。 在各記憶胞程式化時須在已選取之記憶胞之相對應之位 元線BL及字元線WL(或第9圖之陣列中之程式線PRL)中 分別饋入電流Ibl或IwiX位於於字元線中），這與第7至9 圖中何種陣列用來構成MRAM配置之記憶胞陣列無關， 使由這些電流所造成之磁場可使此二條線之相交位置上所 選取之MTJ記憶胞被程式化。此種過程顯示在第1 〇圖中 ，其中顯示字元線WL1與位元線BL1 ’ BL2及BL3之相 交位置。若電流1WL流經字元線WL1且電流IBL2流經位 元線BL2，則不只位元線BL2及字元線WL1之相交點上 之Μ T J記憶胞1 2會受到電流I B L2 所產生之磁場 Η B 2所影 響。而且，此磁場Η β l 2亦作用在位兀線B L 1或B L 3及字 -4- 527595 五、發明説明（3 ) 元線WL1之間之MTJ記憶胞1 i及13上，如第1 〇圖中所 示。 因此，在MRAM配置中位於原來所選取之MTJ記憶胞 旁之MTJ記憶胞亦可由於所選取之字元線或位元線中之 電流所造成之雜散磁場而改變狀態，這亦稱爲程式化之干 擾。這特別適用於形成本文開頭所述多層系統所用之MRAM 配置，即，特別適用於上述一般所期望之力求高密度之記 憶體陣列，其導電軌具有多個位準且各導電軌之間具有 MTJ記憶胞。此處特別不期望此種程式化之干擾。 本發明之目的是提供一種方法以便在MRAM配置中防 止不期望之程式化，藉此可使這些與所選取之記憶胞相鄰 之各記憶胞能可靠且簡易地不會由於雜散磁場而被程式化。 本發明中上述目的以下述方式達成：電流流經至少一相 鄰記憶胞之字元線或程式線或位元線或特殊之導線，此電 流提供一補償磁場，其對該雜散磁場形成反作用。 在本發明之方法中，MRAM配置中與一即將程式化之記 憶胞相鄰之各記憶胞受雜散磁場之影響是藉由補償磁場來 防止。這些補償磁場是藉由補償電流來產生。補償電流直 接在相鄰記憶胞之相對應之位元線或字元線或程式線中流 動或亦可在特殊之導線（其在受影響之記憶胞旁延伸）中流 動。因此，藉由本發明之方法能可靠地在受影響之記憶胞 中防止程式化之干擾。 本發明之方法在應用至多層系統時特別有利，此乃因此 時各層很靠近而使雜散磁場之產生特別是有問題的。 527595 五、發明説明（4 ) 本發明以下將依據圖式來詳述。 圖式簡單說明： 第1圖 依據本發明第一實施例，MTJ記憶胞之程式化 之干擾如何補償磁場來消除。 第2圖 依據本發明第二實施例，MTJ記憶胞之程式化 之干擾如何補償磁場來消除。 第3圖多層系統之透視圖。 第4圖 依據本發明第三實施例，MTJ記憶胞之程式化 之干擾如何補償磁場來消除。 第5圖 介於位元線及字元線之間之一般MTJ記憶胞 之透視圖。 第6圖係第5圖之MTJ記憶胞之等效電路。 第7至9圖 MRAM配置用之各種不同之陣列。 第5至9圖已在本文開頭中說明。 這些圖式中相對應之組件使用相同之參考符號。 第1，2，4圖中就像第10圖一樣，爲了使圖式簡化而 以圓形來表示磁場。由於位元線及字元線之矩形之導線橫 切面及由於流經位元線及字元線之電流所造成之不同磁場 之疊加，則實際上會產生複雜很多之磁場分佈。但這些複 雜之磁場分佈中基本上存在類似之條件，如依據圓形磁場 所述者。 在第1圖之實施例中，就像第1 〇圖之配置一樣，MTJ 記憶胞12在位元線BL2及字元線WL1之相交點應被程式 化。這是藉由字元線WL1中之程式電流Iwl及位元線BL2 527595 五、發明説明（5 ) 中之IBL2所產生之磁場之疊加來達成。第1圖中就像第10 圖中一樣只顯示磁場HBL2，其由程式化電流IBL2所產生 ’電流Ibl在圖面中流至位兀線BL2中。電流Ibl2在位兀 線BL2及字元線WL1之交點上之MTJ記憶胞12之層系統 中產生強大之平行之磁場成份。因此與由字元線電流Iwl 所提供之磁場一起使上述之MTJ記憶胞12被程式化。 流經位元線BL2之電流IBu亦在位元線BL1及位元線 BL3之與字元線WL1之相交區中產生雜散磁場。藉由此 種雜散磁場以不期望之方式來影響這些位於相交點上之 MTJ記憶胞1 i及13，因此會產生程式化之干擾。雖然這 些相鄰ΜΊΠ記憶胞1!及13區域中各平行之磁場成份較即 將程式化之MTJ記憶胞12區域中平行之磁場成份小很多 ，此種干擾仍會存在。 爲了在相鄰MTJ記憶胞1 i及13區域中防止此種程式化 之干擾，可使用各補償磁場，其方式例如可使相對應之補 償電流Ibu流經位元線BL3，如第1圖中所示。藉由此種 補償電流Ibu所產生之補償磁場，則可使MTJ記憶胞13 中之平行之磁場成份幾乎被抵消。同樣情況亦適用於MTJ 記憶胞h。一補償磁場亦可由一在位元線BL(其上施加該 電流磁場）旁延伸之特殊之導線L(請比較第7圖）所產生。 本發明之另一實施例顯示在第2圖中。其中如第1圖所 示在位元線BL2中流動之程式化電流IBL2在MTJ記憶胞 1 !及13之區域中產生雜散磁場，電流施加至位元線BL4 中且需要時亦施加至其它相鄰之位元線中，此電流使位元 -7- 527595 五、發明説明（6 ) 線BL3中之電流IBL2所產生之雜散磁場降低至一種程度 ，使位元線BL2中之程式化電流IBL2不會在位元線BL3 及字元線WL 1之間之MTJ記億胞13中產生程式化之干擾 。當然位元線BL4中提供該補償磁場所用之電流IBL4不 應很大，使MTJ記憶胞13中平行之雜散磁場成份可完全 消除，否則位元線BL4及字元線WL1之間之MTJ記憶胞 U亦會被程式化。因此，MTJ記憶胞13中”只有”由程式 化電流IBL2所產生之雜散磁場被減弱，但這些對實際上之 應用已完全足夠。 第3圖顯示：多層系統中各條位元線BL1，BL2及BL3 ，字元線WL1及WL2，WL3及WL4如何共同作用。MTJ 記憶胞1^12,13及U因此介於位元線BL1及字元線WL1 &2之間，字元線WL1 &2及位元線BL2之間，位元線 BL2及字元線WL3 &4之間，字元線WL3 &4及位元線 BL3之間。 第4圖之此種多層系統之構造，第4圖中假設：字元線 WL1及位元線BL2之間之MTJ記憶胞12藉由字元線WL1 及位元線BL2中之程式化電流而被程式化。MTJ記憶胞13 中之程式化之干擾可像第1圖一樣藉由位元線BL3中相對 應之補償電流Ibl3來防止’以便以該補償磁場使MTJ記 憶胞1 3之區域中平行之雜散磁場成份獲得補償。 但重要的：在字元線w L1及位元線B L 5之間位於另一 平面中之MTJ記憶胞15中之情況：MTJ記憶胞15至位元 線BL2之距離類似於MTJ記憶胞13至BL2之距離。在 527595 五、發明説明（7 ) MTJ記憶胞15中由於位元線BL2中流過之程式化電流 而使平行之磁場成份較MTJ記憶胞13中者大很多’ MTJ記憶胞15中程式化之干擾之危險性因此較MTJ記億 胞13中者大很多。但在本發明中此種程式化之干擾可以 簡單之方式來防止，其方式是使相對應之補償電流IBL5 流經位元線BL5，這樣即可產生一種補償磁場，這樣即可 使MTJ記憶胞15中由於電流IBL2所造成之雜散磁場被抵 消，如第4圖所示。 由第4圖明顯可知：本發明之方法中多層系統中之電流 補償所具有之意義。當然，亦可藉由補償用之其它導線來 提供各補償電流。 依據本發明，藉由這些與所選取之導線相鄰之導線來提 供電流，這些電流亦可促進該已選取之記憶胞中之程式化 過程。此外，亦可對這些流經自我調整用之電路中之補償 電流進行調整，以便在MRAM配置之製程中使製程變動 之影響被消除。 符號之說明 1;11，12，13 MTJ 記憶胞 BL;BL1，BL2，BL3 位元線 WL;WL1,WL2 字元線

Rc 電阻MTJ記憶體 I B L，I B L丨，I B L2 位兀線電流 I WL 字兀線電流

HbL2 程式化磁場 -9- 527595 五、發明説明（8 ) L 特殊線 Ηκ 補償磁場 WML 軟磁層 HML 硬磁層 TL 隧道位障層 GL 閘極線 PRL 程式線 -10-

Claims (1)

1. 527595

   填請委員明示，本案修正後是否變更原實7 六、申請專利範圍 第901269 15號「積體半導體電路中場效電晶體之製造方法及 以此種場效電晶體製成之積體半導體電路」專利案 (91年2月修正） 六、申請專利範圍 1. 一種磁性隨機存取記憶體（MRAM)配置中防止不期望之程 式化所用之方法，其記憶胞陣列中各記憶胞（l;li，l2,···) 在至少一平面中位於字元線（WL)或程式線（PRL)及位元線 (BL)之間之相交位置中，使程式化電流（IWL; IBL2)流經所 選取之記憶胞（12)之所屬之字元線（WL1)及位元線（BL2)， 這些程式化電流（IWL; IBL2)亦在至少一與所所選取之記憶 胞（12)之相鄰之記憶胞（13; 15)中產生一在該處成爲雜散磁 場之磁場，其特徵爲：一補償電流流經至少一相鄰記憶胞 (13; 15)之字元線或程式（PRL)或位元線（BL3; BL5)或特殊 之線（L)，該補償電流提供一補償磁場，其對該雜散磁場 形成反作用。 2. 如申請專利範圍第1項之方法，其中補償電流饋入已選取 之位元線（BL2)之再下一條位元線（BL4)中。 3·如申請專利範圍第2項之方法，其中補償電流調整成較程 式化電流還小。 4·如申請專利範圍第1，2或3項之方法，其中在多層系統 中各補償電流饋入多個平面中之字元線中或位元線中。 5. 如申請專利範圍第1至3項中任一項之方法，其中補償電 流之強度由自我調整之電路來控制。 6. 如申請專利範圍第4項之方法，其中補償電流之強度由自 我調整之電路來控制。