TW526610B - Serial MRAM device - Google Patents

Description

526610 A7 ^ __ B7 五、發明説明（ ) 本專利係聲明2001年1月24日提出之60/263,93 1號美國專 利暫時申請案之權利，在此納入參考。 本發明大致上係關於半導體裝置之製造，且較特別的是 磁性隨機存取記憶體（MRAM)裝置。 半導體係用於電子設備之積體電路，例如包括收音機、 電視機、及個人電腦裝置，其中一種半導體裝置為半導體 儲存裝置，例如動態隨機存取記憶體（Dram)及快閃記憶體 ，其使用一電荷以儲存資訊。 近年來記憶體裝置之發展係關於旋轉電子，即結合半導 體科技與磁性，電子之旋轉而非荷電係用於表示一 \、丨〃或 0 。此一旋轉電子裝置係一磁性隨機存取記憶體 (MRAM)，包括在不同金屬層内相互垂直之導線，導線夾置 一磁性堆疊，導線相交之處即稱為一交又點、流過其中一 導線之電流產生一磁場於導線周側，且令磁極沿著配線或 導線而朝向一特定方向。流過另一導線之電流則感應出磁 場，且亦以一部分繞過磁極。以、、〇 "或、、1 〃表示之數位 式資訊係儲存於磁力矩之對準處，磁分量之阻力即取決於 力矩之對準，儲存狀態係藉由偵測分量之阻力狀態而讀自 元件。一 5己丨思體單元可以藉由設置導線與交叉點於一具有 行與列之矩陣結構中而構成。 相較於傳統式半導體記憶體裝置如動態隨機字取記憶體 ，磁性隨機存取記憶體之一優點在於磁性隨機存取記憶體 -4- 本纸張尺度適财S S家鮮(CNS) A4祕(210X297公---- 526610 A7 B7 五、發明説明（ 係非揮七性5己憶體。例如，一利用磁性隨機存取記憶體之 個人電腦（PC)並無使用動態隨機存取記憶體之習知個人電 腦所需之長”啟動，，時間，同樣地，一磁性隨機存取記憶體 不需要增強而即有、、記憶〃儲存資訊之能力。 發明概要 本發明之較佳實施例係以一具有耦合串聯式磁性記憶 體儲存單元之磁性隨機存取記憶體裝置而取得技術上之 優點。 在貝施例中，一電阻式半導體裝置包括複數磁性記憶 體儲存單元位於一基板上，各儲存單元包括一第一端及一 第且儲存單元係彼此|禺合串聯，使其中一儲存單元 之一第一端耦合於其中一相鄰儲存單元之一第二端。 在另一實施例中，一磁性隨機存取記憶體半導體裝置包 括第-電晶體，具有設於基板上之一問極、一第一源極/ /及極區及一第一源極/汲極區。一第二電晶體，具有一閘極 、一第一源極/汲極區及一第二源極/汲極區，第二電晶體之 第-源極/沒極區_合於第一電晶體之第：源極/㈣區。 -第-磁性堆疊，具有一第一端及一第二端，帛一磁性堆 豐之第一端係搞合於第一電晶體之第一源極/沒極區，第一 磁性堆疊之第二端_合於第1晶體之第二源極/汲極區 。一第二磁性堆疊，呈右一筮—^ 田 〆、 第裢及一第二端，第二磁性 堆疊之第一端係搞合於第-雷曰 於弟一電日日體之第一源極/汲極區，第 二磁性堆疊之第二端則耦合於第- 币一电晶體之弟二源極/汲極 區。 )26610 五、發明説明（3 在另一實施例中，一製造一磁性 裝置之方法包括事成複數_ 、存取記憶體半導體 匕祜衣成稷數磁性記憶體儲存 ’各儲存單元包括-第—端及_第' 基板上 彼此搞合串聯，使"一儲存” m儲存單元係 錯存早兀之一第一蛣锤入从分丄 一相鄰儲存單元之一第二端。 fa。、中 本：明實施例之優點包括提供一磁性隨機存取記憶體裝 具有較小於先前技藝者之單元配置面積，使用較佳 貫施例中之選項性耗盡裝置係消耗較低電力。 周式簡箪說明 本毛明之上述特性將由以下說明與相關之圖式而清楚瞭 解，其中： 圖iy月一先前技藝磁性隨機存取記憶體單元之簡示圖； 圖2知不圖1所示先前技藝磁性隨機存取記憶體單元之一 電路配置之頂視圖； 圖3揭示本發明較佳實施例之簡示圖； 圖4說明本發明較佳實施例之戴面圖； 圖5揭示圖4所示實施例之電路配置之頂視圖； 圖6揭示金屬化層之頂視圖； 圖7揭不本發明另一較佳實施例之簡示圖；及 圖8、9揭示連接於自由磁性層之較佳實施例。 不同圖式中之對應數字及符號係指對應組件，除非另有 才曰不。圖式係用於清楚說明較佳實施例之相關觀點，而不 需依比例繪示。 較佳實施例之詳細說明 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公爱) 526610 A7 B7 ___ 五、發明説明（4 ) 先前技藝磁性隨機存取記憶體設計將說明如下，接著為 本發明一些較佳實施例及一些優點之探討。 一電晶體磁性隨機存取記憶體單元設計可達到6F2至 8F2(F為最小元件尺寸）之間範圍内之單元尺寸，例如，圖1 說明一先前技藝磁性隨機存取記憶體單元1 0設計之簡示圖 ，其具有一 6F2或較大之最小元件尺寸。裝置X包含一電晶 體’具有一閘極、源極及汲極，電晶體X之閘極耦合於一字 元線WL，電晶體X之汲極耦合於接地端，電晶體X之源極 則耦合於接點通孔VX，VX耦合於一導電材料MX。 導電材料MX耦合於一磁性堆疊MS，後者包括一位於二 堆磁性材料之間之穿隧結合TJ，磁性堆疊MS之另一側係耦 合於一位元線BL。一數位線DL延伸垂直於圖紙平面，即由 點DL代表。 一邏輯狀態可儲存於穿隧結合内，其可藉由決定電阻而 偵測，例如對於一低邏輯狀態時為1 0 k Ω而對於一高邏輯 狀態時為12 k Ω。欲讀取穿隧結合内之儲存邏輯狀態時， 在字元線WL上激勵或切換即可激勵電晶體X，達成自接地 端通過裝置X，及經過VX，MX，通過穿隧結合到達位元線 BL。穿隧結合之電阻狀態可以藉由量測通過位元線BL之電 流而決定。 欲將一邏輯狀態寫至磁性記憶體單元MS之TJ時，一電流 即通過相互垂直之DL及BL，由DL及BL電流所產生之電磁 場重疊則藉由改變TJ之電阻狀態而將一邏輯狀態寫至丁 J。 圖2揭示圖1所示先前技藝磁性記憶體單元電路1 〇之配 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 526610 A7 _____ B7 _ 五、發明説明（5 ) 置頂視圖’一半導體晶圓内一較低層上之主動區AA係接地 ，字元線WL位於主動區aa上方且構成裝置X之閘極（圖中 未示）。裝置X之一源極/；；及極區耦合於接地端，而另一者則 耦合於穿隧結合TJ。接地區可見於二字元線wl之間。 在圖2之右側上’區域νχ代表將接地之主動區a a耦合於 金屬接點區MX之VX接點，MX將VX耦合於接近字元線WL 處之穿隧結合TJ ’ TJ則耦合於下層之MX。儘管圖中未示位 元線B L ’其係在一水平方向沿著主動區a a頂部延伸。 在圖1、2所示之先前技藝磁性隨機存取記憶體單元丨〇中 ，字兀線WL之寬度為ρ且字元線之間距離為F，νχ接點為F 1及Fifj，MX為F X 2F及TJ元件為F X F，BL·之間距為2F及 WL之間距為3 F。因此，此設計方式可取得之最小元件尺寸 為 6F2。 半導體裝置諸如磁性隨機存取記憶體裝置係持續性地縮 小尺寸比例，以符合電子裝置之迷你化需求，在此技藝中 所需者為一磁性隨機存取記憶體半導體裝置且其具有較小 之最小元件尺寸。 本發明之實施例係藉由耦合串聯複數磁性記憶體單元而 取得較小之元件尺寸。使用一連續式主動區於各磁性記 憶體單兀，而非具有一分離式主動區。接點通孔係共用於 序列磁性儲存單元之中。 本發明之一較佳實施例100之簡示圖係揭示於圖3中，複 數且例如二或較多之磁性堆疊MS〇, MS1，MS2&ms3係耦合 串聯，裝置X0, XI，X2及X3則分別耦合並聯於各磁性堆疊 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(21G X 297公董） -- 526610 A7 B7 五、發明説明（6 ) MSO, MSI，MS2及MS3，如圖所示。裝置X0, XI, X2及X3較 佳為包含強化電晶體及另可包含耗盡裝置，容後詳述。 各裝置X0，XI，X2及X3係以其閘極分別耦合於一字元線 ，特別是字元線WLO，WL1，WL2及WL3，相鄰裝置之汲極 及源極則耦合。例如，裝置X0之汲極耦合於裝置XI之源極 ，裝置X3之汲極耦合於接地端。 各磁性堆疊MS 0，MSI，MS 2及MS3分別包含一穿隧結合 TJO，TJ1，TJ2及 TJ3，穿隧結合TJO，TJ1，TJ2及 TJ3係用於 儲存一邏輯狀態。磁性堆疊MSO，MSI，MS2及MS3可藉由 通過一電流經過位元線BL到達一未繪示之偵測放大器而 存取。 一選項性之選擇開關S 1可自節點A耦合於位元線BL，選 擇開關S1容許磁性堆疊MSO, MSI，MS2及MS3定址成一群。 通孔VU1，VU2，VU3，VL1及VL2代表將裝置K〇，XI，X2及 Χ3耦合於磁性堆疊MSO, MSI, MS2及MS3之通孔，容後詳 述。 另者’選項性之選擇開關S 1可自接地端耦合於裝置Χ3 之源極/汲極，如圖3中之虛線所示。在此實施例中，因為 開關S 1之一側係直接接地，故無後偏壓效應，此為其優 點。 圖3揭示4個耦合串聯之穿隧結合TJO，TJ1, TJ2及TJ3，且 各穿隧結合TJ〇，TJ1，TJ2及TJ3分別耦合並聯於一裝置Χ0, X 1，Χ2及Χ3。惟，依本發明之較佳實施例所示，可使用二 或多TJ’s及裝置X，例如2，4, 6，8或更多。儘管較佳為偶數 本紙張尺度適用中國國家橾準(CNS) A4規格(21〇 X 297公釐） 526610 A7 B7 五、發明説明（7 ) 個磁性記憶體單元MSO, MSI，MS2及MS3耦合串聯，但是可 變換的是使用奇數個記憶體單元。 讀取一特定磁性堆疊内容，例如電路100之單元MS2(邏 輯狀態儲存於TJ2)，將說明於後。裝置X〇，XI及X3導通， 造成電流自右侧，即接地端，流過裝置X3。因為裝置X2切 斷，因此電流通過記憶體單元MS2。因為裝置X 1，X0導通 ’電流通過X 1，X0而到達位元線BL。請注意欲取得此電流 路徑時，選項性之開關S 1即閉合。藉由量測此流過TJ2之電 流，記憶體單元MS2之電阻或邏輯狀態得以決定。 藉由切斷一裝置及導通其他三裝置，電流可依要求通過 各單元MSO，MSI，MS2及MS3，到達位元線BL，以決定所 需磁性記憶體單元之邏輯狀態。一電流通過所需之單元 MSO, MSI, MS2及MS3，以利讀取邏輯狀態。 請注意單元T J 0，T J1，T J 2及T J 3之群或鍵可直接在節點A 耦合於位元線BL。不將各單元直接耦合於位元線，整條鏈 係在節點A |禹合於位元線B L。 圖4揭示圖3之簡示圖内所示較佳實施例1〇〇之截面圖。提 供一具有基板102之半導體晶圓，基板102可包含例如一 p基 板。一主動區AA製成於基板内，較佳為，主動區係呈連續 式且包含複數相鄰n+區108, 110，112，114，116, 118，最後 一 η +區1 1 8係如圖所示地接地。 字元線WL例如可為一第一導電層之一部分，數位線DL( 圖中未示）可為一第二導電層之一部分，及位元線BL可為一 第三導電層之一部分。導電層可包含例如一多晶矽導體 -10- 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐） 526610 A7 B7 五、發明説明（8 (PC)，通孔VI將位元線BL耦合於n+區108。 區1 08包含開關S 1之源極，n+區包含裝置S 1之汲極以及 裝置X0之源極。相似地，n+區1 1 0，1 12, 114，116，11 8包含 裝置X0，XI，X2及X3之汲極及源極，諸裝置X〇，XI，X2及 X3之 >及極及源極區係共用於n+區内，有利的是，主動區aa 係一連續式區域。 上通孔VU及下通孔VL將磁性堆疊耦合於主動區，例如， 上通孔VU1將磁性堆疊MS0之一側耦合於n+擴散區no ,而 下通孔VL1將磁性堆疊MS0之另一側耦合於心擴散區丨12。 其他磁性堆疊MSI, MS2及MS3同樣由VL1，VU2，VL2，VU3 耦合於下層擴散區。金屬板120/122/124/126/128可以分別位 於通孔VU1, VL1，VU2, VL2, VU3之頂部上方V有助於例如 將通孔VU1，VL1，VU2, VL2, VU3電氣性連接於磁性堆疊 MSO, MSI, MS2及 MS3。 一擴政區1 1 0，1 12構成裝置χ〇之源極及沒極，裝置χ〇之 閘極包含字元線WL，數位線DL包含Μι。相似地，其他擴 散區U2及114，114及116，116及118分別構成裝置χι,幻及 Χ3之源極/汲極，擴散區ns耦合於接地端。 圖3、4所示之較佳實施例包含共用之擴散區11〇/112/114/116 ，此外，多數接點通孔亦為共用，例如下方通孔化即由單 元MSO，MSI共用，而上方通孔vu2則由 。在圖1、2所示之先前技藝磁性隨機存 僅有用於多數磁性隨機存取記憶體單元 用’且一接點通孔VX係用於各裝置1〇。 單元MSI，MS2共用 取記憶體單元中， 之接地擴散區為共 -11 -

526610 A7 _______B7 1、發明説明（9 Γ" ^ ^ 本發明較佳實施例之一新穎特性在於穿隧結合或磁性記 十思體單兀亚非直接接於一位元線、字元線或數位線，反而 ，從圖4中可以看出，位元線肌並非直接接於磁性堆疊 MS〇, MSI，MS2或MS3或字元線WL·。對照之下，在圖工所示 之先前技藝磁性隨機存取記憶體單元中，位元線BL係直接 耦合於磁性堆疊MS或穿隧結合tj。 耦合串聯磁性堆疊MS0, MS1，““及““為本發明較佳實 施例之另一新穎特性，文内所示實施例之串聯結構造成雙 向電流通過磁性堆疊MS0, MS1, MS2&MS3，例如，特別是 通過穿隧結合TJ05 TJ1, TJ2及TJ3。例如，電流針對 MS3/TJ3而自頂流至底，及針對MS2/TJ2而自底流至頂。根 據結構100内之磁性堆疊/穿隧結合之位置，電流可依任一 方向流動。 較特別的是，依本發明之較佳實施例所示，電流係以 相同方向通過磁性堆疊以训，MS2等，而以相反方向通過 磁f生堆$ M S 1，M S 3等。在先前技藝磁性隨機存取記憶體 之°又°十中，電流係以相同方向通過磁性堆疊/穿隨結合， 例如單向。

圖5揭不圖4中所示裝置1〇〇之頂視圖，其具有一4F2(2F BL間距x 2F WL間距）之最小元件尺寸，此優點在於本發明 之實施例可取得一較小於先前技藝磁性隨機存取記憶體設 計之單元面積。 圖6揭示本發明實施例之另一頂視圖，且金屬化線mi， M2包§圖中之位元線及字元線，例如，可包含位元線及 -12- 本紙張尺度適财國國諸準(CNS) A4規格(210 X 297讀）

装 訂

526610

發明说明 程式線，Ml可包含字元線及致能線，長方形丨3〇說明含有 以下元件尺寸之單位單元： (1/2F + F + 1/2F) X (1/2f + F + 1/2F) = 4F2 圖7揭不本發明之另一較佳實施例2〇〇，其中裝置 XI，Χ2及Χ3包含耗盡裝置，耗盡裝置又〇, χι，幻及幻之優 點在於省電。一耗盡裝置χ〇, χι，χ2&χ3一直呈導通或導 電，而無電壓施加於耗盡裝置之閘極。在圖3所示之實施 例100中，一例如1·8伏電壓可施加於不需讀取之磁性儲存 單元所用之裝置Χ0, XI，Χ2及Χ3，而需讀取之磁性儲存單 元則以0電壓施加於裝置之閘極。惟，在圖7所示之實施例 中’因為鏈狀之耗盡裝置χ〇, χι，χ2&χ3一直呈導通，所 需之纪憶體單元可藉由施加例如4.8伏於所需·耗盡裝置χ〇, X1，Χ2及Χ3之閘極以切斷一耗盡裝置而做選擇，因此可節 省電力。 圖8，9揭示接觸於自由磁性層之變換方法。通孔νυ2之一 部分可直接耦合於金屬堆疊MS 1，MS2，如圖所示。在圖4 中’金屬板1 24具有一特定高度’此係無益的，因為增加了 BL至自由層之距離。藉由去除金屬板124，如圖8，9所示， 可以減少BL至自由層之距離，此係有益者。 本發明實施例係以一具有耦合串聯式磁性儲存單元MS〇, MSI，MS2，MS3之磁性隨機存取記憶體裝置100/2〇〇取得技 術上優點’一串聯群磁性隨機存取記憶體儲存單元MS0, MSI，MS2, MS3可在節點a處由選項性之選擇開關S1成群地 定址。磁性儲存單元MS〇，MSI，MS2，MS3至一位元線，字 -13- 本紙張尺度適用中國國家標準(CNS) a4規格(21〇)<297公釐) 526610 A7 ____ B7 五、發明説明（11 ) 元線及/或數位線並無直接連接，可以利用耗盡裝置χ〇，χι X2及X3之強化，造成省電。一用於磁性隨機存取記憶體單 元100/200之較小單元面積，特別是一 4F2之尺寸，可藉由共 用接點通孔VU及VL、藉由共用一連續式主動區AA於多數 磁性儲存單元MS0, MSI, MS2, MS3之中，以及藉由耦合串 聯磁性堆疊MSO, MSI，MS2, MS3與穿隧結合TJ〇, TJ1，丁J2 及丁 J3而取得。 本發明之實施例係參考於文内之一磁性隨機存取記憶體 單元之特定應用而闡釋之；惟，本發明之實施例亦可應用 於其他電阻式半導體裝置。 儘管本發明已參考說明之實施例而揭述，但是此說明不 應視為侷限意味。說明實施例之多項變更型式及組合，以 及本發明之其他實施例將可由習於此技者參考本說明後瞭 解。此外’製程步驟之順序可由習於此技者重新安排，其 仍在本發明之範疇内，因此可以預期文後之申請專利範圍 應涵蓋任意此類變更型式或實施例。再者，本申請案之範 疇不應侷限於說明書内所述製程 '機器、製造、物項組合 物裝置方法及步驟之特定實施例。據此，文後之申請 專利範圍應涵蓋諸此製程、機器、製造、物項組合物、裝 置、方法、或步驟於其範疇内。 -14· 本紙張尺^Tfi國家標準(cns)A4規格(210Χ297公爱)

Claims (1)

1. 526610 A8 B8 C8

   1· 一種電阻式半導體裝置，包含： 半導體基板；及 複數磁性記憶體儲存單元 元包括一第一端及一第二端 ，使其中一儲存單元之一第 單元之一第二端。 ’係位於基板上，各儲存單 ’儲存單元係彼此耦合串聯 一端ί馬合於其中一相鄰儲存 2. 3. 4. 如申請專利範㈣1項之電阻式半導體裝置，《中單元係 磁性隨機存取記憶體（MRAM)單元。 如申請專利範圍第2項之電阻式半導體裝置，纟中磁性記 憶體儲存單元包含磁性堆疊，磁性堆疊包穿隨結合 ，其中一邏輯狀態可儲存於各磁性堆疊内。 =申請專利範㈣3項之電阻式半導體裝置/進_人 複數電晶體，各別電晶體叙人 3 恭曰/ 电 耦5亚恥於各記憶體儲存單元 ’電晶體彼此李禺合串聯，雷a駚$ π ^山 一 T％日日體適可控制記憶體儲存單 5. 一 一^ τ寸·，腥衷置，具中儲存 =憶體儲存單元内之f料係藉由導通至少—電晶體 6. 如申請專利範圍第5項之電阻式半導體裝置，其令至小 電晶體包含一耗盡裝置。 ^ 如申請專利範圍第5項之電阻式 A 、千分體裝置，進一舟 έ複數字元線、位元線及數位 一 ^ ^ 深W近於記憶體儲存 疋，其中磁性堆疊並非直接耗 ^ 數位線。 予疋線、位兀線 -15- 526610 申請專利範圍 A8 B8 C8 D8 如申請專利範圍第7項之雷卩日斗、 貝之電阻式+導體裝置，其中電流可 以雙向地通過穿隧結合。如申請專利範圍第8項之電阻式半導體進一步包 含複數通孔，以將各磁性堆疊之至少一側麵合於一主 動區。 他如申請專利範圍第9項之電阻式半導體裝置，其中主動區 係呈連續式且其致能各複數電晶體。π. —種磁性隨機存取記憶體（MRAM)半導體裝置，包含： 一半導體基板； -第-電晶體’具有設於基板上之一閘極、一第一源 極/汲極區及一第二源極/汲極區； 第二電晶體’具有一閘極、一第一源極/汲極區及一 第二源極/汲極區’第二電晶體之第一源極/汲極區係耦 合於第一電晶體之第二源極/汲極區；一第一磁性堆疊，呈右一筮 _ ^ 床且异有第一端及一第二端，第一磁 8. 9. 性堆疊之第-端係耦合於第一電晶體之第一源極/汲極 ，第一磁性堆疊之第二端則耦合於第一電晶體之第二 極/沒極區；及 一第二磁性堆疊，具有一第一端及一第二端，第二 性，疊之第-端係輕合於第二電晶體之第？源極/沒極 ，第二磁性堆疊之第二端則耦合於第二電晶體之第二 極/汲極區。 12·如申請專利範圍第】丨項之磁性隨機存取記憶體半導體 區 源 置，進一步包含： 裝 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公 526610 申請專利範圍 :第-字元線’係耦合於第—電晶體之閘極； -第二字元線’係耦合於第二電晶體之閘極；及 13 線’係耗合於第一電晶體之第一源極"及極區。 月專利乾圍第12項之磁性隨機存取記憶體半導體裝 置，進一步包含： # 一第- ^^ ’具有-閘極、-第-源極/汲極區及一 f二源極/汲極區’第三電晶體之源極"及極區係耗合於 電晶體之第二源極遠極區，第三電晶體之閘極則叙 合於一第三字元線； …一第四電晶體’具有-閘極、-第—源極/汲極區及- =一源極/汲極區’第四電晶體之源極/汲極區係耦合於 :三電晶體之第二源極/沒極區’第四電晶體之閘極則輕 合於一第四字元線； 一田弟二磁性堆疊，具有―第_端及―第二端，第三磁 性，豐之S-端_合於第三電晶體之第_源極/及極區 第一磁性堆豐之第二端則耦合於第三電晶體之 極/汲極區； '第四磁性堆疊，具有一第一端及一第二端，第四磁 性堆$之第一端係耦合於第四電晶體之第一源極/汲極區 ，第四磁性堆疊之第二端則耦合於第四電晶體之第二源 極/汲極區；及 “、 一接地即點，係耦合於第四電晶體之第二源極/汲極 區。 1 4.如申Μ專利範圍第1 3項之磁性隨機存取記憶體半導體裝 -17- 本紙張尺度適财國國家樣準(CNS) Α4規&21〇><297公董) 526610 A8 B8 C8

   置，進一步包含一選擇開關，係耦合於位元線與第一命 晶體之第一源極/汲極區之間。 电 1 5 . 士申巧專利範圍第1 3項之磁性隨機存取記憶體半導體妒 置，進一步包含一選擇開關，係耦合於接地節點與第四 電晶體之第二源極/汲極區之間。 1 6 · 士申#專利範圍第1 3項之磁性隨機存取記憶體半導體 裝置，其中第一、第二、第三及第四電晶體包含耗盡 裝置。 ^ 17·如申請專利範圍第16項之磁性隨機存取記憶體半導體裝 置，其中各磁性堆疊包括一穿隧結合，其中穿隧結合並 非直接耦合於字元線或位元線。 ” 1 8 . —種製造一磁性隨機存取記憶體（MRAM)半導體裝置之 方法，包含： 提供一半導體基板；及 製成複數磁性記憶體儲存單元於基板上，各儲存單元 包括一第一端及一第二端，其中儲存單元係彼此耦合串 聯，使其中一儲存單元之一第一端耦合於其中一相鄰儲 存單元之一第二端。 19·如申請專利範圍第18項之方法，進一步包含耦合一 节日日 脱並聯於各磁性記憶體儲存單元，電晶體係彼此耦合串 聯。 20.如申請專利範圍第19項之方法，其令耦合一電晶體於各 磁性記憶體儲存單元包含耦合一耗盡裝置於各磁性記情 體健存單元。 -18-

   526610 A B c D 六、申請專利範圍 2 1 .如申請專利範圍第1 8項之方法，進一步包含設置字元線 、位元線及數位線鄰近於磁性記憶體儲存單元，其中字 元線、位元線及數位線並非直接耦合於磁性記憶體儲存 單元。 22 .如申請專利範圍第1 8項之方法，進一步包含耦合各磁性 記憶體儲存單元於一單一主動區。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）