TW525285B - A tailored barrier layer which provides improved copper interconnect electromigration resistance - Google Patents
A tailored barrier layer which provides improved copper interconnect electromigration resistance Download PDFInfo
- Publication number
- TW525285B TW525285B TW087116315A TW87116315A TW525285B TW 525285 B TW525285 B TW 525285B TW 087116315 A TW087116315 A TW 087116315A TW 87116315 A TW87116315 A TW 87116315A TW 525285 B TW525285 B TW 525285B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- copper
- angstroms
- tanx
- deposited
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
經濟部中央標準局員工消費合作社印製 525285 A7 ----------—_ —____ 五、發明説明( ) --
Science) 91 (1 995)1 39_146, 一文中加以敘述。 另一種競爭性的技術則涉及銅層的圖案化蝕刻。於此 技術中,典型的方法將包括蝕刻位於所需基材上的銅層 (通常在該基材面上有具阻障層的介電材料);於該銅層上 施加具有圖案化的硬罩或光阻;使用濕式或乾式蝕刻技 術來圖案化蚀刻該銅層;且於圖案化銅層的表面上沉積 一層介電材料,以提供含有不同積體電路之導線及接點的 隔離。 銅常’銅層可藉由此技術所習知的噴濺技術施用。銅 的噴濺可提供較蒸發或CVD(化學氣相沉積)更高的沉積率 且提供較CVD更純的銅膜。 當積體電路内連線結構中係使用銅作為形成導線及 接點的材料時,已知道銅會迅速地擴散到鄰近二氧化矽及 矽層且需要被封住(encapsulated)。Gang Bai等人於’’銅内 連線沉積技術及積體化(copper Interconnection deposition Techniques and Integration)”,1996 Symposium on VLSI Technology, Digests of Technical Papers (0-7803-3342-x/96,IEEE),一文中描述與銅使用時Ta,TiN,W及Mo 作為阻障層的有效性。他們的結論為於銅沉積後以 UHV(超高真空)來煉合之Ta可提供最佳的阻障層。噴濺的 銅似乎較CVD的銅及電鍍銅更佳,不過在該文發表時並 無電鍍銅之數據。
Guangulee等人於1982年二月9日核准之美國專利弟 4,3 1 9,264號,其標題為,,固態裝置之鎳-金-鎳導體 ___第 6貫___—__ 本紙張尺度適用中國國家標準(CNS ) Λ4規格(21〇x297公釐) (請先閱讀背面之注意事項再填寫本頁)
525285 A7 B7 五、發明説明() 約2(TC至約50(TC來沉積。然而,離子沉積濺鍍技術也可 用來沉積此層。 銅層係以適於該裝置需求之所需厚度來沉積。銅層可 以此技藝所習知之任何較佳技術來沉積。較佳地整個銅層 或至少銅的”種子層"係使用物理氣相沉積技術(相對於 C V D)如濺鍍或4發來沉積。由於銅的結晶向位對於沉積溫 度很敏感,所以不論在沉積期間或後續煉合處理期間銅的 最高溫度不能高於約500°c是很重要的。較佳地,最高溫 度為約300°C。 圖式間早說明 · 弟1圖為可用來沉積本發明阻障層的賤鍵室的示意係橫截 視圖。 第2圖為與Ta層厚度呈函數關係之TaNx/Ta阻障層之銅 { Π 1}結晶向位的圖式,其中TaNx層的厚度維持在 約5 0 0埃恆定。 (請先閱讀背面之注意事項再填寫本頁) 訂 •IIP· 經濟部中央標準局員工消費合作社印製 圖號對照說明: 100 濺射設備 110 濺射靶(標靶陰極) 112 背面 114 正面 116 半導體工件(基材) 118 平台 117 真空室 本紙張尺度適用中國國家標準(CNS ) A4規格(210x:297公釐) 525285 、發明説明( 、術語”銅”包括典型用於半導體產業之銅合金。在此 述的較佳具體例為包含約98重量%銅之銅合金。 術語”元件”係指接點,貫穿孔,渠溝及其它於基材表 面的形面上製成的其它結構。 術語”内連線,,通常係指半導體導電裝置内的導電处 構。對於本發明專利中請案的目的而言,呈”接點貫穿孔^, 或”貫穿孔”(其具有例如車交渠溝的導線更高的^ t比值)形 式的電接點與形成内連線的其它導電結構是不同的。 術語”離子沉積濺鍍,,及術語,,反應性離子金屬電漿 (IMP)”係指使用特殊技術的濺鍍沉積,其中高密度,電感 偶合之RF電漿被置於濺鍍陰極及支持基材電極間,藉此 至少一部份噴濺出的釋放物在到達基材表面時係成離子 形式。通常1 0%或更多噴濺出的釋放物在到達基材表面時 係成離子形式。 經濟部中央標準局員工消費合作社印製 術語”傳統濺鍍”係指一種在基材表面形成膜層的方 法,其中標靶被噴濺且由標靶濺射出的材料通過標靶及基 材間且在基材上形成一層薄膜,其並沒有提供裝置在從標 革巴噴錢出的標把材料到達基材前將一實質部份從標靶喷 濺出的標靶材料予以離子化。一種用來提供傳統濺鍍的裝 置揭示於美國專利第5,320,728號,該揭示併此以為參 考。於此種傳統的濺鍍設計中,離子化標靶材料的比例為 少於1 0%,更常為少於從標靶喷濺出材料的1 %。 術語"XRD(X光繞射)"係指一種常用來測定結晶向位 的技術’其中在特殊波長範圍之輻射通過欲定特性之材 本紙張又度適用中國國家標準(CNS ) Λ4規格(210x297公麓) 525285 五 經濟部中央標準局員工消費合作社印製 A7 B7 '發明説明( 料’且測量輻射通過該材料時所引起的輻射繞射的情形。 然後繪成一個顯示繞射圖案的圖樣,且基於此圖樣來計算 結晶向位。 ”傳統減:鍍”之含氮化姮薄膜或膜層係以如氬之惰氣 來形成電漿結合氮氣而接觸妲標靶來沉積於基材上。一部 份從標靶濺射出的姮與經電漿激發之氮氣反應來產生氮 化妲,且此氣相混合物與基材相接觸而在基材上形成一膜 層。 II.施行本發明之裝置 一種可以施行本發明方法的處理系統為應用材料公 司(Santa Clara,California) Endura®整合處理系統。此處理 系統在圖式中並未特別的顯示。不過,此系統一般已為半 導體加工產業所習知其示於且述於美國專利第5,1 8 6 7 1 $ 號及5,236,868號’其揭示併此以為參考。一種可用於开3 成本發明光滑表面之TaNx/Ta阻障層的典型賤鍍裝置的示 意圖係示於第1圖。濺鍍裝置1〇〇包括具有兩個主要面之 濺射標靶110,熱可從背面112移除,且正面114為賤錢 面。被噴濺的材料被沉積在支撐於平台丨丨8的半導體工件 1 1 6之表面上。在工件1 1 6及標靶1 1 〇間的空間可藉由移 動平台Π 8來調整。濺射標靶(陰極)丨丨〇以程度高達約 24kW的能量來運作。一種通常從如氬之惰氣產生的離子 化氣體被用來撞擊濺射標靶1 1 0以噴濺出金屬原子而沉積 於工件1 16上。惰氣透過未示於第1圖之開口在接近標乾 — 第 13*M* 私紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) (請先閱讀背面之注意事項再填寫本頁)
525285 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明( 112處進入真空室117。額外的氣體可從工件支撐平台HR 的表面進入該真空室,該平台在其表面具有開孔(未示出) 用以讓熱陳遞企體流動於工件1 1 6與支撐平台丨丨8之間。 該等氣體經由一在該真空室11 7的一開孔(未示出)而被抽 出,該開孔連接至一連接至一真空泵(未示出)的導管(未示 出)。真空室1 1 7可所涉及之依特定的處理所需而在〇丨Mt 至60Mt的壓力範圍内操作。 III.實施本發明的一個古法 例一:形成一 TaNx/Ta阻障層 為了要形成一 TaNx/Ta阻障層結構,一赵標|巴陰極 1 1 〇被使用,及一直流電壓源被供應給該陰極在〇 · 5 k w至 8kW的範圍内。介於標靶陰極1 1 〇至工件丨丨6之間的距離 約為200-300mm。在TaNx第一層的形成期間,供應至真 空室1 1 7的氬氣約有1 5sccm是送至基材支撐平台118及 約7sCCm是送至標靶附近之開孔。氮氣亦被送至該真空室 1 1 7之標靶陰極丨丨〇的附近。氮氣的供給速率依被供應的 直流電源而在2至20sccm的範圍之内,當直流電源增加 時,氮氣的供應速率亦隨之增加。當直流電源被設定在 4Kw及氮氣流率被設定在I4sccm時,所產生的τ&Νχ為包 含約40原子百分比氮之TaN〇.7。 該基材1 16為一 200mm直徑之矽晶圓,在其表面上 具有一層二氧化矽介電層。該基材被置於與標乾陰極ιι〇 相距約1 0英忖(2 5 c m)的位置處。在真空室1 1 7中之操作 (請先閱讀背面之注意事項再填寫本頁)
525285 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 壓力為1.7mT,及該矽晶圓的基材溫度約為25〇c。在這些 條件下’一約500埃厚的TaN層約在一分鐘内被形成。 在形成孩TaN層之後,氮氣被關閉,供應給該標靶陰 極之電源從4Kw被降至约lkw,而氬氣的供應則被維持。 在真空室内的壓力被保持在l.7mT,及基材的溫度被保持 在25 C。在延些條件之下,一約6〇埃厚的钽層約在1 〇 秒鐘内形成於該T a N層之上。 在第2圖中的資料是有關於依照上述方法所產生的 TaN/Ta阻障層,妞的沉積時間會隨著所需要之鈕層的厚度 而增加。 例二:銅導電層的形成 覆蓋在孩TaN阻障層之上之銅層是使用與形成TaN 阻障層相同之上述的設備。標靶陰極u 〇為銅。在覆蓋的 銅層的形成期間’供應至真空室U7的氬氣約有l5sccm 疋送至基材支撐平台1 18及約9〇sccm是送至標靶陰極n〇 附近之開孔其上表面具有一層备層之該基材被置於距離 該標靶陰極^約10英吋(25cm)的位置處。在真空室Π7 中之杈作壓力為l.〇mT,及該基材溫度約為15(rc。在這 些條件下,一約1000埃厚的鋼層約在-分鐘内被形成。 參—般之TaNx/Ta/Cu結構的形成,使用最小厚度 的鋰層疋較佳的’因為對於平坦化及成像而言,較平的結 構疋教佳的,且從工件的表面上去除過多的妲是困難的。 當化學機械研磨被用來去除在基材表面上介於特徵 (feature)(被稱 < 為”場域")之間的材料時,妲的去除率遠低 本紙張尺度適用中國----- (請先閱讀背面之注意事項再填寫本頁) 衣 _ -鲁- 525285 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 於鋼的去除率。其結果為,為了要確保銅及TaNx/Ta從場 域上被%全去除’銅可能會被過度研磨,在接點的區域中 產生一 ’’盤子效應"(dishing effect),銅在該處從接點上被 去除至低於該基材/工件的表面之下的程度。此外,在基材 的處理時間上亦造成時間成本。 备層之最小厚度是由該層所需要之特徵的性能來決 定的。該層必需夠厚用以提供妞{002}結晶向位,其讓該 赵表面能夠被銅輕易地弄濕及輕易地沉積一具有高{ 1 1 i } 結晶向位的銅層。雖然將一沉積的銅層從—备表面去漏化 /去層疊(dewet/delaminate)所需的溫度高於從一 TaNx表面 去濕化/去層疊(dewet/delaminate)所需的溫度,但在某些 例子中銅去層疊是一個問題。典型地,銅層是在3〇〇°c -500 C的溫度範圍内被沉積的(或一銅種子層是在較低的溫度 被沉積,但額外的銅是在此範圍内被沉積且被退火),該 銅層的去層疊是極有可能的。當銅被沉積以作為平的内連 線時,其濕化的要件就不像當銅被沉積來填充一具有高的 高寬比(即,深度大於寬度)之接點孔時一樣重要。 當Ie層的厚度增加時,該纽層被形成於其上之銅層所 濕化可獲得改善。當纽層的厚度增加時,銅{ 1 1 1 }結晶含 量亦會隨之增加。钽層厚度的限制是由裝置特徵的尺吋來 界定。如果TaNx或該Ta層過厚的話,則該導電的特徵 (feature)之整體的阻值會提高。如過這些層太薄的話,則 該阻障層就不足以防止擴散;如果該Ta層太薄的話,則 該銅{1 1 1 }結晶含量會不足以提供所需要之電子漂移的阻 ---------S-UBJE__ _ 本紙張又度適用中國國家標準(CNS ) Λ4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
525285 Α7 Β7 五、發明説明() 力。 通常,銅{1 11}結晶含量在銅被直接施用於一 TaNx層 上時會因為該層之非晶系結構成份的關係而較貧乏。再 者,使用除了噴濺之外的方式被施用之銅(如用CVD施加 銅)會獲得無法令人接受之低銅{1 1 1 }結晶含量,因銅層本 身具有一較高的雜質。在TaNx層上使用一妲層對於一高 銅{ Π 1}結晶含量的生長而言可產生一可接受的表面。在 利用其它的方法,如CVD,施加整個銅接點之前,在該短 層的表面上沉積一銅種子層可提供銅生長一開始的矩 陣,因為某些CVD先驅物及電鍍需要一導電基材以供銅 沉積處理來進行。再者,該銅種子層可促進銅{丨丨丨丨結晶 含量的增加。 IXi TaNx/Ta阻陸層的姑辑乃 盖對銅{111丨結晶含量的影響 第2圖顯示一銅層之{1 1 1}結晶含量(由X所測量) 之線圖200,其為丁aNx/Ta阻障層之Ta層的厚度的函數。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 詳吕之’經過檢驗之不同的試樣(使用上述方所所製 備)是在刻度上表示為標記2 0 7。材料層是使用標準,傳統 的噴歲技術來沉積的。在所有的例子中,鋼層為1 〇 〇 〇埃 厚。在所有的例子中,除了標記為206的資料點之外,TaNx 底層為500埃厚。標記為206之資料點代表一 5〇〇埃厚之 只有Ta的阻障層。標記為2〇8之資料點代表一 5〇〇埃厚 之只有TaNx的阻障層。標記為2丨〇的資料點代表丁⑽以丁… I紙張尺iiiTi國家標準(CNS) A4規格^ 525285 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 結構,其中覆蓋其上之Ta層為57埃厚。標記為212的資 料點代表TaNx/Ta結構,其中覆蓋其上之Ta層為1 14埃 厚。標記為214的資料點代表TaNx/Ta結構,其中覆蓋其 上之Ta層為170埃厚。標記為216的資料點代表TaNx/Ta 結構,其中覆蓋其上之Ta層為227埃厚。標記為218的 資料點代表TaNx/Ta結構,其中覆蓋其上之Ta層為456 埃厚。 這些試樣之XRD掃描是使用標準的0 _2 0技術來進 行,在銅{1 1 1}強度峰值底下的相對標準化的面積是在刻 度上被標記為203。曲線202代表先所述試樣之銅 {1 1 1 } CP S (每秒計數)底下之經標準化的面積,其中Ta層 厚度從該曲線的資料點2 1 0開始由左邊朝右邊增加。一代 表銅{1 1 1 }存在數量之第二測量是被提供在搖擺的曲線資 料上其在刻度上標計記為205。該資料代表在0被測量之 銅{1 1 1 }FWHM。 在該搖擺曲線測量技術中,該樣本在轉動及偵測器亦 在轉動。該CPS測量是在一設定的角度下測量的,然後 CPS被稍微轉動以進行一新的CPS測量。該CPS之一測 里角度增加的圖被畫出用以產生在增加的角度被測量之 特定的結晶向位上之數量的分佈曲線。 FWHM =全寬度最大值的一半^ FWHM是藉由測量在 該曲線上的一個位置之該曲線的寬度,其代表該曲線最大 兩度值的一半。該FWHM是以角度來表示且代表該曲線在 其最大高度的一半處跨過寬度的角度數目。一較寬的曲線 ____ 第18頁 本紙張尺度適用中國國家標準(CNS ) 格(210X297公釐) 一~' *-- (請先閱讀背面之注意事項再填寫本頁) . 、1Τ 525285
、發明説明( 經濟部中央標準局員工消費合作社印製 (=胃度上較高的數目)跨越較大的角度數目,表示有興趣 、〜卵向杬的汛號不會是一強訊號且存在較少的銅{ 111 } 、’"阳向k。—窄的曲線(在刻度上較低的數目),跨越有限 的角度數目,為一強的訊號,表示有較多數量的結晶向位 存在曲線204顯示前述試樣的FWHM,Ta層的厚度從 曲線的資料點2〇〇開始從左向右增加。 在曲線202上的資料點206表示具有5〇〇埃厚之在 1 0 0 0埃厚被噴濺的銅層底下之T a層的試樣在該銅{111} 強度峰值底下經過標準化的面積。曲線2〇2很明顯的顯 不,鋼{1 1 1}結晶向位的數量相當的高。然而,如先前所 述的’ 一純的Ta層在防止銅擴散進入底下的二氧化矽介 電層中的功能上並無法提供與TaNx/Ta阻障層結構相同的 擴散阻障效果。 在曲線202上的資料點208表示具有500埃厚之在 1 000埃厚被噴濺的銅層底下之TaN層的試樣在該銅{丨丨1} 強度導值底下經過標準化的面積。雖然TaN層提供較佳的 擴散阻障效果,但銅{丨丨丨}的數量則是最少。在曲線2〇2 上之資料點210至216表示具有5 00埃厚之TaN層的試樣 在該銅{1 1 1}強度峰值底下經過標準化的面積,其中一覆 蓋在其上的T a層隨著資料點的數字增加其厚度亦隨著增 加,所有這些資料點都有一 1 000埃厚的鋼層被施加於該 TaNx/Ta阻障層之上。資料點210之500埃厚TaNx/57埃 厚Ta阻障層所提供之在銅{111}峰值底下的面積比5〇〇埃 厚的Ta層所提供者少1 0%。此減少在電子遷移性能上之 第19頁 本紙張尺度適用中國國家標準( CNS ) A4規格(210 X 297公釐) '' 一~ (請先閱讀背面之注意事項再填寫本頁) .
、1T 525285 五、發明説明( 確實的影響尚未被確定;然而,其對於裝置的性能上被認 為不會有顯著的影響。 在曲線202上代表500埃厚TaNx/17〇埃厚Ta阻障層 之資料點214其在銅{111}峰值底下的面積等於純的 層。令人驚訝的是,在介於具有5〇〇埃厚TaNx/227埃厚 Ta阻障層的資料點216與具有5〇〇埃厚TaNx/456埃厚以 阻障層的資料點218之間的某些點處銅{111}結晶含量顯 著的增加,增加至比純的Ta層的含量多約2〇%的值。對 於上述相同的试樣而言,顯示於曲線204上之FWHM資料 確認由在銅{ 1 1 1 }強度峰值底下之經標準化面積所顯示的 趨勢。例如,在曲線204上的資料點216之後的一較低的 F W Η Μ顯示銅{1 1 1 }結晶向位數量的增加。 根據此揭示,熟悉此技藝者可提供一種阻障層其可防 止沉積在阻障層上之銅層的擴散,並能夠形成一具有高銅 {1 1 1}含量之銅層。 上述的較佳實施例並非是要限制本發明的範圍,因為 熟悉此技藝者可根據以上的揭示將此等實施例擴大至對 應於由以下的申請專利範圍所界定的範圍中。 — — — ^-----tl衣 — I (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部中央標準局員工消費合作社印製 第20頁
Claims (1)
- 525285 、申請專利範圍 A8 B8 C8 D8•^種與一導電層」二起阻障層,該阻障層具有一特 定的結構,其至少包含: a) TaNx的第一層,其具有一範圍在大於1〇埃至 约1000埃之厚度;及 b) — Ta的第二層,其覆蓋在第一層上並具有一範圍 在20埃至500埃的厚度。 2 ·如申请專利範圍第1項所述之阻障層,其中該導電層為 鋼〇 ........%: (請先閲讀背面之注意事項再填寫本頁) 3 ·如申請專利範圍第1項所述之阻障層,其中蝴,一 ㈡_ 被用在内連線結構中,及其中該TaNx層的厚度是在5〇 埃至1000埃的範圍内及該Ta層的厚度是在20埃至500 埃的範圍内。 4 ·如申請專利範圍第1項所述之阻障層,其中該阻障層是 被用在接點孔(via)結構中,及其中該TaNx層的厚度是 在10埃至300埃的範圍内及該Ta層的厚度是在20埃 至300埃的範圍内。 訂 着 經濟部智慧財產局員工消費合作社印製 5 ·如申請專利範圍第2或3或4項所述之阻障層,其中X 的範圍是從0.1至1.5。 6. —種銅内連線結構,其至少包含申請專利範園第2項所 第21頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 525285 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 述之阻障層及一覆蓋的銅層,其中該覆蓋的銅層之銅 {111}結晶含I至少是使用一純的Ta阻障層所能獲得之 銅{111}結晶含量的70%,其中該純的Ta阻障層的厚度 為500埃。 ^一種銅接點孔(via),其至少包含申請專利範圍第2項所 述之阻障層及一銅填料層,其中該銅填料層之銅{111} 結晶含量至少是使用一純的Ta阻障層所能獲得之銅 {111}結晶含量的70%,其中該純的Ta阻障層的厚度為 250 埃。 8·—種製造與一導電層一起使用之阻障層的方法,該方法 至少包含以下的步騾: a) 沉積一 TaNx的第一層,其具有一範圍在大於10 埃至約1000埃之厚度;及 b) 沉積一 Ta的第二層,其覆蓋在第一層上並具有一 範圍在20埃至500埃的厚度。 9 ·如申請專利範圍第8項所述之方法,其中該導電層的 銅。 10.如申請專利範圍第8項所述之方法,其中該TaNx的第 一層是被沉積在一基材上,該基材的溫度是在25 °C至 500°C的範圍之間。 第22頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本買) ABCD 525285 六、申請專利範圍 11 ·如申請專利範圍第8項所述之方法,其中該T a的第二 (請先閲讀背面之注意事項再填寫本頁) 層是被沉積在一基材上,該基材的溫度是在25 °C至500 °C的範圍之間。 12·如申請專利範圍第8項所述之方法,其中該阻障層是被 用在内連線結構中,及其中該TaNx層的厚度是在5〇埃 至1〇〇〇埃的範園内及該Ta層的厚度是在2〇埃至500 埃的範圍内。 1 3.如申清專利範圍第8項所述之方法,其中該阻障層是被 用在接點孔(via)結構中,及其中該TaNx層的厚度是在 10埃至300埃的範圍内及該Ta層的厚度是在20埃至 3 00埃的範圍内。 1 4 ·如申請專利範圍第8或1 2或1 3項所述之方法,其中X 的範圍是從0 · 1~至1.5。 經濟部智慧財產局員工消費合作社印製 15.如申請專利範圍第8項所述之方法,其中該Ta層的至 少一部分是使用一傳統的,標準的濺鍍技術沉積的。 1 6 ·如申請專利範圍第i 2項所述之方法,其中該Ta層的 至少一部分是使用一傳統的,標準的濺鍍技術沉積的。 第23頁 本紙張尺度適用中國國家標準(CNS)A4規格(2ι〇Χ297公爱) 525285六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 i 7.如申請專利範圍第8項所述之方法,其中該TaNx層的 至少一部分是使用一傳統的,標準的濺鍍技術沉積的。 18.如申請專利範圍第8項所述之方法’其中該Ta層的至 少一部分是使用離子沉積濺鍍技術沉積的。 1 9.如申請專利範圍第1 3項所述之方法’其中該Ta層的 至少一部分是使用離子沉積濺鍍技術沉積的。 20.如申請專利範圍第8項所述之方法,其中該TaNx層的 至少一部分是使用離子沉積濺鍍技術沉積的#。 2 1. —種製造銅内連線結構的方法,該銅内連線結構至少包 含申請專利範圍第1項所述之阻障層及一覆蓋的銅層, 其中該覆蓋的銅層之銅{111}結晶含量至少是使用一純 的T a阻障層所能獲得之銅{111}結晶含量的7 〇 %,其中 該純的Ta阻障層的厚度為500埃’該方法至少包含以 下的步驟: a) 沉積一 TaNx的第一層,其具有一範圍在大於50 埃至約1000埃之厚度; b) 在該TaNx的第一層的表面上沉積一 Ta的第二 層,其具有一範圍在20埃至500埃的厚度;及 c) 在該Ta的第二層的表面上沉積一銅的第三層,其 中該銅的第三層的至少一部分是使用物理氣相沉積技 第24頁 本紙張尺度適用中國國家標準(cns)a4規格(2ΐ〇χ297公釐) .................訂—..... (請先閲讀背面之注意事項再填寫本頁) 525285 ABCD 、申請專利範圍 術沉積的,Μ中該#1的第三層力沉積於其上之基材的 溫度係小於500°c。 (請先閲讀背面之注意事項再填寫本頁) 22. 如申請專利範圍第21項所述之方法,纟中該銅内連線 結構是在小於約5 0 0 °C的溫度下退火。 23. —種製造含銅的接點孔(via)結構的方法,該含銅的接 點孔結構至少包含申請專利範園第丨項所述之阻障層及 一覆蓋的銅層,其中該覆蓋的鋼層之銅{丨丨丨}結晶含量 至少是使用一純的Ta阻障層所能獲得之銅{1丨1}結晶含 量的70% ’其中該純的Ta阻障層的厚度為5〇〇埃,該 方法至少包含以下的步驟: a) 沉積一 TaNx的第一層,其具有一範圍在大於1〇 埃至約300埃之厚度; b) 在該TaNx的第一層的表面上沉積一 Ta的第二 層,其具有一範圍在5埃至3 00埃的厚度;及 經濟部智慧財產局員工消費合作社印製 c) 在該Ta的第二層的表面上沉積一銅的第三層,其 中該銅的第三層的至少一部分是使用物理氣相沉積技 術沉積的,及其中該銅的第三層所沉積於其上之基材的 溫度係小於500。(:。 24. 如申請專利範圍第23項所述之方法,其中該含銅的接 點孔結構是在小於約500°C的溫度下退火。 第25頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ABCD 525285 六、申請專利範圍 2 5 ·如申请專利範圍第2 3項所述之方法,其中該接點孔結 構是在小於500°C的溫對下退火。 (請先閲讀背面之注意事項再填寫本頁) 26·如申請專利範圍第25項所述之方法,其中該結構是在 小於500°C的溫對下退火。 2 7. —種製造含銅接點結構的方法,該含鋼接點結構至少包 含申請專利範圍第1項所述之阻障層及一覆蓋的銅層, 其中該覆蓋的銅層之銅{1 1 1 }結晶含量至少是使用一純 的Ta阻障層所能獲得之銅{1 11}結晶含量的7〇%,其中 該純的Ta阻障層的厚度為500埃,該方法至少包含以 下的步驟:. a) 沉積一 TaNx的第一層’其具有—範圍在大於1〇 埃至約300埃之厚度; b) 在該TaNx的第一層的表面上沉積一 Ta的第二 層,其具有一範圍在5埃至3 00埃的厚度;及 經濟部智慧財產局員工消費合作社印製 c) 在該Ta的第二層的表面上沉積一鋼的第三層,其 中該銅的第三層的至少一部分是使用物理氣相沉積技 術沉積的,及其中該銅的第三層所沉積於其上之基材的 溫度係小於500°C, 其中該第一層,或第二層,或第三層,或其組合, 的至少一部分是使用離子沉積賤鍍技術沉積的。 第26頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 525285TaN/Ta(456A)/Cu^·私 Tazx/Ta 鰣 ^h-^— (rcsx^D 200 ^Ja/Cu - 206 丁aN/Cu 皱 210 ' to TaN/Ta(57A)/Cu- m 212 TaN/Ta(114A)/Cu- 214 \ TaN/Ta(170A)/Cu- 216、 TaN/Ta(227A)/Cu*· FWHMin ο Θ 12\ 205218 ^
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/995,108 US6887353B1 (en) | 1997-12-19 | 1997-12-19 | Tailored barrier layer which provides improved copper interconnect electromigration resistance |
Publications (1)
Publication Number | Publication Date |
---|---|
TW525285B true TW525285B (en) | 2003-03-21 |
Family
ID=25541403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087116315A TW525285B (en) | 1997-12-19 | 1998-09-30 | A tailored barrier layer which provides improved copper interconnect electromigration resistance |
Country Status (6)
Country | Link |
---|---|
US (1) | US6887353B1 (zh) |
EP (1) | EP1042806A1 (zh) |
JP (1) | JP4949551B2 (zh) |
KR (1) | KR20010033174A (zh) |
TW (1) | TW525285B (zh) |
WO (1) | WO1999033110A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19922557B4 (de) * | 1999-05-17 | 2004-11-04 | Infineon Technologies Ag | Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere |
US6413858B1 (en) | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
US6508919B1 (en) * | 2000-11-28 | 2003-01-21 | Tokyo Electron Limited | Optimized liners for dual damascene metal wiring |
US6429524B1 (en) * | 2001-05-11 | 2002-08-06 | International Business Machines Corporation | Ultra-thin tantalum nitride copper interconnect barrier |
JP2002343859A (ja) * | 2001-05-15 | 2002-11-29 | Mitsubishi Electric Corp | 配線間の接続構造及びその製造方法 |
TW518680B (en) * | 2001-06-13 | 2003-01-21 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for fabricating the same |
KR100744669B1 (ko) * | 2001-06-28 | 2007-08-02 | 주식회사 하이닉스반도체 | 구리를 사용한 대머신 금속배선 형성 방법 |
US7001841B2 (en) * | 2002-08-26 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Production method of semiconductor device |
CN1317745C (zh) * | 2003-06-13 | 2007-05-23 | 联华电子股份有限公司 | 形成阻障层的方法与结构 |
KR100606245B1 (ko) * | 2004-03-23 | 2006-07-28 | 학교법인 국민학원 | Ti 접착층을 이용한 TFT-LCD의 건식 식각 배선 형성방법 |
US20090203197A1 (en) * | 2008-02-08 | 2009-08-13 | Hiroji Hanawa | Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition |
CN104103573B (zh) * | 2013-04-02 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US9837350B2 (en) | 2016-04-12 | 2017-12-05 | International Business Machines Corporation | Semiconductor interconnect structure with double conductors |
CN113871344A (zh) * | 2020-06-30 | 2021-12-31 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的形成方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4319264A (en) | 1979-12-17 | 1982-03-09 | International Business Machines Corporation | Nickel-gold-nickel conductors for solid state devices |
JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
US5186718A (en) | 1989-05-19 | 1993-02-16 | Applied Materials, Inc. | Staged-vacuum wafer processing system and method |
US5320728A (en) | 1990-03-30 | 1994-06-14 | Applied Materials, Inc. | Planar magnetron sputtering source producing improved coating thickness uniformity, step coverage and step coverage uniformity |
US5236868A (en) | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
JPH0819516B2 (ja) * | 1990-10-26 | 1996-02-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 薄膜状のアルファTaを形成するための方法および構造 |
US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
JP2905032B2 (ja) | 1992-05-12 | 1999-06-14 | シャープ株式会社 | 金属配線の製造方法 |
EP0583876B1 (en) * | 1992-07-27 | 1999-02-17 | STMicroelectronics, Inc. | Planar contact with a void |
JPH06140400A (ja) * | 1992-10-27 | 1994-05-20 | Kawasaki Steel Corp | 集積回路装置 |
US5391517A (en) * | 1993-09-13 | 1995-02-21 | Motorola Inc. | Process for forming copper interconnect structure |
JPH07176531A (ja) * | 1993-12-21 | 1995-07-14 | Sony Corp | 配線構造、及び配線構造の形成方法 |
JP2701730B2 (ja) * | 1994-02-24 | 1998-01-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
EP0751566A3 (en) | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
US5676587A (en) | 1995-12-06 | 1997-10-14 | International Business Machines Corporation | Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride |
KR100205301B1 (ko) * | 1995-12-26 | 1999-07-01 | 구본준 | 금속배선구조 및 형성방법 |
JPH09293720A (ja) * | 1996-04-26 | 1997-11-11 | Sony Corp | 半導体装置およびその製造方法 |
JPH09306912A (ja) * | 1996-05-15 | 1997-11-28 | Oki Electric Ind Co Ltd | 半導体素子の配線形成方法 |
US5707498A (en) * | 1996-07-12 | 1998-01-13 | Applied Materials, Inc. | Avoiding contamination from induction coil in ionized sputtering |
US6139699A (en) * | 1997-05-27 | 2000-10-31 | Applied Materials, Inc. | Sputtering methods for depositing stress tunable tantalum and tantalum nitride films |
-
1997
- 1997-12-19 US US08/995,108 patent/US6887353B1/en not_active Expired - Lifetime
-
1998
- 1998-09-30 TW TW087116315A patent/TW525285B/zh not_active IP Right Cessation
- 1998-11-02 KR KR1020007006556A patent/KR20010033174A/ko not_active Application Discontinuation
- 1998-11-02 EP EP98956499A patent/EP1042806A1/en not_active Withdrawn
- 1998-11-02 JP JP2000525925A patent/JP4949551B2/ja not_active Expired - Lifetime
- 1998-11-02 WO PCT/US1998/023355 patent/WO1999033110A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20010033174A (ko) | 2001-04-25 |
US6887353B1 (en) | 2005-05-03 |
EP1042806A1 (en) | 2000-10-11 |
JP2002524837A (ja) | 2002-08-06 |
JP4949551B2 (ja) | 2012-06-13 |
WO1999033110A1 (en) | 1999-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW525285B (en) | A tailored barrier layer which provides improved copper interconnect electromigration resistance | |
US5925225A (en) | Method of producing smooth titanium nitride films having low resistivity | |
US5882399A (en) | Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect | |
KR100522899B1 (ko) | 배리어층,배리어층을포함하는구조체및구조체제조방법 | |
US20060251872A1 (en) | Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof | |
TW301031B (zh) | ||
TWI260740B (en) | Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same | |
TWI223873B (en) | Nitrogen-containing tantalum films | |
JP3373320B2 (ja) | 銅配線製造方法 | |
TWI294918B (en) | Depositing a tantalum film | |
Wong et al. | Barriers for copper interconnections | |
US6383915B1 (en) | Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect | |
Zhao et al. | Effects of Ag addition on the resistivity, texture and surface morphology of Cu metallization | |
JP4230713B2 (ja) | 電子部品及びその製造方法 | |
Parmeter et al. | Characterization of thin copper films grown via chemical vapor deposition using liquid coinjection of trimethylvinylsilane and (hexafluoroacetylacetonate) Cu (trimethylvinylsilane) | |
JP3346794B2 (ja) | 半導体装置及びその形成方法 | |
Wang et al. | Thermal performance of sputtered Cu films containing insoluble Zr and Cr for advanced barrierless Cu metallization | |
Amster et al. | Study of Nucleation of Electroless Cu Deposition on Pd | |
Gazula | Study of Tantalum nitride diffusion barrier films for coppper interconnect technology | |
Lee et al. | Effects of Si addition and heating Ar on the electromigration performance of Al-alloy interconnects | |
JP2752961B2 (ja) | 堆積膜形成法 | |
Lee et al. | Integrated CVD-PVD Al Plug Process for Sub-Quarter Micron Devices: Effects of Underlayer on the Via Filling and the Microstructure of the Al Film | |
JP2008311315A (ja) | 半導体装置の製造方法 | |
JP2721021B2 (ja) | 堆積膜形成法 | |
Schmidbauer et al. | Novel metallization scheme using nitrogen passivated Ti liner for AlCu-based metallization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |