JPH09293720A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09293720A JPH09293720A JP13067796A JP13067796A JPH09293720A JP H09293720 A JPH09293720 A JP H09293720A JP 13067796 A JP13067796 A JP 13067796A JP 13067796 A JP13067796 A JP 13067796A JP H09293720 A JPH09293720 A JP H09293720A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alloy
- semiconductor device
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 低抵抗でしかもエレクトロマイグレーション
耐性が高い、ＣｕまたはＣｕ合金からなる配線を有する
半導体装置およびそのような配線を比較的低温で容易に
形成することができる半導体装置の製造方法を提供す
る。 【解決手段】 スパッタリング法やＣＶＤ法などにより
下層のＣｕ膜５を形成した後、これにＡｒなどをイオン
注入することにより少なくともその表面層をアモルファ
ス化する。このようにして少なくとも表面層がアモルフ
ァス化された下層のＣｕ膜５上にスパッタリング法によ
り５００℃程度の比較的低温で上層のＣｕ膜６を形成す
る。この後、これらの下層のＣｕ膜５および上層のＣｕ
膜６を配線形状にパターニングし、Ｃｕ配線を形成す
る。
耐性が高い、ＣｕまたはＣｕ合金からなる配線を有する
半導体装置およびそのような配線を比較的低温で容易に
形成することができる半導体装置の製造方法を提供す
る。 【解決手段】 スパッタリング法やＣＶＤ法などにより
下層のＣｕ膜５を形成した後、これにＡｒなどをイオン
注入することにより少なくともその表面層をアモルファ
ス化する。このようにして少なくとも表面層がアモルフ
ァス化された下層のＣｕ膜５上にスパッタリング法によ
り５００℃程度の比較的低温で上層のＣｕ膜６を形成す
る。この後、これらの下層のＣｕ膜５および上層のＣｕ
膜６を配線形状にパターニングし、Ｃｕ配線を形成す
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、ＣｕまたはＣｕ合金から
なる配線を用いた半導体装置に適用して好適なものであ
る。
びその製造方法に関し、特に、ＣｕまたはＣｕ合金から
なる配線を用いた半導体装置に適用して好適なものであ
る。
【０００２】
【従来の技術】超ＬＳＩには高性能化と信頼性の向上と
がともに求められている。このうち高性能化の観点から
は信号遅延時間の短縮が必要である。そのためには、層
間絶縁膜による容量の低減と配線抵抗の低減との二つの
アプローチがあるが、その中でも、とりわけ配線抵抗の
低減が信号遅延の改善に有効であるとの報告がある（M.
T.Bohr,IEDM95,pp.241-244）。一方、信頼性の点では、
ＬＳＩの高集積化に伴い配線サイズの微細化が進むにつ
れてエレクトロマイグレーションによる配線故障が深刻
な問題となっていることから、エレクトロマイグレーシ
ョン耐性の飛躍的な向上が望まれている。
がともに求められている。このうち高性能化の観点から
は信号遅延時間の短縮が必要である。そのためには、層
間絶縁膜による容量の低減と配線抵抗の低減との二つの
アプローチがあるが、その中でも、とりわけ配線抵抗の
低減が信号遅延の改善に有効であるとの報告がある（M.
T.Bohr,IEDM95,pp.241-244）。一方、信頼性の点では、
ＬＳＩの高集積化に伴い配線サイズの微細化が進むにつ
れてエレクトロマイグレーションによる配線故障が深刻
な問題となっていることから、エレクトロマイグレーシ
ョン耐性の飛躍的な向上が望まれている。
【０００３】近年、Ｃｕ配線は、従来より用いられてい
るＡｌ配線に比べて低抵抗でしかもエレクトロマイグレ
ーション耐性が十分に高いため、Ａｌ配線に代わるもの
として期待されている。具体的には、このＣｕ配線は、
Ａｌ配線に比べて、抵抗値で約１／２、エレクトロマイ
グレーション耐性で１０倍以上の性能を示す。このよう
にＣｕ配線は低抵抗でエレクトロマイグレーション耐性
も高いが、これらの特性を十分に引き出すためには、そ
の結晶粒を大粒径化する必要がある。これは、結晶粒を
大粒径化すると、粒界密度が減少して粒界散乱が抑制さ
れるために抵抗が下がることと、粒界の減少によりエレ
クトロマイグレーションの原因である粒界拡散が抑制さ
れることとの二つの効果が有効に働くためである。
るＡｌ配線に比べて低抵抗でしかもエレクトロマイグレ
ーション耐性が十分に高いため、Ａｌ配線に代わるもの
として期待されている。具体的には、このＣｕ配線は、
Ａｌ配線に比べて、抵抗値で約１／２、エレクトロマイ
グレーション耐性で１０倍以上の性能を示す。このよう
にＣｕ配線は低抵抗でエレクトロマイグレーション耐性
も高いが、これらの特性を十分に引き出すためには、そ
の結晶粒を大粒径化する必要がある。これは、結晶粒を
大粒径化すると、粒界密度が減少して粒界散乱が抑制さ
れるために抵抗が下がることと、粒界の減少によりエレ
クトロマイグレーションの原因である粒界拡散が抑制さ
れることとの二つの効果が有効に働くためである。
【０００４】従来、Ｃｕ配線の結晶粒を大粒径化する方
法としては、スパッタリング法などによりＣｕ膜を形成
した後に６００℃以上の温度で熱処理を行う方法や、６
００℃以上の温度でのスパッタリングによりＣｕ膜を形
成する方法があった。
法としては、スパッタリング法などによりＣｕ膜を形成
した後に６００℃以上の温度で熱処理を行う方法や、６
００℃以上の温度でのスパッタリングによりＣｕ膜を形
成する方法があった。
【０００５】
【発明が解決しようとする課題】しかしながら、６００
℃以上の温度での加熱を伴う上述の従来のＣｕ配線の大
粒径化の方法は、ＬＳＩのトランジスタ特性を劣化させ
るリスクを伴っていた。なぜならば、ＣｕはＳｉと反応
しやすく、また、Ｓｉ中に入ると捕獲準位を形成するた
め、動作不良を引き起こすからである。このため、Ｃｕ
配線のコンタクト部にはバリアメタルを用いることが必
須となるが、Ｃｕの結晶粒の大粒径化が可能な６００℃
程度以上の温度で加熱を行うと、そのバリアメタルが劣
化し、ＣｕがＳｉ中に拡散してしまうという問題があっ
た。この問題は、Ｃｕ配線ばかりでなく、Ｃｕ合金、例
えばＣｕ−Ｔｉなどからなる配線を用いる場合において
も、同様に起こり得るものである。
℃以上の温度での加熱を伴う上述の従来のＣｕ配線の大
粒径化の方法は、ＬＳＩのトランジスタ特性を劣化させ
るリスクを伴っていた。なぜならば、ＣｕはＳｉと反応
しやすく、また、Ｓｉ中に入ると捕獲準位を形成するた
め、動作不良を引き起こすからである。このため、Ｃｕ
配線のコンタクト部にはバリアメタルを用いることが必
須となるが、Ｃｕの結晶粒の大粒径化が可能な６００℃
程度以上の温度で加熱を行うと、そのバリアメタルが劣
化し、ＣｕがＳｉ中に拡散してしまうという問題があっ
た。この問題は、Ｃｕ配線ばかりでなく、Ｃｕ合金、例
えばＣｕ−Ｔｉなどからなる配線を用いる場合において
も、同様に起こり得るものである。
【０００６】したがって、この発明の目的は、低抵抗で
しかもエレクトロマイグレーション耐性が高いＣｕまた
はＣｕ合金からなる配線を有する半導体装置およびその
ような配線を比較的低温で容易に形成することができる
半導体装置の製造方法を提供することにある。この発明
の他の目的は、低抵抗でしかもエレクトロマイグレーシ
ョン耐性が高いＡｌまたはＡｌ合金からなる配線を有す
る半導体装置およびそのような配線を比較的低温で容易
に形成することができる半導体装置の製造方法を提供す
ることにある。
しかもエレクトロマイグレーション耐性が高いＣｕまた
はＣｕ合金からなる配線を有する半導体装置およびその
ような配線を比較的低温で容易に形成することができる
半導体装置の製造方法を提供することにある。この発明
の他の目的は、低抵抗でしかもエレクトロマイグレーシ
ョン耐性が高いＡｌまたはＡｌ合金からなる配線を有す
る半導体装置およびそのような配線を比較的低温で容易
に形成することができる半導体装置の製造方法を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。そ
の概要について説明すると次の通りである。いま、Ｃｕ
膜を例にとって考える。このＣｕ膜に十分な注入エネル
ギー、例えば５０〜１００ｋｅＶのエネルギーでイオン
注入を行うと、そのＣｕ膜の結晶格子間に注入元素が入
り込んで結晶性が乱れ、ドーズ量を増やしていくと、イ
オン注入が行われた領域はアモルファス構造を示すよう
になる。このようにしてアモルファス化されたＣｕ膜の
表面は表面エネルギーが大きいため、その上にスパッタ
リング法などにより新たなＣｕを形成すると、このＣｕ
は下地のＣｕ膜の表面で濡れ広がりやすい。一方、Ｃｕ
の結晶構造は面心立方構造であるため、その表面は最も
緻密な原子面、すなわち最密原子面である（１１１）面
となるのが安定である。この結果、下地のアモルファス
Ｃｕ膜上に形成された上層のＣｕ膜は、基板に対して各
結晶粒の（１１１）面がそろうことにより高配向性を示
すとともに、隣接する結晶粒の融合によって結晶粒が大
粒径化するようになる。以上はＣｕ膜についてである
が、Ｃｕ−ＴｉなどのＣｕ合金からなる膜、さらにはＡ
ｌまたはＡｌ合金からなる膜についても同様なことが言
える。この発明は、本発明者が行った以上のような検討
に基づいて案出されたものである。
有する上述の課題を解決すべく、鋭意検討を行った。そ
の概要について説明すると次の通りである。いま、Ｃｕ
膜を例にとって考える。このＣｕ膜に十分な注入エネル
ギー、例えば５０〜１００ｋｅＶのエネルギーでイオン
注入を行うと、そのＣｕ膜の結晶格子間に注入元素が入
り込んで結晶性が乱れ、ドーズ量を増やしていくと、イ
オン注入が行われた領域はアモルファス構造を示すよう
になる。このようにしてアモルファス化されたＣｕ膜の
表面は表面エネルギーが大きいため、その上にスパッタ
リング法などにより新たなＣｕを形成すると、このＣｕ
は下地のＣｕ膜の表面で濡れ広がりやすい。一方、Ｃｕ
の結晶構造は面心立方構造であるため、その表面は最も
緻密な原子面、すなわち最密原子面である（１１１）面
となるのが安定である。この結果、下地のアモルファス
Ｃｕ膜上に形成された上層のＣｕ膜は、基板に対して各
結晶粒の（１１１）面がそろうことにより高配向性を示
すとともに、隣接する結晶粒の融合によって結晶粒が大
粒径化するようになる。以上はＣｕ膜についてである
が、Ｃｕ−ＴｉなどのＣｕ合金からなる膜、さらにはＡ
ｌまたはＡｌ合金からなる膜についても同様なことが言
える。この発明は、本発明者が行った以上のような検討
に基づいて案出されたものである。
【０００８】すなわち、上記目的を達成するために、こ
の発明の第１の発明は、ＣｕまたはＣｕ合金からなる配
線を用いた半導体装置において、配線が、少なくともそ
の表面層がアモルファスの下層のＣｕまたはＣｕ合金膜
と結晶性の上層のＣｕまたはＣｕ合金膜とからなること
を特徴とするものである。
の発明の第１の発明は、ＣｕまたはＣｕ合金からなる配
線を用いた半導体装置において、配線が、少なくともそ
の表面層がアモルファスの下層のＣｕまたはＣｕ合金膜
と結晶性の上層のＣｕまたはＣｕ合金膜とからなること
を特徴とするものである。
【０００９】この発明の第２の発明は、ＣｕまたはＣｕ
合金からなる配線を用いた半導体装置の製造方法におい
て、基板上に下層のＣｕまたはＣｕ合金膜を形成する工
程と、下層のＣｕまたはＣｕ合金膜にイオン注入を行う
ことにより下層のＣｕまたはＣｕ合金膜の少なくとも表
面層をアモルファス化する工程と、少なくとも表面層が
アモルファス化された下層のＣｕまたはＣｕ合金膜上に
結晶性の上層のＣｕまたはＣｕ合金膜を形成する工程と
を有することを特徴とするものである。
合金からなる配線を用いた半導体装置の製造方法におい
て、基板上に下層のＣｕまたはＣｕ合金膜を形成する工
程と、下層のＣｕまたはＣｕ合金膜にイオン注入を行う
ことにより下層のＣｕまたはＣｕ合金膜の少なくとも表
面層をアモルファス化する工程と、少なくとも表面層が
アモルファス化された下層のＣｕまたはＣｕ合金膜上に
結晶性の上層のＣｕまたはＣｕ合金膜を形成する工程と
を有することを特徴とするものである。
【００１０】ここで、下層のＣｕまたはＣｕ合金膜およ
び上層のＣｕまたはＣｕ合金膜は、典型的には、スパッ
タリング法または化学気相成長法により形成される。ま
た、下層のＣｕまたはＣｕ合金膜のアモルファス化のた
めのイオン注入に用いるイオン種としては、例えば、
Ｎ、Ｃ、Ｏ、Ａｒ、Ｎｅ、Ｘｅ、Ｋｒなどから選ばれた
一種または二種以上の元素のイオンが用いられる。
び上層のＣｕまたはＣｕ合金膜は、典型的には、スパッ
タリング法または化学気相成長法により形成される。ま
た、下層のＣｕまたはＣｕ合金膜のアモルファス化のた
めのイオン注入に用いるイオン種としては、例えば、
Ｎ、Ｃ、Ｏ、Ａｒ、Ｎｅ、Ｘｅ、Ｋｒなどから選ばれた
一種または二種以上の元素のイオンが用いられる。
【００１１】この発明の第３の発明は、ＡｌまたはＡｌ
合金からなる配線を用いた半導体装置において、配線
が、少なくともその表面層がアモルファスの下層のＡｌ
またはＡｌ合金膜と結晶性の上層のＡｌまたはＡｌ合金
膜とからなることを特徴とするものである。
合金からなる配線を用いた半導体装置において、配線
が、少なくともその表面層がアモルファスの下層のＡｌ
またはＡｌ合金膜と結晶性の上層のＡｌまたはＡｌ合金
膜とからなることを特徴とするものである。
【００１２】この発明の第４の発明は、ＡｌまたはＡｌ
合金からなる配線を用いた半導体装置の製造方法におい
て、基板上に下層のＡｌまたはＡｌ合金膜を形成する工
程と、下層のＡｌまたはＡｌ合金膜にイオン注入を行う
ことにより下層のＡｌまたはＡｌ合金膜の少なくとも表
面層をアモルファス化する工程と、少なくとも表面層が
アモルファス化された下層のＡｌまたはＡｌ合金膜上に
結晶性の上層のＡｌまたはＡｌ合金膜を形成する工程と
を有することを特徴とするものである。
合金からなる配線を用いた半導体装置の製造方法におい
て、基板上に下層のＡｌまたはＡｌ合金膜を形成する工
程と、下層のＡｌまたはＡｌ合金膜にイオン注入を行う
ことにより下層のＡｌまたはＡｌ合金膜の少なくとも表
面層をアモルファス化する工程と、少なくとも表面層が
アモルファス化された下層のＡｌまたはＡｌ合金膜上に
結晶性の上層のＡｌまたはＡｌ合金膜を形成する工程と
を有することを特徴とするものである。
【００１３】ここで、下層のＡｌまたはＡｌ合金膜およ
び上層のＡｌまたはＡｌ合金膜は、典型的には、スパッ
タリング法または化学気相成長法により形成される。ま
た、下層のＡｌまたはＡｌ合金膜のアモルファス化のた
めのイオン注入に用いるイオン種としては、例えば、
Ｎ、Ｃ、Ｏ、Ａｒ、Ｎｅ、Ｘｅ、Ｋｒなどから選ばれた
一種または二種以上の元素のイオンが用いられる。
び上層のＡｌまたはＡｌ合金膜は、典型的には、スパッ
タリング法または化学気相成長法により形成される。ま
た、下層のＡｌまたはＡｌ合金膜のアモルファス化のた
めのイオン注入に用いるイオン種としては、例えば、
Ｎ、Ｃ、Ｏ、Ａｒ、Ｎｅ、Ｘｅ、Ｋｒなどから選ばれた
一種または二種以上の元素のイオンが用いられる。
【００１４】上述のように構成されたこの発明において
は、少なくともその表面層がアモルファス化された下層
のＣｕまたはＣｕ合金膜の表面は表面エネルギーが大き
いため、その上にスパッタリング法などにより上層のＣ
ｕまたはＣｕ合金膜を形成した場合、このＣｕまたはＣ
ｕ合金は下層のＣｕまたはＣｕ合金膜の表面で濡れ広が
りやすい。一方、Ｃｕの結晶構造は面心立方構造である
ため、その表面は最密原子面である（１１１）面となる
のが安定である。これによって、この上層のＣｕまたは
Ｃｕ合金膜は、例えば５００℃程度またはそれ以下の比
較的低温で成膜しても、基板に対して各結晶粒の（１１
１）面がそろうことにより高配向性を示すとともに、隣
接する結晶粒の融合によって結晶粒が大粒径化する。上
述のようにして大粒径化かつ高配向化されたＣｕまたは
Ｃｕ合金膜のエレクトロマイグレーション耐性は、粒界
拡散の抑制効果によって、通常のスパッタリング法によ
り形成したＣｕまたはＣｕ合金膜に比べて非常に高くな
る。さらに、粒界密度の減少により粒界散乱が抑制され
るので、電気抵抗も下がる。以上のことは、Ｃｕまたは
Ｃｕ合金の代わりにＡｌまたはＡｌ合金を用いた場合に
も同様である。
は、少なくともその表面層がアモルファス化された下層
のＣｕまたはＣｕ合金膜の表面は表面エネルギーが大き
いため、その上にスパッタリング法などにより上層のＣ
ｕまたはＣｕ合金膜を形成した場合、このＣｕまたはＣ
ｕ合金は下層のＣｕまたはＣｕ合金膜の表面で濡れ広が
りやすい。一方、Ｃｕの結晶構造は面心立方構造である
ため、その表面は最密原子面である（１１１）面となる
のが安定である。これによって、この上層のＣｕまたは
Ｃｕ合金膜は、例えば５００℃程度またはそれ以下の比
較的低温で成膜しても、基板に対して各結晶粒の（１１
１）面がそろうことにより高配向性を示すとともに、隣
接する結晶粒の融合によって結晶粒が大粒径化する。上
述のようにして大粒径化かつ高配向化されたＣｕまたは
Ｃｕ合金膜のエレクトロマイグレーション耐性は、粒界
拡散の抑制効果によって、通常のスパッタリング法によ
り形成したＣｕまたはＣｕ合金膜に比べて非常に高くな
る。さらに、粒界密度の減少により粒界散乱が抑制され
るので、電気抵抗も下がる。以上のことは、Ｃｕまたは
Ｃｕ合金の代わりにＡｌまたはＡｌ合金を用いた場合に
も同様である。
【００１５】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。図１〜図３はこの発明の第１の実施形態による半導
体装置の製造方法を工程順に示す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。図１〜図３はこの発明の第１の実施形態による半導
体装置の製造方法を工程順に示す。
【００１６】この第１の実施形態による半導体装置の製
造方法においては、まず、図１に示すように、トランジ
スタなどの素子（図示せず）があらかじめ形成されたＳ
ｉ基板１上に例えばＣＶＤ法により例えばホウ素リンシ
リケートガラス（ＢＰＳＧ）膜のような層間絶縁膜２を
形成した後、通常のリソグラフィー法および反応性イオ
ンエッチング（ＲＩＥ）法などのドライエッチング法を
用いてこの層間絶縁膜２にコンタクトホール（図示せ
ず）を形成する。
造方法においては、まず、図１に示すように、トランジ
スタなどの素子（図示せず）があらかじめ形成されたＳ
ｉ基板１上に例えばＣＶＤ法により例えばホウ素リンシ
リケートガラス（ＢＰＳＧ）膜のような層間絶縁膜２を
形成した後、通常のリソグラフィー法および反応性イオ
ンエッチング（ＲＩＥ）法などのドライエッチング法を
用いてこの層間絶縁膜２にコンタクトホール（図示せ
ず）を形成する。
【００１７】次に、例えばスパッタリング法により、コ
ンタクトメタルとしてのＴｉ膜３、バリアメタルとして
のＴｉＮ膜４および配線形成用の下層のＣｕ膜５を順次
形成する。ここで、これらの膜の厚さの例を挙げると、
Ｔｉ膜３は３０ｎｍ、ＴｉＮ膜４は７０ｎｍ、下層のＣ
ｕ膜５は１００ｎｍである。また、これらのＴｉ膜３、
ＴｉＮ膜４および下層のＣｕ膜５の成膜には、好適に
は、それぞれの膜の成膜専用のチャンバーを備えたマル
チチャンバー型のスパッタリング装置を用いる。そし
て、それらのチャンバー間でＳｉ基板１を搬送すること
により、途中でＳｉ基板１を大気にさらすことなく、こ
れらのＴｉ膜３、ＴｉＮ膜４および下層のＣｕ膜５の成
膜を連続的に順次行うことができる。また、これらのＴ
ｉ膜３、ＴｉＮ膜４および下層のＣｕ膜５の成膜条件の
例を挙げると、次の通りである。すなわち、Ｔｉ膜３に
ついては、スパッタリングガスとしてＡｒガスを用い、
その流量を１２０ＳＣＣＭ、圧力は０．６Ｐａ、ＤＣ電
力は８ｋＷ、基板温度は２００℃とする。ＴｉＮ膜４に
ついては、スパッタリングガスとしてＡｒガスとＮ2 ガ
スとの混合ガスを用い、それぞれの流量を３０ＳＣＣ
Ｍ、９０ＳＣＣＭとし、圧力は０．６Ｐａ、ＤＣ電力は
５ｋＷ、基板温度は２００℃とする。また、下層のＣｕ
膜５については、スパッタリングガスとしてＡｒガスを
用い、その流量を１２０ＳＣＣＭ、圧力は０．６Ｐａ、
ＤＣ電力は４ｋＷ、基板温度は３００℃とする。
ンタクトメタルとしてのＴｉ膜３、バリアメタルとして
のＴｉＮ膜４および配線形成用の下層のＣｕ膜５を順次
形成する。ここで、これらの膜の厚さの例を挙げると、
Ｔｉ膜３は３０ｎｍ、ＴｉＮ膜４は７０ｎｍ、下層のＣ
ｕ膜５は１００ｎｍである。また、これらのＴｉ膜３、
ＴｉＮ膜４および下層のＣｕ膜５の成膜には、好適に
は、それぞれの膜の成膜専用のチャンバーを備えたマル
チチャンバー型のスパッタリング装置を用いる。そし
て、それらのチャンバー間でＳｉ基板１を搬送すること
により、途中でＳｉ基板１を大気にさらすことなく、こ
れらのＴｉ膜３、ＴｉＮ膜４および下層のＣｕ膜５の成
膜を連続的に順次行うことができる。また、これらのＴ
ｉ膜３、ＴｉＮ膜４および下層のＣｕ膜５の成膜条件の
例を挙げると、次の通りである。すなわち、Ｔｉ膜３に
ついては、スパッタリングガスとしてＡｒガスを用い、
その流量を１２０ＳＣＣＭ、圧力は０．６Ｐａ、ＤＣ電
力は８ｋＷ、基板温度は２００℃とする。ＴｉＮ膜４に
ついては、スパッタリングガスとしてＡｒガスとＮ2 ガ
スとの混合ガスを用い、それぞれの流量を３０ＳＣＣ
Ｍ、９０ＳＣＣＭとし、圧力は０．６Ｐａ、ＤＣ電力は
５ｋＷ、基板温度は２００℃とする。また、下層のＣｕ
膜５については、スパッタリングガスとしてＡｒガスを
用い、その流量を１２０ＳＣＣＭ、圧力は０．６Ｐａ、
ＤＣ電力は４ｋＷ、基板温度は３００℃とする。
【００１８】次に、図２に示すように、下層のＣｕ膜５
にＡｒをイオン注入する。このイオン注入の条件は、少
なくともこの下層のＣｕ膜５の表面層をアモルファス化
することができるように選ばれる。言い換えれば、この
イオン注入によりこの下層のＣｕ膜５の表面層がアモル
ファス化されさえすればよく、その他の部分については
結晶状態のまま残されてもよいし、アモルファス化され
てもよい。このイオン注入の条件の例を挙げると、注入
エネルギーを１００ｋｅＶとしたときにはドーズ量を５
×１０16ｃｍ-2、注入エネルギーを６０ｋｅＶとしたと
きにはドーズ量は８×１０15ｃｍ-2である。符号５ａ
は、下層のＣｕ膜５のうちこのイオン注入によりアモル
ファス化された部分（図２において点描を付した部分）
を示す。
にＡｒをイオン注入する。このイオン注入の条件は、少
なくともこの下層のＣｕ膜５の表面層をアモルファス化
することができるように選ばれる。言い換えれば、この
イオン注入によりこの下層のＣｕ膜５の表面層がアモル
ファス化されさえすればよく、その他の部分については
結晶状態のまま残されてもよいし、アモルファス化され
てもよい。このイオン注入の条件の例を挙げると、注入
エネルギーを１００ｋｅＶとしたときにはドーズ量を５
×１０16ｃｍ-2、注入エネルギーを６０ｋｅＶとしたと
きにはドーズ量は８×１０15ｃｍ-2である。符号５ａ
は、下層のＣｕ膜５のうちこのイオン注入によりアモル
ファス化された部分（図２において点描を付した部分）
を示す。
【００１９】次に、図３に示すように、上述と同様なス
パッタリング法により、基板全面に上層のＣｕ膜６を形
成する。この上層のＣｕ膜６の厚さの例を挙げると、４
００ｎｍである。この上層のＣｕ膜６の成膜条件の例を
挙げると、スパッタリングガスとしてＡｒガスを用い、
その流量を１２０ＳＣＣＭ、圧力は０．６Ｐａ、ＤＣ電
力は４ｋＷ、基板温度は５００℃とする。この上層のＣ
ｕ膜６の成膜時には、基板温度が５００℃と高いため、
下層のＣｕ膜５の表面でのＣｕ原子のマイグレーション
が促進される。そして、すでに述べたメカニズムによっ
て、この上層のＣｕ膜６の結晶粒が大粒径化されるとと
もに、高配向化される。次に、通常のリソグラフィー法
および例えばＲＩＥ法のようなドライエッチング法を用
いて上層のＣｕ膜６および下層のＣｕ膜５を配線形状に
パターニングする。これによって、目的とするＣｕ配線
が形成される。
パッタリング法により、基板全面に上層のＣｕ膜６を形
成する。この上層のＣｕ膜６の厚さの例を挙げると、４
００ｎｍである。この上層のＣｕ膜６の成膜条件の例を
挙げると、スパッタリングガスとしてＡｒガスを用い、
その流量を１２０ＳＣＣＭ、圧力は０．６Ｐａ、ＤＣ電
力は４ｋＷ、基板温度は５００℃とする。この上層のＣ
ｕ膜６の成膜時には、基板温度が５００℃と高いため、
下層のＣｕ膜５の表面でのＣｕ原子のマイグレーション
が促進される。そして、すでに述べたメカニズムによっ
て、この上層のＣｕ膜６の結晶粒が大粒径化されるとと
もに、高配向化される。次に、通常のリソグラフィー法
および例えばＲＩＥ法のようなドライエッチング法を用
いて上層のＣｕ膜６および下層のＣｕ膜５を配線形状に
パターニングする。これによって、目的とするＣｕ配線
が形成される。
【００２０】以上のように、この第１の実施形態によれ
ば、下層のＣｕ膜５の少なくとも表面層をアモルファス
化した後、その上に基板温度５００℃でスパッタリング
法により上層のＣｕ膜６を形成しているので、上層のＣ
ｕ膜６の結晶粒を大粒径化することができるとともに、
高配向化することができる。ここで、Ｃｕ膜６の結晶粒
の粒径については、従来の方法により形成した場合の結
晶粒の粒径は０．１〜０．４μｍに過ぎないが、この第
１の実施形態によれば、Ｃｕ膜６の結晶粒の粒径を例え
ば２〜５μｍ程度と極めて大きくすることができる。こ
れによって、上層のＣｕ膜６の粒界密度が減少するた
め、エレクトロマイグレーション耐性が高く、しかも低
抵抗のＣｕ配線を得ることができる。さらに、すでに述
べたように従来は大粒径化のために６００℃以上の温度
での加熱が必要であったが、この第１の実施形態によれ
ば、大粒径化のための加熱温度は５００℃程度またはそ
れ以下で済む。このため、バリアメタルとして用いられ
ているＴｉＮ膜３の耐性に余裕ができ、その劣化を抑え
ることができるため、Ｃｕ配線の信頼性の向上を図るこ
とができる。以上により、信号遅延時間が短く高速動作
が可能であり、かつ信頼性が高い、Ｃｕ配線を用いた半
導体装置を実現することができる。この第１の実施形態
による方法は、Ｃｕ配線を用いる各種の半導体装置、例
えばＭＯＳＬＳＩ、バイポーラＬＳＩ、バイポーラＣＭ
ＯＳＬＳＩなどの各種の半導体装置の製造に適用して好
適なものである。
ば、下層のＣｕ膜５の少なくとも表面層をアモルファス
化した後、その上に基板温度５００℃でスパッタリング
法により上層のＣｕ膜６を形成しているので、上層のＣ
ｕ膜６の結晶粒を大粒径化することができるとともに、
高配向化することができる。ここで、Ｃｕ膜６の結晶粒
の粒径については、従来の方法により形成した場合の結
晶粒の粒径は０．１〜０．４μｍに過ぎないが、この第
１の実施形態によれば、Ｃｕ膜６の結晶粒の粒径を例え
ば２〜５μｍ程度と極めて大きくすることができる。こ
れによって、上層のＣｕ膜６の粒界密度が減少するた
め、エレクトロマイグレーション耐性が高く、しかも低
抵抗のＣｕ配線を得ることができる。さらに、すでに述
べたように従来は大粒径化のために６００℃以上の温度
での加熱が必要であったが、この第１の実施形態によれ
ば、大粒径化のための加熱温度は５００℃程度またはそ
れ以下で済む。このため、バリアメタルとして用いられ
ているＴｉＮ膜３の耐性に余裕ができ、その劣化を抑え
ることができるため、Ｃｕ配線の信頼性の向上を図るこ
とができる。以上により、信号遅延時間が短く高速動作
が可能であり、かつ信頼性が高い、Ｃｕ配線を用いた半
導体装置を実現することができる。この第１の実施形態
による方法は、Ｃｕ配線を用いる各種の半導体装置、例
えばＭＯＳＬＳＩ、バイポーラＬＳＩ、バイポーラＣＭ
ＯＳＬＳＩなどの各種の半導体装置の製造に適用して好
適なものである。
【００２１】図４〜図６はこの発明の第２の実施形態に
よる半導体装置の製造方法を工程順に示す。この第２の
実施形態は、配線形成用の下層のＣｕ膜の成膜にＣＶＤ
法を用い、かつ、下層のＣｕ膜のアモルファス化のため
のイオン注入にＫｒを用いることが第１の実施形態と異
なる。
よる半導体装置の製造方法を工程順に示す。この第２の
実施形態は、配線形成用の下層のＣｕ膜の成膜にＣＶＤ
法を用い、かつ、下層のＣｕ膜のアモルファス化のため
のイオン注入にＫｒを用いることが第１の実施形態と異
なる。
【００２２】この第２の実施形態による半導体装置の製
造方法においては、まず、図４に示すように、トランジ
スタなどの素子（図示せず）があらかじめ形成されたＳ
ｉ基板１上に例えばＣＶＤ法により例えばＢＰＳＧ膜の
ような層間絶縁膜２を形成した後、通常のリソグラフィ
ー法およびＲＩＥ法などのドライエッチング法を用いて
この層間絶縁膜２にコンタクトホール２ａを形成する。
次に、例えばスパッタリング法によりコンタクトメタル
としてのＴｉ膜３およびバリアメタルとしてのＴｉＮ膜
４を順次形成した後、このＴｉＮ膜４上にＣＶＤ法によ
り配線形成用の下層のＣｕ膜５を形成する。ここで、こ
れらの膜の厚さの例を挙げると、Ｔｉ膜３は３０ｎｍ、
ＴｉＮ膜４は７０ｎｍ、下層のＣｕ膜５は３００ｎｍで
ある。この場合、Ｔｉ膜３およびＴｉＮ膜４の成膜に
は、例えば第１の実施形態におけると同様なマルチチャ
ンバー型のスパッタリング装置を用い、それらの成膜条
件も例えば第１の実施形態におけると同様とする。一
方、ＣＶＤ法による下層のＣｕ膜６の成膜条件の例を挙
げると、反応ガスとしてヘキサフルオロアセチルアセト
ネート（Hexafluoroacetylacetonate,ＨＦＡ）ガスとＨ
2 ガスとの混合ガスを用い、それぞれの流量を７５ＳＣ
ＣＭ、５００ＳＣＣＭとし、圧力は２０００Ｐａ、成膜
温度は３５０℃とする。ここで、このように下層のＣｕ
膜５の成膜にＣＶＤ法を用いていることにより、コンタ
クトホール２ａをこのＣｕ膜５により完全に埋めること
ができる。
造方法においては、まず、図４に示すように、トランジ
スタなどの素子（図示せず）があらかじめ形成されたＳ
ｉ基板１上に例えばＣＶＤ法により例えばＢＰＳＧ膜の
ような層間絶縁膜２を形成した後、通常のリソグラフィ
ー法およびＲＩＥ法などのドライエッチング法を用いて
この層間絶縁膜２にコンタクトホール２ａを形成する。
次に、例えばスパッタリング法によりコンタクトメタル
としてのＴｉ膜３およびバリアメタルとしてのＴｉＮ膜
４を順次形成した後、このＴｉＮ膜４上にＣＶＤ法によ
り配線形成用の下層のＣｕ膜５を形成する。ここで、こ
れらの膜の厚さの例を挙げると、Ｔｉ膜３は３０ｎｍ、
ＴｉＮ膜４は７０ｎｍ、下層のＣｕ膜５は３００ｎｍで
ある。この場合、Ｔｉ膜３およびＴｉＮ膜４の成膜に
は、例えば第１の実施形態におけると同様なマルチチャ
ンバー型のスパッタリング装置を用い、それらの成膜条
件も例えば第１の実施形態におけると同様とする。一
方、ＣＶＤ法による下層のＣｕ膜６の成膜条件の例を挙
げると、反応ガスとしてヘキサフルオロアセチルアセト
ネート（Hexafluoroacetylacetonate,ＨＦＡ）ガスとＨ
2 ガスとの混合ガスを用い、それぞれの流量を７５ＳＣ
ＣＭ、５００ＳＣＣＭとし、圧力は２０００Ｐａ、成膜
温度は３５０℃とする。ここで、このように下層のＣｕ
膜５の成膜にＣＶＤ法を用いていることにより、コンタ
クトホール２ａをこのＣｕ膜５により完全に埋めること
ができる。
【００２３】次に、図５に示すように、下層のＣｕ膜５
にＫｒをイオン注入する。このイオン注入の条件は、少
なくともこの下層のＣｕ膜５の表面層をアモルファス化
することができるように選ばれる。このイオン注入の条
件の一例を挙げると、注入エネルギーを１００ｋｅＶと
したとき、ドーズ量１×１０17ｃｍ-2である。次に、上
述と同様なスパッタリング法により、基板全面に上層の
Ｃｕ膜６を形成する。このときの成膜条件の例を挙げる
と、スパッタリングガスとしてＡｒガスを用い、その流
量を１２０ＳＣＣＭ、圧力は０．６Ｐａ、ＤＣ電力は４
ｋＷ、基板温度は５００℃とする。この上層のＣｕ膜６
の成膜時には、基板温度が５００℃と高いため、下層の
Ｃｕ膜５の表面でのＣｕ原子のマイグレーションが促進
される。そして、すでに述べたメカニズムによって、こ
の上層のＣｕ膜６の結晶粒が大粒径化されるとともに、
高配向化される。次に、通常のリソグラフィー法および
例えばＲＩＥ法のようなドライエッチング法を用いて上
層のＣｕ膜６および下層のＣｕ膜５を配線形状にパター
ニングする。これによって、目的とするＣｕ配線が形成
される。
にＫｒをイオン注入する。このイオン注入の条件は、少
なくともこの下層のＣｕ膜５の表面層をアモルファス化
することができるように選ばれる。このイオン注入の条
件の一例を挙げると、注入エネルギーを１００ｋｅＶと
したとき、ドーズ量１×１０17ｃｍ-2である。次に、上
述と同様なスパッタリング法により、基板全面に上層の
Ｃｕ膜６を形成する。このときの成膜条件の例を挙げる
と、スパッタリングガスとしてＡｒガスを用い、その流
量を１２０ＳＣＣＭ、圧力は０．６Ｐａ、ＤＣ電力は４
ｋＷ、基板温度は５００℃とする。この上層のＣｕ膜６
の成膜時には、基板温度が５００℃と高いため、下層の
Ｃｕ膜５の表面でのＣｕ原子のマイグレーションが促進
される。そして、すでに述べたメカニズムによって、こ
の上層のＣｕ膜６の結晶粒が大粒径化されるとともに、
高配向化される。次に、通常のリソグラフィー法および
例えばＲＩＥ法のようなドライエッチング法を用いて上
層のＣｕ膜６および下層のＣｕ膜５を配線形状にパター
ニングする。これによって、目的とするＣｕ配線が形成
される。
【００２４】以上のように、この第２の実施形態によれ
ば、第１の実施形態と同様に、下層のＣｕ膜５の少なく
とも表面層をアモルファス化した後、その上に基板温度
５００℃でスパッタリング法により上層のＣｕ膜６を形
成しているので、エレクトロマイグレーション耐性が高
く、しかも低抵抗のＣｕ配線を得ることができる。これ
に加えて、この第２の実施形態によれば、下層のＣｕ膜
５をＣＶＤ法により形成しているので、コンタクトホー
ル２ａをこの下層のＣｕ膜５により完全に埋めることが
でき、それによって上層のＣｕ膜６の成膜が容易になる
とともに、Ｃｕ配線のコンタクト特性を良好なものとす
ることができる。以上により、信号遅延時間が短く高速
動作が可能であり、かつ信頼性が高い、Ｃｕ配線を用い
た半導体装置を実現することができる。この第２の実施
形態による方法は、Ｃｕ配線を用いる各種の半導体装
置、例えばＭＯＳＬＳＩ、バイポーラＬＳＩ、バイポー
ラＣＭＯＳＬＳＩなどの各種の半導体装置の製造に適用
して好適なものである。
ば、第１の実施形態と同様に、下層のＣｕ膜５の少なく
とも表面層をアモルファス化した後、その上に基板温度
５００℃でスパッタリング法により上層のＣｕ膜６を形
成しているので、エレクトロマイグレーション耐性が高
く、しかも低抵抗のＣｕ配線を得ることができる。これ
に加えて、この第２の実施形態によれば、下層のＣｕ膜
５をＣＶＤ法により形成しているので、コンタクトホー
ル２ａをこの下層のＣｕ膜５により完全に埋めることが
でき、それによって上層のＣｕ膜６の成膜が容易になる
とともに、Ｃｕ配線のコンタクト特性を良好なものとす
ることができる。以上により、信号遅延時間が短く高速
動作が可能であり、かつ信頼性が高い、Ｃｕ配線を用い
た半導体装置を実現することができる。この第２の実施
形態による方法は、Ｃｕ配線を用いる各種の半導体装
置、例えばＭＯＳＬＳＩ、バイポーラＬＳＩ、バイポー
ラＣＭＯＳＬＳＩなどの各種の半導体装置の製造に適用
して好適なものである。
【００２５】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。例えば、上述の第１の実施形態およ
び第２の実施形態において挙げた数値、材料、構造など
はあくまでも例に過ぎず、必要に応じてこれと異なる数
値、材料、構造などを用いてもよい。具体的には、上述
の第１の実施形態および第２実施形態においては、コン
タクトメタルとしてＴｉ膜３を用いているが、このコン
タクトメタルとしては、例えばＷＳｉ膜やＴｉＳｉ2 膜
などを用いてもよい。また、上述の第１の実施形態およ
び第２実施形態においては、バリアメタルとしてＴｉＮ
膜４を用いているが、このバリアメタルとしては、例え
ばＴｉＷ膜、Ｗ膜、ＷＮx 膜、ＴｉＯＮ膜、Ｔａ膜、Ｔ
ａＮ膜などを用いてもよい。さらに、層間絶縁膜２とし
ては、ＢＰＳＧ膜のほかに、リンシリケートガラス（Ｐ
ＳＧ）膜、ＳｉＯ2 膜、ＳｉＮ膜などを用いてもよい。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。例えば、上述の第１の実施形態およ
び第２の実施形態において挙げた数値、材料、構造など
はあくまでも例に過ぎず、必要に応じてこれと異なる数
値、材料、構造などを用いてもよい。具体的には、上述
の第１の実施形態および第２実施形態においては、コン
タクトメタルとしてＴｉ膜３を用いているが、このコン
タクトメタルとしては、例えばＷＳｉ膜やＴｉＳｉ2 膜
などを用いてもよい。また、上述の第１の実施形態およ
び第２実施形態においては、バリアメタルとしてＴｉＮ
膜４を用いているが、このバリアメタルとしては、例え
ばＴｉＷ膜、Ｗ膜、ＷＮx 膜、ＴｉＯＮ膜、Ｔａ膜、Ｔ
ａＮ膜などを用いてもよい。さらに、層間絶縁膜２とし
ては、ＢＰＳＧ膜のほかに、リンシリケートガラス（Ｐ
ＳＧ）膜、ＳｉＯ2 膜、ＳｉＮ膜などを用いてもよい。
【００２６】
【発明の効果】以上説明したように、この発明による半
導体装置によれば、ＣｕまたはＣｕ合金からなる配線
が、少なくともその表面層がアモルファスの下層のＣｕ
またはＣｕ合金膜と結晶性の上層のＣｕまたはＣｕ合金
膜とからなることにより、そのＣｕまたはＣｕ合金から
なる配線を低抵抗でしかもエレクトロマイグレーション
耐性が高いものとすることができる。また、この発明に
よる半導体装置の製造方法によれば、下層のＣｕまたは
Ｃｕ合金膜にイオン注入を行うことにより下層のＣｕま
たはＣｕ合金膜の少なくとも表面層をアモルファス化し
た後、この少なくとも表面層がアモルファス化された下
層のＣｕまたはＣｕ合金膜上に結晶性の上層のＣｕまた
はＣｕ合金膜を形成するようにしていることにより、そ
のような低抵抗でしかもエレクトロマイグレーション耐
性が高い配線を比較的低温で容易に形成することができ
る。
導体装置によれば、ＣｕまたはＣｕ合金からなる配線
が、少なくともその表面層がアモルファスの下層のＣｕ
またはＣｕ合金膜と結晶性の上層のＣｕまたはＣｕ合金
膜とからなることにより、そのＣｕまたはＣｕ合金から
なる配線を低抵抗でしかもエレクトロマイグレーション
耐性が高いものとすることができる。また、この発明に
よる半導体装置の製造方法によれば、下層のＣｕまたは
Ｃｕ合金膜にイオン注入を行うことにより下層のＣｕま
たはＣｕ合金膜の少なくとも表面層をアモルファス化し
た後、この少なくとも表面層がアモルファス化された下
層のＣｕまたはＣｕ合金膜上に結晶性の上層のＣｕまた
はＣｕ合金膜を形成するようにしていることにより、そ
のような低抵抗でしかもエレクトロマイグレーション耐
性が高い配線を比較的低温で容易に形成することができ
る。
【図１】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図４】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図５】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図６】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
１・・・Ｓｉ基板、２・・・層間絶縁膜、２ａ・・・コ
ンタクトホール、３・・・Ｔｉ膜、４・・・ＴｉＮ膜、
５・・・下層のＣｕ膜、５ａ・・・アモルファス化され
た部分、６・・・上層のＣｕ膜
ンタクトホール、３・・・Ｔｉ膜、４・・・ＴｉＮ膜、
５・・・下層のＣｕ膜、５ａ・・・アモルファス化され
た部分、６・・・上層のＣｕ膜
Claims (8)
- 【請求項１】 ＣｕまたはＣｕ合金からなる配線を用い
た半導体装置において、 上記配線が、少なくともその表面層がアモルファスの下
層のＣｕまたはＣｕ合金膜と結晶性の上層のＣｕまたは
Ｃｕ合金膜とからなることを特徴とする半導体装置。 - 【請求項２】 ＣｕまたはＣｕ合金からなる配線を用い
た半導体装置の製造方法において、 基板上に下層のＣｕまたはＣｕ合金膜を形成する工程
と、 上記下層のＣｕまたはＣｕ合金膜にイオン注入を行うこ
とにより上記下層のＣｕまたはＣｕ合金膜の少なくとも
表面層をアモルファス化する工程と、 上記少なくとも表面層がアモルファス化された上記下層
のＣｕまたはＣｕ合金膜上に結晶性の上層のＣｕまたは
Ｃｕ合金膜を形成する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項３】 上記下層のＣｕまたはＣｕ合金膜および
上記上層のＣｕまたはＣｕ合金膜をスパッタリング法ま
たは化学気相成長法により形成するようにしたことを特
徴とする請求項２記載の半導体装置の製造方法。 - 【請求項４】 上記イオン注入に用いるイオン種は、
Ｎ、Ｃ、Ｏ、Ａｒ、Ｎｅ、ＸｅおよびＫｒからなる群よ
り選ばれた少なくとも一種の元素のイオンであることを
特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項５】 ＡｌまたはＡｌ合金からなる配線を用い
た半導体装置において、 上記配線が、少なくともその表面層がアモルファスの下
層のＡｌまたはＡｌ合金膜と結晶性の上層のＡｌまたは
Ａｌ合金膜とからなることを特徴とする半導体装置。 - 【請求項６】 ＡｌまたはＡｌ合金からなる配線を用い
た半導体装置の製造方法において、 基板上に下層のＡｌまたはＡｌ合金膜を形成する工程
と、 上記下層のＡｌまたはＡｌ合金膜にイオン注入を行うこ
とにより上記下層のＡｌまたはＡｌ合金膜の少なくとも
表面層をアモルファス化する工程と、 上記少なくとも表面層がアモルファス化された上記下層
のＡｌまたはＡｌ合金膜上に結晶性の上層のＡｌまたは
Ａｌ合金膜を形成する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項７】 上記下層のＡｌまたはＡｌ合金膜および
上記上層のＡｌまたはＡｌ合金膜をスパッタリング法ま
たは化学気相成長法により形成するようにしたことを特
徴とする請求項６記載の半導体装置の製造方法。 - 【請求項８】 上記イオン注入に用いるイオン種は、
Ｎ、Ｃ、Ｏ、Ａｒ、Ｎｅ、ＸｅおよびＫｒからなる群よ
り選ばれた少なくとも一種の元素のイオンであることを
特徴とする請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13067796A JPH09293720A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13067796A JPH09293720A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09293720A true JPH09293720A (ja) | 1997-11-11 |
Family
ID=15039981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13067796A Pending JPH09293720A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09293720A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002524837A (ja) * | 1997-12-19 | 2002-08-06 | アプライド マテリアルズ インコーポレイテッド | 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層 |
| CN113574636A (zh) * | 2019-03-25 | 2021-10-29 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
-
1996
- 1996-04-26 JP JP13067796A patent/JPH09293720A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002524837A (ja) * | 1997-12-19 | 2002-08-06 | アプライド マテリアルズ インコーポレイテッド | 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層 |
| CN113574636A (zh) * | 2019-03-25 | 2021-10-29 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| JP3353874B2 (ja) | 半導体装置及びその製造方法 | |
| KR0172772B1 (ko) | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 | |
| JP3535893B2 (ja) | 半導体装置の金属層形成方法 | |
| JPH05304149A (ja) | 半導体装置の製造方法 | |
| JPH08260131A (ja) | 金属導体と他の金属との間の反応を最小化する方法 | |
| JPH10242278A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH06163460A (ja) | 半導体材料上における金属の選択的溶着方法 | |
| US20070032075A1 (en) | Deposition method for wiring thin film | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| JP2000183064A (ja) | 半導体装置およびその製造方法 | |
| CA1238429A (en) | Low resistivity hillock free conductors in vlsi devices | |
| US5750439A (en) | Method of making aluminum alloy wiring with less silicon nodule | |
| EP0573241B1 (en) | Semiconductor devices with a double layered silicide structure and process of making it | |
| JPH09293720A (ja) | 半導体装置およびその製造方法 | |
| JP4149546B2 (ja) | 半導体装置の製造方法 | |
| US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
| JPH0794727A (ja) | 半導体装置の製造方法 | |
| JP2002170881A (ja) | 半導体装置及びその製造方法 | |
| US7768134B2 (en) | Interconnect structure and method for semiconductor device | |
| JP3270512B2 (ja) | 半導体装置の製造方法 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| JP3221397B2 (ja) | 半導体装置の製造方法 | |
| KR100353528B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100476036B1 (ko) | 반도체소자및그의제조방법. |