JP2008311315A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008311315A JP2008311315A JP2007155684A JP2007155684A JP2008311315A JP 2008311315 A JP2008311315 A JP 2008311315A JP 2007155684 A JP2007155684 A JP 2007155684A JP 2007155684 A JP2007155684 A JP 2007155684A JP 2008311315 A JP2008311315 A JP 2008311315A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- tin
- sio
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】バリアメタルが薄い場合でもAl配線のモフォロジ及びエレクトロマイグレーションを改善することができる半導体装置の製造方法を得る。
【解決手段】まず、半導体基板11上にSiO2層間膜13(酸化膜)を形成する。次に、SiO2層間膜13上にTi膜18を形成する。次に、Ti膜18上にTiN膜32を形成する。次に、TiN膜32上にAl配線33を形成する。ここで、Ti膜18を形成する工程において、圧力が0.3Pa以下の雰囲気中で物理気相成長法を用いる。これにより、Ti膜18とSiO2層間膜13との間にTiO2膜31が形成される。
【選択図】図9
【解決手段】まず、半導体基板11上にSiO2層間膜13(酸化膜)を形成する。次に、SiO2層間膜13上にTi膜18を形成する。次に、Ti膜18上にTiN膜32を形成する。次に、TiN膜32上にAl配線33を形成する。ここで、Ti膜18を形成する工程において、圧力が0.3Pa以下の雰囲気中で物理気相成長法を用いる。これにより、Ti膜18とSiO2層間膜13との間にTiO2膜31が形成される。
【選択図】図9
Description
本発明は、バリアメタルが薄い場合でもAl配線のモフォロジ及びエレクトロマイグレーションを改善することができる半導体装置の製造方法に関するものである。
近年、フラッシュメモリなどの半導体デバイスにおいて、Al配線のピッチが0.4μm以下と非常に狭くなっている。これに伴って、高密度プラズマCVD(HDP-CVD)などで形成する層間膜の埋め込みマージンが縮小している。このため、Al配線のモフォロジに起因してAl配線に局所的に膜厚が大きい部分があると、その部分だけ埋め込みが不十分となり、Al配線間の経時絶縁破壊(TDDB: Time Dependent Dielectric Breakdown)が劣化する。従って、Al配線のモフォロジの改善が重要である。
Al配線のモフォロジを改善するためには、Al配線の(111)配向強度を強めればよいことが広く知られている。これによりモフォロジだけでなくエレクトロマイグレーションも改善する。
下層のTiN/TiバリアメタルとAl配線の間の結晶構造に着目し、Ti膜を(002)、TiN膜を(111)に配向させる技術が提案されている(例えば、特許文献1〜5参照)。ここで、Tiは六方晶、TiNとAlは立方晶であるために、Tiの(002)面、TiNの(111)面、Alの(111)面は構造がすべて6回対称となる。また、Tiの原子間隔は0.295nm、TiNの原子間隔は0.300nm、Alの原子間隔は0.286nmと近い。このため、Ti膜を(002)に配向させることで、その影響を受けてTiN膜及びAl配線は(111)配向となり易くなる。
また、Ti膜を(002)に配向させるために、Ti膜の膜厚を30nm以上、好ましくは50nm以上とする技術が提案されている(例えば、特許文献5参照)。
ピッチが狭いAl配線間での埋め込み不良によるボイド発生を防ぐためには、配線とバリアメタルの合計膜厚を薄くする必要がある。また、配線抵抗の上昇を招くため、Al層をあまり薄くすることはできない。従って、バリアメタルの合計膜厚を薄くする必要がある。例えば130nm世代のAl配線(ピッチが0.4μm以下)では、バリアメタルの合計膜厚を30nm以下にしなければ、現在のプロセスでは十分に低い抵抗を確保したまま埋め込み性を確保することができない。
よって、バリアメタルが薄い場合は、従来のようにTi膜を厚くして(002)に配向させることはできず、Al配線のモフォロジ及びエレクトロマイグレーションを改善することはできなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、バリアメタルが薄い場合でもAl配線のモフォロジ及びエレクトロマイグレーションを改善することができる半導体装置の製造方法を得るものである。
本発明の一実施例に係る半導体装置の製造方法は、半導体基板上に酸化膜を形成する工程と、酸化膜上にTi膜を形成する工程と、Ti膜上にTiN膜を形成する工程と、TiN膜上にAl配線を形成する工程とを有する。そして、Ti膜を形成する工程において、圧力が0.3Pa以下の雰囲気中で物理気相成長法を用いることにより、Ti膜と酸化膜の界面にTiO2膜が形成される。
この実施例によれば、バリアメタルが薄い場合でもAl配線のモフォロジ及びエレクトロマイグレーションを改善することができる。
実施の形態1.
以下、本発明の実施の形態1に係る半導体装置の製造方法について図面を用いて説明する。
以下、本発明の実施の形態1に係る半導体装置の製造方法について図面を用いて説明する。
まず、図1に示すように、半導体基板11上に、Al膜,TiN/Ti/Al積層膜,Cu膜などの金属膜を形成した後にパターニングを行って下層配線12を形成する。
次に、図2に示すように、下層配線12を覆うように半導体基板11上にSiO2層間膜13(酸化膜)を形成する。なお、SiO2層間膜13の代わりに、SiOC,SiOF,SiON,これらの積層構造などの酸化膜を用いてもよい。また、BSG,PSG,PSG,FSGなど多量の不純物を含む酸化膜を用いてもよい。また、下層配線12とSiO2層間膜13の間に、SiN,SiCNなどの酸素を含まない絶縁膜を形成してもよい。
次に、図3に示すように、SiO2層間膜13上にレジスト14を塗布する。そして、マスクをかけて露光し、レジスト14をパターニングする。このレジスト14をマスクとして用いてSiO2層間膜13を適当なガスで異方性エッチングすることで、SiO2層間膜13を貫通して下層配線12の一部を露出させる開口15を形成する。その後、適当な薬液を用いてレジスト14を除去する。
次に、図4に示すように、PVD,CVD,めっきなどの方法を用いて、SiO2層間膜13上及び開口15内にW膜16を形成する。なお、Wの代わりに、Cu,Al,Ru,Pd,Ti,Ta,ポリSi,V,Cr,Mn,Fe,Co,Nb,Mo,Rh,Ag,Re,Os,Ir,Pt,Auなどを用いてもよい。また、これらの合金,導電性化合物(窒化物,ホウ化物など),これらを組み合わせた積層構造などを用いてもよい。
次に、図5に示すように、エッチバック,CMPなどの方法を用いてSiO2層間膜13上のW膜16を除去して、SiO2層間膜13内にプラグ17を形成する。
次に、図6に示すように、SiO2層間膜13上及びプラグ17上にTi膜18を形成する。この際、圧力が0.3Pa以下、好ましくは圧力が0.15Pa以下の雰囲気中で物理気相成長法(PVD: Physical Vapor Deposition)を用いる。
具体的には、図7に示すように、真空チャンバ21内のステージ22上にウェハ23を載せる。ステージ22に対向してTiターゲット26が配置されている。ステージ22とTiターゲット26の間には、ステージ22を正極、Tiターゲット26を負極とするDC電源27が設置されている。そして、真空ポンプ24により真空チャンバ21内の圧力を10−5〜10−6Pa程度まで下げた後、真空チャンバ21にArガスを導入する。ただし、その圧力は0.3Pa以下、好ましくは0.15Pa以下とする。この状態でDC電源27から電力を印加すると、Arプラズマ28が真空中に形成される。Arプラズマ28中ではArイオンと電子が分離しているが、Arイオンは正電荷を持つため、負極であるTiターゲット26に向かって加速され衝突する。この衝突の衝撃により、Tiターゲット26からTi原子が叩き出される。そのTi原子をTiターゲット26に対向して配置されたウェハ23上に層状に付着させる。
ここで、SiO2上にTiを成膜すると、SiO2が還元されてTiの一部がTi酸化物に変わる。これは、Ti酸化物の安定相(TiO2)の生成エネルギーが、SiO2に比べて低いことによる。しかし、Tiの酸化物にはTiO2以外の準安定相も存在し、また表面コンタミなどの影響もあるため、この還元反応はミクロに見て一様には起きず、界面付近は種々のTi酸化物が混じった状態となる。従って、所々にTi原子をトラップするようなサイトが生じる。このような表面に飛来したTi原子は、マイグレーションが阻害され、自由な結晶成長ができない。このために、Ti膜18の(002)面の配向強度は弱くなる。
これに対し、上記のようにTi膜18を形成する際に、圧力が0.3Pa以下、好ましくは圧力が0.15Paの雰囲気中で物理気相成長法を用いると、Ti原子のSiO2層間膜13上への入射エネルギーが高くなる。このため、SiO2とTiの反応性が高くなり、Ti膜18とSiO2層間膜13の界面に固相反応が起きて安定なTiO2膜31が均一に形成される。このようにTiO2が均一に形成された表面では、Tiの原子は自由にマイグレートすることができるため、Ti膜18の最安定表面(最稠密面)である(002)面の配向強度が自動的に強くなる。なお、上記のような低圧力の雰囲気中での物理気相成長法ではプラズマインピーダンスの上昇のために自己バイアスが高くなっているが、Ti原子の入射エネルギーを更に高くするために、Tiターゲット26とウェハ23との間にバイアスをかけてもよい。
次に、図8に示すように、Ti膜18上にTiN膜32を形成する。形成方法として熱窒化以外の方法を用いる。具体的には、Ar−N2ガス系を用いた反応性スパッタや、Ti膜18の形成後にN2,NH3等を用いてプラズマ窒化処理を行う。また、下層のTi膜18の(002)配向強度が強いため、TiN膜32の(111)配向強度が自動的に強くなる。
次に、図9に示すように、TiN膜32上にPVD,CVD,めっき,又はこれらを組み合わせた方法を用いてAl配線33を形成する。下層のTiN膜32の(111)配向強度が強いため、Al配線33の(111)配向強度が自動的に強くなる。
よって、Al配線のモフォロジ及びエレクトロマイグレーションを改善することができる。この効果は、バリアメタルであるTi膜18、TiO2膜31及びTiN膜32の合計膜厚が30nm以下と薄い場合でも得ることができる。
また、SiO2層間膜13上にTiO2膜31を反応性スパッタやポスト酸化などで形成する方法では、プラグ17も酸化されてビア抵抗の上昇を招く。これに対し、本実施の形態のようにTi膜18とSiO2層間膜13の界面に固相反応を起してTiO2膜31を形成する方法では、そのような問題は生じない。
本実施の形態による効果を確認するためにX線回折(XRD: X-Ray Diffraction)を用いて行った実験の結果について説明する。
ここで、X線回折とは、結晶内の原子によるブラッグ反射を用いて膜の配向を評価する方法である。X線回折法として、基板に垂直な方向の面間隔を測定するout-of-plane XRDが一般的である。しかし、バリア膜は膜厚が10nm程度以下と薄いため、out-of-plane XRDでは十分な原子面数が取れず、測定が困難である。そこで、基板面と平行にX線を入射させるin-plane XRDを用いる。基板に垂直で、かつ入射方向となす角度がθである面間隔dの原子面があると、2dsinθ=nλを満たす方向に回折が現れる。従って、θを変えながら回折強度を測定し、ピークの位置を評価することにより、面内方向の配向を調べることができる。また、in-plane XRDは、基板に垂直な原子面からの回折のみを測定するため、10nm程度の薄膜においても測定が可能である。ただし、ピークとして検出されるのは配向面と直交する面であり、配向は直接には求められないことに注意しなければならない。また、基板と完全に平行にX線を入射するのは実際には不可能であるので、0.1°〜1°程度の微少な角度φをつけて、基板の上方からX線を入射させる。この角度が入射角であり、大きくなるほど基板内部への侵入長が長くなるため、より内部からの回折が得られる。
図10は、物理気相成長法を用いてSiO2層間膜上にTi膜を形成して、in-plane XRDを行った結果を示す図である。Ti膜の膜厚を10nmとした。この実験の結果、成長中の雰囲気の圧力を0.093Paにした場合、0.40Paにした場合に比べてTiO2膜の形成が促進され、Ti(100)及びTi(110)の強度が増し、Ti(101)の強度が減少した。ただし、in-plane XRDでは配向に直交する回折が観測されるため、TiO2膜の形成によりTi層の(002)配向強度が強くなったことが分かった。
また、TiO2のピーク強度は入射角とともに増大する。そして、Tiのピーク強度は入射角とともに減少する。in-plane XRDでは入射角が大きくなるほど構造の内部からの信号が出てくるため、TiO2がTiの上面ではなく、下面に存在することが分かった。
図11は、物理気相成長法を用いてSiO2層間膜上にTi膜とTiN膜を形成して、in-plane XRDを行った結果を示す図である。Ti膜の膜厚を10nm、TiN膜の膜厚を20nmとした。この実験の結果、TiNの強度が最大となる入射角において、TiNの(220)のピークの半値幅は、成長中の雰囲気の圧力を0.40Paとした場合は約2.5°であるのに対し、0.093Paとした場合は約1.4°となっている。従って、成長中の雰囲気の圧力を0.093Paにした場合、0.40Paにした場合に比べてTiNの(220)のピークが高く、半値幅が狭くなっており、TiNの(111)配向強度が強くなっていることが分かった。
なお、TiNの(220)のピークに着目したのは、in-plane XRDではウェハ面に直交する面からの回折が観測されることと、(110)は(111)に直交するが(100)は(111)に直交しないことによる。
図12は、物理気相成長法を用いてSiO2層間膜上にバリアメタルとしてTi膜とTiN膜を形成し、その上にAl配線を形成して、Al配線の表面プロファイルのRMS値を原子間力顕微鏡(AFM: Atomic Force Microscope)で測定した結果を示す図である。Ti膜の膜厚を10nm、TiN膜の膜厚を20nm、Al配線の膜厚を150nmとした。この実験の結果、RMS値は、成長中の雰囲気の圧力を0.40Paとした場合は10nmであるのに対し、0.093Paとした場合は6nmとなっている。従って、本実施の形態によれば、バリアメタルが30nmと薄い場合でもAl配線のモフォロジを改善することができることが分かった。
図13は、物理気相成長法を用いてSiO2層間膜上にバリアメタルとしてTi膜とTiN膜を形成し、その上にAl配線を形成して、Al配線のエレクトロマイグレーション(EM)寿命を測定した結果を示す図である。Al配線の幅を2μmとした。この実験の結果、EM寿命は、成長中の雰囲気の圧力を0.40Paとした場合は20年であるのに対し、0.093Paとした場合は100年と大幅に伸びた。従って、本実施の形態によれば、バリアメタルが30nmと薄い場合でもエレクトロマイグレーションを改善することができることが分かった。
実施の形態2.
本発明の実施の形態2に係る半導体装置の製造方法では、Ti膜18を形成する工程において、ステージ22によりウェハ23を加熱して、半導体基板11の温度を210℃以上にする。その他の構成は実施の形態1と同様である。
本発明の実施の形態2に係る半導体装置の製造方法では、Ti膜18を形成する工程において、ステージ22によりウェハ23を加熱して、半導体基板11の温度を210℃以上にする。その他の構成は実施の形態1と同様である。
図14は、物理気相成長法を用いてSiO2層間膜上にTi膜とTiN膜を形成して、in-plane XRDを行った結果を示す図である。Ti膜の膜厚を10nm、TiN膜の膜厚を20nmとした。この実験の結果、成長中の半導体基板の温度を210℃にした場合、50℃にした場合に比べてTiNの(220)のピークが高く、半値幅が狭くなっており、TiNの(111)配向強度が強くなっていることが分かった。
図15は、物理気相成長法を用いてSiO2層間膜上にバリアメタルとしてTi膜とTiN膜を形成し、その上にAl配線を形成して、Al配線の反射率を測定した結果を示す図である。Ti膜の膜厚を10nm、TiN膜の膜厚を20nm、Al配線の膜厚を150nmとした。この実験の結果、反射率は、成長中の半導体基板の温度を50℃とした場合は0.5であるのに対し、210℃とした場合は0.9と著しく向上した。
一般にAl配線では反射率と表面ラフネスの間に強い相関があり、反射率が高いほど表面が平滑であることが広く知られている。従って、本実施の形態によれば、バリアメタルが30nmと薄い場合でもAl配線のモフォロジを改善することができることが分かった。
以上説明したように、Ti膜18を形成する工程において半導体基板11の温度を210℃以上にすることにより、実施の形態1と同様にTi膜18とSiO2層間膜13との間にTiO2膜31が形成され、実施の形態1と同様の効果を得ることができる。なお、上記実施の形態では半導体基板11の温度を210℃以上としたが、半導体基板11の温度を150℃以上としてもTi膜18とSiO2層間膜13との間にTiO2膜31が形成され、実施の形態1と同様の効果を得ることができる。
11 半導体基板
13 SiO2層間膜(酸化膜)
17 プラグ
18 Ti膜
32 TiN膜
33 Al配線
13 SiO2層間膜(酸化膜)
17 プラグ
18 Ti膜
32 TiN膜
33 Al配線
Claims (4)
- 半導体基板上に酸化膜を形成する工程と、
前記酸化膜上にTi膜を形成する工程と、
前記Ti膜上にTiN膜を形成する工程と、
前記TiN膜上にAl配線を形成する工程とを有し、
前記Ti膜を形成する工程において、圧力が0.3Pa以下の雰囲気中で物理気相成長法を用いることにより、前記Ti膜と前記酸化膜の界面にTiO2膜が形成されることを特徴とする半導体装置の製造方法。 - 半導体基板上に酸化膜を形成する工程と、
前記酸化膜上にTi膜を形成する工程と、
前記Ti膜上にTiN膜を形成する工程と、
前記TiN膜上にAl配線を形成する工程とを有し、
前記Ti膜を形成する工程において、前記半導体基板の温度を150℃以上にすることにより、前記Ti膜と前記酸化膜の界面にTiO2膜が形成されることを特徴とする半導体装置の製造方法。 - 前記酸化膜内にプラグを形成する工程を更に有し、
前記Ti膜を前記酸化膜上及び前記プラグ上に形成することを特徴とする請求項1又は2に記載の半導体装置の製造方法。 - 前記Ti膜、TiO2膜及び前記TiN膜の合計膜厚が30nm以下であることを特徴とする請求項1〜3の何れか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155684A JP2008311315A (ja) | 2007-06-12 | 2007-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155684A JP2008311315A (ja) | 2007-06-12 | 2007-06-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008311315A true JP2008311315A (ja) | 2008-12-25 |
Family
ID=40238691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007155684A Pending JP2008311315A (ja) | 2007-06-12 | 2007-06-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008311315A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164940A (ja) * | 2011-02-09 | 2012-08-30 | Rohm Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-06-12 JP JP2007155684A patent/JP2008311315A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164940A (ja) * | 2011-02-09 | 2012-08-30 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Choi et al. | Phase, grain structure, stress, and resistivity of sputter-deposited tungsten films | |
TWI334641B (en) | Structure to improve adhesion between top cvd low-k dielectric and dielectric capping layer | |
TWI269404B (en) | Interconnect structure for semiconductor devices | |
JP5654794B2 (ja) | 半導体装置の製造方法 | |
TWI374482B (ja) | ||
TWI302016B (en) | Method for fabricating low resistivity barrier for copper interconnect | |
TW200809923A (en) | Dual-damascene process to fabricate thick wire structure | |
JPH08512435A (ja) | 高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマイクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体 | |
US6967155B2 (en) | Adhesion of copper and etch stop layer for copper alloy | |
CN108615703A (zh) | 具有全包覆线的互连体 | |
TW200952119A (en) | Semiconductor device and method of manufacturing same | |
JP4498391B2 (ja) | 半導体装置の製造方法 | |
JP5194393B2 (ja) | 半導体装置の製造方法 | |
TW525285B (en) | A tailored barrier layer which provides improved copper interconnect electromigration resistance | |
TW480632B (en) | Method for producing a flat interface for a metal-silicon contact barrier film | |
US20050242430A1 (en) | Multi-level semiconductor device with capping layer with improved adhesion | |
JP2008311315A (ja) | 半導体装置の製造方法 | |
KR20010030091A (ko) | 반도체 장치의 제조방법 | |
JP4943111B2 (ja) | 半導体装置の製造方法 | |
Killge et al. | Copper-based TSV: Interposer | |
TW473922B (en) | Semiconductor device and method of manufacturing the same | |
KR20220028935A (ko) | 인터커넥트 구조체의 형성방법 | |
US8338953B2 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
JP3890722B2 (ja) | 半導体装置の銅配線 | |
JP2000124310A (ja) | 半導体装置およびその製造方法 |