523987 五、發明說明（1 ) 發明之技術領域 本發明與一種電平移動電路有關，尤與以輸入信號與反 相輸入信號作用之電平移動電路有關。 發明之背景 圖10係先前之電平移動電路構造電路圖。上述電平移動 電路之電平移動部101，包括4個M0S電晶體，即PM0S 電晶體P81及P82，NMOS電晶體N81及N82。 PMOS電晶體P81與NM〇s電晶體N81，於電源電壓 VHH、VLL間藉反相輸出信號out B之端子，串聯連 接。又同樣、PM〇S電晶體P82及NMOS電晶體N82，亦 於％源電壓VHH、VLL間藉反相輸出信號〇υτ之端子， 串聯連接。又上述輸出信號〇υτ亦成爲向pM〇s電晶體 P81閘極之輸入，而反相輸出信號out b亦成爲向PMOS 電晶體P82閘極之輸入。 將輸入信號IN輸入NMOS電晶體N81之閘極。一方 面、將以反相部102將上述輸入信號IN反相之反相輸入信 號IN B ’輸入NMOS電晶體N82之閘極。上述反相部 102係將PMOS電晶體P83及NMOS電晶體N83 ,於電 源電壓VHL、VLL間串聯連接之構造。 於上述構造之電平移動電路，輸入低電平（電壓VL)之輸 入信號IN之信號時，NMOS電晶體N81即關斷。又上述 輸入信號IN並施加於反相部1〇2之PMOS電晶體P83及 NMOS電晶體N83之閘極，由此PMOS電晶體P83接 通，而NMOS電晶體N83關斷。即反相部1〇2之輸出， -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·-裝------.—訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523987 A7 五、發明說明（2 因僅PMOS電晶體P83接通，而成爲VHL之輸出電壓。 (請先閱讀背面之注意事項再填寫本頁} 因此、將上述輸入信號IN反相之高電平（電壓VHL)之反 相輸入信號IN B，輸入NMOS電晶體N82接通。故於上 述NMOS電晶體N82之汲極側，輸出信號OUT之電平成 爲VLL電平。將此輸出信號OUT連接於閘極之PMOS電 晶體P8 1 ’因閘電平爲VLL而接通，於没極側反相輸出信 號OUT B之電平成爲VHH電平。該VHH電平之反相輸 出信號OUT B成爲閘輸入之PMOS電晶體P82接通。 如此、上述電平移動電路，低電平（電壓VL)之輸入信號 IN輸入時，輸出信號OUT穩定於VLL電平，而反相輸出 信號OUT B穩定於VHH電平。反之、輸入信號ιΝ成爲 高電平（電壓VH)時，輸出信號OUT穩定於Vhh電平， 而反相輸出信號OUT B穩定於VLL電平。 又於上述圖10之構造，爲了獲得輸入NM〇s電晶體 N82閘極之反相輸入信號IN B，而使用反相部1〇2，惟如 圖11所示、亦可去除該反相部102，從外部輸入iN b， 實施相同之電平移動動作。 可是、圖10所示上述先前之電平移動電路，除電平移動 後之電路用電源電壓（VHH、VLL)外，更需形成電平移動 前之反相輸入信號之反相部102用電源電壓（vhl)。此等 電源需從外部輸入上述電平移動電路，而關係著電路端子 數之增加。 此外、圖11所示電平移動電路，由外部電路形成反相輸 入信號IN B，輸入該電平移動電路，惟此時因需從外部輸 -5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 523987 A7 B7 五、發明說明（3) (請先閱讀背面之注意事項再填寫本頁) 入之信號之大部分，需要該信號之反相信號，故關係著端 子數之增加。 發明之概述 本發明之目的爲能以簡單電路構造提供實現減低輸入端 子數及低消耗電力化之電平移動電路及圖像顯示裝置。 本發明之電平移動電路，爲達成上述目的，包含：電平 移動機構，輸入輸入信號、及使該輸入信號之高/低反相之 反相輸入彳&號’並連接於南電源電屢'之弟1電堡'及低電源 電壓之第2電壓，依輸入信號及反相輸入信號之高/低，轉 * 換第1電壓及第2電壓輸出；反相輸入信號生成機構，輸 入第3電壓，供給上述輸入信號、及上述第1電壓及第2 電壓中之任何一方，及上述反相輸入信號之低電平或高電 平之輸出電平，並由於依上述輸入信號之高/低，轉換輸出 電壓電平，以形成使上述輸入信號反相之反相輸入信號； 及分壓機構，於上述第1及第2電壓間，分壓抽出上述第3 電壓。 經濟部智慧財產局員工消費合作社印製 電平移動機構之輸入，需要輸入信號與將此反相之反相 輸入信號時，除供給輸出信號之高電平及低電平之第1及 第2電壓以外，需要供給反相輸入信號之低電平或高電平 之輸出電平之第3電壓。 ； 此第3電壓，先前、從電平移動電路外部做爲電源電壓 供給，而需要其所需之端子，惟上述構造、上述第3電 壓，係於分壓機構由第1及第2電壓之分壓形成。故無需 輸入第3電壓用之端子，而可實現電平移動電路之端子數 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 523987 A7 B7 五、發明說明（4) 之削減。 又本發明之電平移動電路，其係對外部輸入之輸入信 號，於内部形成其反相信號之反相輸入信號，依輸入信號 及反相輸入信號之高/低，移動輸入信號電平輸出，其特徵 在於從供給電平移動後之輸出信號之輸出電平之電源電 壓，以電阻分割生成供給上述反相輸入信號之低電平或高 電平之輸出電平電壓。 於先前之電平移動電路，用輸入信號及反相輸入信號 時，反相輸入信號可考慮與輸入信號同樣從外部輸入之情 形，及於内部形成之情形。上述反相輸入信號爲外部輸入 之情形時，於電平移動電路需要其所需之輸入端子。又即 使於内部形成反相輸入信號時，除供給電平移動後之輸出 信號之輸出電平之電源電壓以外，需要供給該反相輸入信 號之低電平或高電平之輸出電平之電壓，而需要供給此電 壓用之端子。 針對此、本發明之電平移動電路構造，從供給電平移動 後之輸出信號之輸出電平之電源電壓，以電阻分割生成供 給反相輸入信號之低電平或高電平之電壓。即於上述電平 移動電路，僅需輸入電平移動後之輸出信號之輸出電平之 電源電壓用端子即可，而可削減端子數。 又本發明之圖像顯示裝置，其特徵爲主動·陣列型，將 實施顯示之像素設置爲陣列狀，而資料信號驅動電路及掃 描信號驅動電路具有上述電平移動電路。 上述圖像顯示裝置，可削減資料信號驅動電路及掃描信 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -1 裝------.--訂---------· 523987 A7 B7 五、發明說明（5) 號驅動電路之端子數。 (請先閱讀背面之注意事項再填寫本頁) 本發明之另一其他目的、特徵及優點，從以下所示記載 應能充分了解。又本發明之益處由參考附圖之下列説明應 可明白。 發明之實施形態 就本發明之一實施例説明如下。 圖1係本實施形態有關之電平移動電路構造例圖。上述 電平移動電路之電平移動部（電平移動機構）1，包括4個 MOS電晶體，即PMOS電晶體P11及P12，NMOS電晶 體 Nil 及 N12。 PMOS電晶體P11與NMOS電晶體Nil，於電源電壓 VHH、VLL間藉反相輸出信號OUT B之端子，串聯連 接。同樣、PMOS電晶體P12及NMOS電晶體N12，亦於 電源電壓VHH、VLL間藉座_輸出信號OUT之端子，串 聯連接。又上述輸出信號OUT亦成爲向PMOS電晶體 P11閘極之輸入，而反相輸出信號OUT B亦成爲向PMOS 電晶體P12閘極之輸入。 經濟部智慧財產局員工消費合作社印製 將輸入信號IN輸入NMOS電晶體Nil之閘極。一方 面、將以反相部（反相輸入信號生成機構）2將上述輸入信 號IN反相之反相輸入信號IN B，輸入NMOS電晶體N12 之閘極。上述反相部2係將PMOS電晶體P13及NMOS 電晶體N13，於電源電壓VHL及VLL間_聯連接之構 造0 於上述構造之電平移動電路，輸入低電平（電壓VL)之輸 -8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 523987 A7 B7 五、發明說明（6) 入信號IN之信號時，NMOS電晶體N11即關斷。又上述 輸入信號IN並施加於反相部2之pM0S電晶體pi3及 NMOS電晶體N13之閘極，由此PM0S電晶體pl3接 通，而NMOS電晶體N13關斷。即反相部2之輸出，因僅 PMOS電晶體P13接通，而成爲VHL之輸出電壓。 因此、將上述輸入仏號IN反相之高電平（電壓vhl)之反 相輸入信號IN B，輸入NMOS電晶體N12接通。於上述 NMOS電晶體Nl2之汲極側，輸出信號〇υτ之電平成爲 VLL電平。將此輸出信號out連接於閘極之pM〇s電晶 體P11，因閘電平爲VLL而接通，於其汲極反相輸出信號 OUT B之電平成爲VHH電平。該VHH電平之展相輸出信 號OUT B成爲閘輸入之PM0S電晶體P12^l。又本實 施形態之説明中，NMOS電晶體係將低電壓側爲源極，高 電壓側爲汲極，而PMOS電晶體則高電壓側爲源極，低電 /^侧爲 >及極。 如此、於上述電平移動電路，輸入低電平（電壓VL)之輸 入信號IN時，輸出信號OUT穩定於VLL電平，而反相輸 出信號OUT B穩定於VHH電平。反之、輸入信號IN成 爲南電平（電壓VH)時，輸出信號OUT穩定於VHH電 平，而反相輸出信號OUT B穩定於VLL電平。通常、於 上述輸入信號IN，高電平之電壓VH與電壓VHL同電 位，而低電平之電壓VL與電壓VLL同電位。 在此、於PMOS電晶體Pi3及NMOS電晶體n 13構成 之反相部2，以分壓部（分壓機構）3分壓電源電壓Vhh (第 -9 - 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) I I^ n n m HI 1··— tmf -ϋ \ —孓 I n ϋ·1 11 n ϋ ϋ— ϋ— I - Ύ-σ* 經濟部智慧財產局員工消費合作社印製 523987 Α7 Β7 五、發明說明（7) (請先閱讀背面之注意事項再填寫本頁) 1電壓）及VLL (第2電壓），形成供給高電平侧輸出之電 壓VHL (第3電壓）。上述分壓部3，將電阻R11及R12 串聯連接於電源電壓VHH及VLL間，取出此等電阻間之 * 電壓，分壓上述電壓VHH及VLL，形成電壓VHL。 由電阻分壓形成之電壓VHL，成爲與輸入信號IN之高 電平電壓VH略同等之電平，惟若爲電平移動部1動作之 電壓時，亦可爲與VH不同之電壓値。具體而言、上述 VHL値，係由此成爲閘輸入之NMOS電晶體N12之臨限 値電壓決定。 上述VHL値雖由電阻Rll、R12之電阻値之比率決定， 惟此時之穩態電流値則由合計電阻値決定，此値可因應各 信號之動作速度變更。上述電平移動電路以高頻信號動作 時，因若輸入信號IN爲低電平電壓VL，則反相輸入信號 IN B成爲高電平之電壓VHL，而需僅以短時間輸出VHL 電平之電流，故降低電阻Rll、R12之合計電阻値即可。 反之、以低頻率處理不太影響信號時序之信號時，由提 高Rll、R12之合計電阻値，即可大幅減少穩態電流。故 處理低頻率信號時，本實施形態有關之電平移動電路，不 僅可減少輸入端子數，並能對低消耗電力化有頗大貢獻。 經濟部智慧財產局員工消費合作社印製 上述分壓部3之電阻R11、R12,以由半導體元件構成爲 佳，此時、以小規模面積即可穩定製作高電阻。又即使面 積加大惟因可重疊於金屬配線下或上製作，放能有效利用 配線部等空之空間，可達成電路之小空間化。上述半導體 元件由η型半導體（例如摻雜磷之矽施體）構成，或由p型半 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 523987 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8) 導體（例如摻雜硼之矽受體）構成亦可。 又上述分壓部3之各電阻，以MOS電晶體構成亦可。圖 2(a)係用NMOS電晶體之例，此時、將同通道長之NMOS 電晶體N21、N22、N23串聯連接於電壓VHH與VLL 間’將各NMOS電晶體N21、N22、N23之閘極連接於電 源電蜃VHH。而輸出電壓VHL係從NMOS電晶體N22 及N23之連接部抽出。 又亦可使各NMOS電晶體之通道長度爲不同尺寸，俾能 獲得所希望之電壓。 在此、上述NMOS電晶體之數量及輸出電源抽出處並未 特別加以限制，爲了獲得所希望之電壓，需依電晶體特性 调整。又如圖2(b)所示，亦可以PMOS電晶體代替NMOS 電晶體。此時、各PMOS電晶體P3 1、P3 2、P3 3之閘極 係連接於電源電壓VLL。 又上述圖2(a)所示分壓部3之構造，串聯連接於電源電 壓VHH與VLL間之各NMOS電晶體之閘極，全部連接於 高電源電壓VHH，惟亦可將各NM0S電晶體之閘極，與 電晶體自身之汲極連接。即如圖3(a)所示，亦可爲將 NMOS電晶體N41之閘極連接於電源VHH，將NM〇s電 晶體N42之閘極連接於X42 ,將NMOS電晶體N43之閘 極連接於分壓部3之輸出電壓VHL之構造。 又如圖3(b)所示，即使使用PM〇s電晶體代替nm〇s 電晶體時，亦可爲將各PM0S電晶體之之閘極，與電晶體 自身之汲極連接之構造。此時即構成將PM〇s電晶體ρ5ι -11 - ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱)-------- (請先閱讀背面之注意事項再填寫本頁) 裝-------I— 参 523987 發明說明（9 ) 之鬧極連接於X51，將PMOS電晶触m 士 阳P52 <閘極連接於輸 出電壓VHL，將pM0S雷曰触 打0S P53之閘極連接於低電源 電壓VLL之構造。 又於分壓部3，串聯連接於電源VHH與vll間之電 阻，用PMOS電晶體時，亦可如圖4所示、構成將輸入信 就IN連接於此等PM〇s電晶體m⑽、p63之閉極之 f造。此時、若輸入信號IN爲低電平（VL)時，pM〇s電 晶體P61、P62、P63接通，將電壓VHL供给反相部2之 高電源（VHL)側。 一万面、於上述構造，輸入信號IN爲高電平（VH)時， 加於各個電晶體閘極-源極間之電壓即小於低電平時，因源_ 及間之電阻增高，從電源VHH流至電源VLL之電流減 小，故能控制電流，而可實現低消耗電力化。 又上述分壓部3之各電阻，亦可爲上述各電阻生成方法 之組合。 又上述説明之電平移動電路，在輸入高電平之輸入信號 IN時’輸出更高電平之輸出信號〇υτ。即上述電平移動電 路爲將輸人信號ΙΝ移動爲高電平之構造，惟即使爲將輸入 =號移動爲低電平之電平移動電路，由調整分壓部之輸出 電壓，即可實現。圖5係實施此種低電平移動之電平移動 電路構造例。 將輸入信號移動爲低電平構造之電平移動電路，於接受 輸入信號IN之輸入，將反相輸入信號ΙΝ Β，向電平移動 部1’輸出之反相部2,，將分壓部3,之分壓後電壓^入 -12 · ‘紙張尺度適用中國國家蘇(CNS)A4 χ挪公髮） (請先閱讀背面之注意事項再填寫本頁) n n in n J 、I ϋ ϋ— Mmm— ί 1 ·ϋ 1 -=7 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 523987 A7 B7_ 五、發明說明（10 ) NMOS電晶體N73之源極側，將高電壓側之電源電壓 VHH連接於PMOS電晶體P73之源極側。因此、可構成 移動於低電平之電平移動電路構造。 本實施形態有關之電平移動電路，電平移動部（電平移動 部1或電平移動部Γ)及反相部（反相部2或反相部2’），係 由多晶矽膜形成之MOS電晶體構成。又分壓部（分壓部3 或分壓部3’）亦由多晶矽膜形成之η型半導體、p型半導 體、NMOS電晶體、PMOS電晶體中之任何一種形成，由 構成電平移動部及反相部之多晶矽膜相同之膜構成。 由於如此將分壓部與電平移動部及反相部同樣，以多晶 矽膜形成，故可將上述電平移動電路整體製作爲同一基板 狀，不用外部電阻分壓，能以更簡單之構造製造電平移動 電路。 然而、於多晶矽膜形成之MOS電晶體，因臨限値之不均 勻大，其可動作範圍亦受限，故需指定分壓之電壓VHL。 具體而言、於多晶矽膜形成之MOS電晶體，對臨限値設計 値產生約2〜3 V範圍之不均勻，於NMOS電晶體若設計値 爲3V時產生約0〜6V，而PMOS電晶體倘設計値爲-3 V時 產生約-6〜0V之不均勻。 故由上述特性之多晶矽電晶體構成之電平移動電路，希 望對每批間產生之該多晶矽電晶體之臨限値之不均勻，由 適切指定電壓VHL以擴大電平移動電路之實用範圍。 圖6(a)係於使輸入電壓移動爲高電平之圖1構造之電平 移動電路，將VHH VLL間電壓以約10〜20V，將輸入電 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂· _ 523987 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（11) 壓以VLL與VLL + 5V之範圍轉換之輸入條件時之PMOS 電晶體P13之動作範圍。同圖中、橫軸表示PMOS電晶體 之臨限値，縱軸表示從電源電壓VHH及VLL，以電阻分 割形成之電壓VHL，取與電壓VLL之差做爲VHL - VLL 間電壓。 圖1構造之電平移動電路，由分壓部3形成之電壓 VHL，連接於PMOS電晶體P13之源極，由於PMOS電 晶體P13之臨限値與電壓VHL之關係，該PMOS電晶體 P13之動作範圍受到限制。具體而言、於上述PMOS電晶 體P13，（閘輸入電壓）-(源輸入電壓）<(臨限値）時即接通， 而（閘輸入電壓）-(源輸入電壓）>(臨限値）時即斷開。 茲舉臨限値-3V爲例，輸入IN爲低電平（VLL)時，電壓 丨 VLL施加於PMOS電晶體P13之閘極。此時、爲了以低電 平輸入使上述PMOS電晶體P13接通，源輸入電壓、即電 壓VHL需大於VLL + 3V。實際上、爲了更確實接通，以 IV之寬裕，電壓VHL需要VLL + 4V以上。 一方面、輸入IN爲高電平（VLL + 5V)時，電壓VLL + 5V施加於PMOS電晶體P13之閘極。此時、爲了以高電 平輸入使上述PMOS電晶體P13斷開，電壓VHL需爲 VLL + 5 + 3V。又因電晶體斷開時，若閘電壓爲臨限値以 下則電流幾乎不流通，故無需如接通時之界限（IV之寬 裕）。 故於圖1構造之電平移動電路，若PMOS電晶體P13之 臨限値爲-3V，則電壓VHL成爲VLL + 4V至VLL + 8V -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 訂--------- Φ 經濟部智慧財產局員工消費合作社印製 523987 A7 B7 五、發明說明（12) 間之電壓’故VHL - VLL間電壓即具有約4〜8 V之驅動界 限。 此時、NMOS電晶體之臨限値電壓，若爲電平移動器動 作之電壓，則無需特別指定。具體而言、輸入之高電平與 低電平間之電壓爲約-IV以下，則可動作。 又即使上述PMOS電晶體P13之臨限値取-3V以外値 時，VHL - VLL間電壓之驅動界限，係如圖6(a)所示，雖 其範圍不同惟具有與臨限値·3 V時相同之驅動界限。故表 示上述PMOS電晶體P13在圖中斜線影線所示可動作範 圍。 茲如上述、臨限値設計値爲-3V之PMOS電晶體P13， 其臨限値於批間不均勻，具有-6〜0V之不均勻，惟其不均 勻並非均等，而成爲設計値爲-3V之臨限値之頻率爲最 高。而上述臨限値之與設計値（-3V)之差愈大之臨限値，發 生頻率愈低。 對上述PMOS電晶體P13之臨限値不均勻，爲穩定驅動 上述電平移動電路計，最好將PMOS電晶體P13之成爲源 輸入電壓之電壓VHL，指定於上可動作範圍之更廣範圍， 且能以接近-3 V設計値範圍覆蓋之値。 以圖6(a)爲例更具體説明如下。即對具有照設計-3V臨 限値之PMOS電晶體P13，VHL - VLL間電壓爲4〜8V之 任意値時，能使其穩定動作。然而、將VHL - VLL間電壓 指定爲4或8V時，由圖6(a)可知，爲上述PMOS電晶體 P13能穩定動作計，其臨限値需爲-6〜-3V或-3〜0V範圍， -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝
P 經濟部智慧財產局員工消費合作社印制衣 523987 A7 B7 五、發明說明（13) 於該PMOS電晶體P13容許之臨限値範圍寬度爲3V。 一方面、將VHL - VLL間電壓指定爲5V、6V、7V中 之任一時，爲PMOS電晶體P13能穩定動作計，其臨限値 需爲—6〜-2V、-5〜-IV或-4〜0V範圍，於該PMOS電晶體 P13容許之臨限値範圍寬度爲4V。如此、由指定VHL -VLL間電壓（即指定電壓VHL)，即可擴大PMOS電晶體 P13容許之臨限値範圍。 又將VHL - VLL間電壓指定爲5V、6V、7V中之任一 時，PMOS電晶體P13容許之臨限値範圍寬度均爲4V，惟 將VHL - VLL間電壓指定爲6V時，其臨限値範圍最接近 ， 臨限値之設計値-3V。即將VHL - VLL間.電壓指定爲6V 時，因PMOS電晶體P13容許之臨限値範圍内臨限値之發 生頻率最高，提高得以穩定動作之電平移動電路之成品 率，故可謂最佳。 又以上説明表示依圖6(a)曲線之具體例，惟由以上觀察 可謂電壓VHL之指定値，以設定爲PMOS電晶體臨限値 之（預料發生頻率最高）設計値之驅動界限中間値爲宜。於上 述例、獲得PMOS電晶體P13之臨限値設計値之驅動界 限，VHL - VLL間電壓爲4〜8V，其中間値之6V爲最佳 之結果。 又PMOS電晶體P13之向閘極之輸入電壓之高電平，並 ’ 非如上述特定爲VLL + 5V，而亦可爲VLL + 5V以上。 輸入電壓高電平之VLL + 5V以上時，對PMOS電晶體臨 限値電壓之電壓VHL之動作界限加大。具體而言、如圖 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -----------I 裝--- (請先閱讀背面之注意事項再填寫本頁) I n ϋ ^ ^ I n n «an tMmm MmmMm an * Ύ-ΓΪ 523987 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（14) ' 6(a)所示，由於輸入電壓高電平提高IV成VLL + 6V，致 電壓VHL之上限界限加大IV，同樣提高2V時電壓VHL 之界限加大2V。如此、可與高電平輸入電壓之增加量成比 例，確保電壓VHL之上限界限。 由於如此提高上述PMOS電晶體P13之閘輸入電壓高電 平，影響電壓VHL與PMOS電晶體P13之關係，電壓 VHL之上限之電壓界限加大。此時、若不變更低電平之輸 入電壓則下限之電壓界限不變，對全部臨限値之驅動界限 加大。 i 上述圖6(b)所示例，上述PMOS電晶體P13之臨限値之 設計値爲·3ν，具有-3V臨限値之PMOS電晶體P13之驅 動界限，於VHL - VLL間電壓爲4〜9V。此時、上述驅動 界限之中間値爲6.5V，電壓VHL被指定於VLL + 6.5V。又此時、將電壓VHL指定爲VLL + 6.5V，則於 PMOS電晶體P13容許之臨限値範圍具有-0.5〜-5.5V與 5V之寬度，可知比圖6(a)所示例，容許之臨限値範圍寬度 寬IV。 以上説明係説明將輸入電壓移動於高電平之圖1之構造 之電平移動電路爲例，惟即使將輸入電壓移動於低電平構 造之電平移動電路，亦對批間產生之多晶矽電晶體（移動於 ， 低電平構造之電平移動電路爲NMOS電晶體）之臨限値之不 均勻，適切指定電壓VHL，即可廣取電平移動電路之實用 範圍。 圖7係（a)係於將輸入電壓移動於低電平之圖5構造之電 -17- (請先閱讀背面之注意事項再填寫本頁) 丨裝
emmmmw tmt n -ϋ 1> I ^ a m I aan ie —B_i 0mM§ I 參 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 523987 A7 B7 五、發明說明（15 ) 平移動電路，將VHL _ VLL間電壓以約10〜20V，將輸入 電壓以VLL-5V肖VLL之範圍轉換之輸入條件時之 NM〇S電晶體N73之動作範圍。同圖中、橫軸表示NMOS 電晶體之臨限値，縱軸表示從電源電壓vhh及vll，以 電阻分割形成之電壓VHL，取與電壓VHH之差做爲vhh -VHL間電壓。 圖5構造之電平移動電路，由分壓部3，形成之電壓 VHL，連接於NMOS電晶體N73之源極，由於NMQS電 晶體N73之臨限値與電壓VHL之關係，該NM〇s電晶體* N73之動作範圍受到限制。 妓舉臨限値3V爲例，輸入in爲低電平（VHH-5V)時， 電壓VHH_5V施加於NMOS電晶體N73之閘極。此時、 爲了以低電平輸入使上述NMOS電晶體N73斷開，源輸入 電壓、即電壓VHL需大於VHH-5-3V(即VHH-8V以 上）。 一方面、輸入IN爲高電平（VHH)時，電壓VHH施加於 NMOS電晶體N73之閘極。此時、爲了以高電平輸入使上 述NMOS電晶體N73接通，電壓VHL需爲VHH-3V以 下。實際上、爲更確實接通計，電壓VHL需爲VHH-4V 以下。 故於圖5構造之電平移動電路，若nm〇S電晶體N73之 臨限値爲3V，則電壓VHL成爲VHH-4V至VHH-8V間 之電壓，故VHH - VHL間電壓即具有約4〜8V之驅動界 限。 -18 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮) " (請先閱讀背面之注意事項再填寫本頁) -丨裝 .— ！訂--------- 經濟部智慧財產局員工消費合作社印製 523987
五、發明說明（16) 此時、PMOS電晶體之臨限値電壓，若爲電平移動器動 作之電壓，則無需特別指定。具體而言、PM〇s電晶體之 臨限値絕對値爲輸入之高電平與低電平間之電壓约_丨 下，則可動作。 又即使上述NMOS電晶體N73之臨限値取3V以外値 時，VHH _ VHL間電壓之驅動界限，係如圖7(a)所示， 雖其範圍不同惟具有與臨限値3V時相同之電壓寬度之驅動 界限。故表示上述NMOS電晶體N73在圖中斜線影線所示 可動作範圍。 又即使於將輸入電壓移動於低電平構造之電平移動電 路，電壓VHL之指定値，以設定爲NMOS電晶體臨限値 之（預料發生頻率最高）設計値之驅動界限中間値爲宜。故依 圖7(a)曲線之例、NMOS電晶體N73之臨限値設計値（茲 爲3V)之驅動界限，VHH - VHL間電壓爲4〜8V，其中間 値之6V爲最佳。 又NMOS電晶體N73之向閘極之輸入電壓之低電平，立 非如上述特定爲VHH-5V，而亦可爲VHH-5V以下。輸入 電壓低電平爲VHH-5V以上時，對NMOS電晶體臨限値 電壓之電壓VHL之動作界限加大。具體而言、如圖7(b)所 示，由於輸入電壓低電平降低IV成VHH-6V，致電壓 VHL之上限界限加大1V，同樣降低2V時電壓VHL之界 限加大2V。如此、可與低電平輸入電壓之增加量成比例’ 確保電壓VHL之上限界限。 由於如此降低上述NMOS電晶體N73之閘輸入電壓低電 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -1 — (請先閱讀背面之注意事項再填寫本頁) 訂·- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 523987 A7 B7 五、發明說明（17) 平，影響電壓VHL與NMOS電晶體N73之關係，電壓 VHL之上限之電壓界限加大。此時、若不變更高電平之輸 入電壓則下限之電壓界限不變，對全部臨限値之驅動界限 力口大。 上述圖7(b)所示例，上述NMOS電晶體N73之臨限値 之設計値爲3V，具有3V臨限値之NMOS電晶體N73之 驅動界限，於VHH - VHL間電壓爲4〜9V。此時、上述驅 動界限之中間値爲6.5V，電壓VHL被指定於VHH -6.5V。又此時、將電壓VHL指定爲VHH-6.5V，則於 NMOS電晶體N73容許之臨限値範圍具有0.5〜5.5V與5V 之寬度，可知比圖7(a)所示例，容許之臨限値範圍寬度寬 IV。 又本實施形態有關之上述電平移動電路，由分壓部（3或 3’）之電阻之總電阻値（以下、稱分壓電阻値），可決定可動 作之頻率特性。圖8係分壓電阻値與電平移動電路之可動 作頻率之關係。同圖中、以斜線影線所示區爲電平移動電 路之可動作區。由同圖可知、分壓電阻値愈小，雖電平移 動電路可動作之動作頻率範圍甚廣，而分壓電阻値愈大， 該電平移動電路可動作之動作頻率愈小。 因此、本發明之電平移動電路，特別對轉換不依靠動作 頻率之DC電位有效，盡量提高電阻値即可實現低消耗電 力化。 上述電平移動電路之實際使用用途例，使用於主動陣列 型圖像顯示裝置，轉換資料信號驅動電路或掃描信號驅動 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·Βϋ 1 n mmmemm n an 1 T ^ fl 10 ammmB n l ί I a— I 一 523987 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（18) 電路驅動方式之模式轉換等，以DC轉換之信號。故分壓 部之分壓電阻盡可能加大，而可實現低消耗電力化。 於本發明、電平移動部1或i’之構造並非特定，而需輸 入信號IN與反相輸入信號IN B者即可。 此外、由提高電平移動電路整體之電阻値，可抑低穩態 電流値，特別對無需快速之DC系電平移動器有效。 如以上、本實施形態有關之電平移動電路，包括：電平 移動郅1，輸入輸入信號IN、及使該輸入信號IN之高/低 反相之反相輸入信號IN B，並連接於高電源電壓之VHH 及低電源電壓之VLL，依輸入信號in及反相輸入信號IN B之向/低，轉換VHH及VLL·輸出；反相部2，輸入電壓 VHL，供給上述輸入信號IN、與電源電壓νιχ，及上述反 相輸入信號IN B之高電平之輸出電平，並由於依上述輸入 信號IN之高/低，轉換輸出電壓電平，以形成使上述輸入 化號IN反相之反相輸入信號in B ;及分壓部3，於上述電 源電壓VHH及VLL間，分壓抽出上述電壓VHL。 電平移動部1之輸入，需輸入信號IN及將此反相之反相 輸入信號IN B時，除供給輸出信號之高電平及低電平之電 源電壓VHH及VLL以外，需供給反相輸入信號IN B之低 電平或高電平之輸出電平之電壓VHL。 先釗、電壓VHL從電平移動電路外部以電源電|供给， 而需要其所需端子，惟上述構造、上述電壓VHL，於分壓 部3由電源電壓VHH及VLL之分壓形成。故無需輸入電 壓VHL用之端子，而可實現電平移動電路之端子數之削 ----------I 裝------.—訂--------- (請先閱讀背面之注意事項再填寫本頁) -21 -
523987 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（19 ) 減 VLL·間，#腺私一串聯連接於上述電源電壓VHH及 並知輸入信號IN連接於迚荽 P61〜P63各閘極。 、接於此寺PMOS電晶體 依上述構造，將低電平輪 體P6U63各閘極陆 仏唬^輸入上述PM〇S電晶 通，於上述分壓部:二等、PM〇S電晶體P61〜P63接 IN爲高泰平睡ra、以刀壓抽出電壓VHL。又輸入信號 電平時、< ’ ^於各個電晶11之閑·㈣間之電恩比低 ;=、=及極間之電阻增高，從電源 力化。〈_減小’故能控制電流，而可實現低消耗電 述電平移動電路，上述分壓部3 於？電源電壓VHH及VLL間之電阻構成。 I#、平#動電路，其構成要素之各電晶體之半導 或電阻最好爲多晶料膜形成之構造。 製:i=動:7將分壓部3形成之電晶體或電阻， 電平浐勒兩欠敕触，及反相郅2同一基板上。即可將上述 分壓，& % 製作於同—基板上，並*用外部電阻等 笔’说以更簡單之摄彳止制、生兩 成上迷分壓部3時： 電路。又以電阻構 下，以達成佈置之縮2時依佈置將電阻配置於配線圖案 之:：上述電平移動電路，最好構成由上述分壓部3抽出 4VHL，設疋爲電晶體（於本實施形態，圖丄構造爲上 -22- -裝--- (請先閱讀背面之注意事項再填寫本頁) .. 本紙張&適用^ (210 X 297 公釐） 經濟部智慧財產局員工消費合作社印製 523987 A7 B7 五、發明說明（2G) 述電壓VHL成爲源輸入之PMOS電晶體P13，圖5構造 爲上述電壓VHL成爲源輸入之NMOS電晶體N73)之臨限 値設計値之驅動界限中間値。 依上述構造，由於將電壓VHL設定爲電晶體臨限値設計 値之驅動界限中間値，故即使製成之電平移動電路電晶體 臨限値偏離設計値時，上述電壓VHL之設定値存在於上述 電晶體臨限値（含偏離設計値之値）之驅動界限内之可能性 高，而可穩定上述電平移動電路之動作。 又於上述電平移動電路，最好構成上述分壓部3之電阻 値總和，於電平移動電路可動作之頻率範圍内，設定爲更 大之値。 依上述構造，因上述分壓部3之電阻値總和，於電平移 動電路可動作之頻率範圍内，設定爲更大之値，故可減低 流經上述分壓機構之電流，而能實現該電平移動電路之低 消耗電力化。 又本實施形態有關之電平移動電路，對外部輸入之輸入 信號IN，於内部形成其反相信號之反相輸入信號IN B，依 輸入信號及反相輸入信號之高/低，移動輸入信號電平輸 出，並從供給電平移動後之輸出信號之輸出電平之電源電 壓VHH及VLL，以電阻分割生成供給上述反相輸入信號 IN B之高電平之輸出電平電壓VHL。 先前之電平移動電路，用輸入信號IN與反相輸入信號 IN B時，關於反相輸入信號IN B，可考慮與輸入信號IN 同樣從外部輸入之情形與於内部生成之情形。上述反相輸 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -I^n 1 ·ϋ 11 in n —ϋ 一 ~ ▼ I Ian tmme ·1_— an an n I— I 片^- 45 - 么v, 經濟部智慧財產局員工消費合作社印製 523987 A7 B7 五、發明說明（21) 入信號IN B爲從外部輸入之情形時，電平移動電路需其所 需之輸入端子。又即使於内部生成反相輸入信號IN B時， 除供給電平移動後之輸出信號輸出電平之電源電壓VHH及 VLL以外，需供給該反相輸入信號IN B高電平（或低電平） 之輸出電平之電源電壓VHL，而需供給此電壓VHL用之 端子。 針對此、本實施形態有關之電平移動電路構造，供給反 相輸入信號IN B高電平（或低電平）之輸出電平之電壓 VHL，從供給電平移動後之輸出信號輸出電平之電源電壓 VHH及VLL，以電阻分割生成。即於上述電平移動電路， 僅需供給電平移動後之輸出信號輸出電平之電源電壓VHH 及VLL輸入用端子即可，而可達成端子數之削減。 又於上述電平移動電路，分壓部所用電阻例如可以掺雜 施體之矽，或以摻雜受體之矽形成。 又於上述電平移動電路，分壓部3所用電阻可串聯連接 NMOS電晶體，將各電晶體之閘極連接於高電源電壓VHH 形成。或亦可串聯連接PMOS電晶體，將各電晶體之閘極 連接於低電源電壓VLL形成。 又於上述電平移動電路，分壓部所用電阻可串聯連接 NMOS電晶體’將各電晶體之閘極連接於電晶體自身之没 極形成。或亦可串聯連接PMOS電晶體，將各電晶體之閘 極連接於電晶體自身之没極形成。 又上述電平移動電路，亦可構成輸出將輸入信號IN移動 至正側之輸出信號OUT，亦可構成輸出將輸入信號IN移 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ,uM.,r>v 0 mmmtt ·ϋ n·· 1· 11 I— ^ ^ · μμ hm· I I I , Ύ-口 - 經濟部智慧財產局員工消費合作社印製 523987 A7 B7 五、發明說明（22) 動至負側之輸出信號OUT。 又於上述電平移動電路，構成該電平移動電路之元件， 最好爲薄膜電晶體。 又本實施形態有關之圖像顯示裝置，爲主動·陣列型， 將實施顯示之像素設置爲陣列狀，而資料信號驅動電路及 掃描信號驅動電路具有上述電平移動電路。 即上述圖像顯示裝置，係如圖9所示、從輸入端子輸入 低電麼之控制信號，由本發明之電平移動電路，將電平移 動至資料信號驅動電路及掃描信號驅動電路所需電壓，由 該資料信號驅動電路及掃描信號驅動電路，實施圖像顯示 之構造。 於上述圖像顯示裝置，可達成資料信號驅動電路及掃描 信號驅動電路端子數之削減。 於上述圖像顯示裝置，最好至少將上述圖像及上述資料 信號驅動電路，構成於形成在絕緣基板上之非晶質矽薄 膜、多晶矽薄膜、或單晶矽薄膜上。 發明之詳細説明項中之具體實施態樣或實施例，到底爲 使本發明之技藝内容明確者，並不限於其具體例而狹義解 釋，在本發明之精神與下述申請專利之範圍内，可予各種 變更實施。 圖式之簡要説明 圖1係本發明之一實施形態，電平移動電路構造電路 圖。 圖2(a)、（b)係以電晶體構成上述電平移動電路時之構造 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝------^--訂.---------. 經濟部智慧財產局員工消費合作社印製 523987 A7 B7 五、發明說明（23) 例電路圖，圖2(a)係用NMOS電晶體之例，圖2(b)係用 PMOS電晶體之例。 圖3(a)、（b)係以電晶體構成上述電平移動電路分壓部時 之其他構造例電路圖，圖3(a)係用NMOS電晶體之例，圖 3(b)係用PMOS電晶體之例。 圖4係以電晶體構成上述電平移動電路分壓部時之另一 其他構造例電路圖。 圖5係本發明有關之電平移動電路變形例，爲實施低電 平移動之電平移動電路構造電路圖。 圖6(a)、（b)係PMOS電晶體之多晶矽電晶體之臨限値-分壓電位關係曲線圖，圖6(a)係於VLL(低電平）與VLL + 5 V(高電平）間轉換閘電壓輸入之情形，圖6(b)係於 VLL(低電平）與VLL + 6V(高電平）間轉換閘電壓輸入之情 形。 圖7係（a)、（b)係NMOS電晶體之多晶矽電晶體之臨限 値-分壓電位關係曲線圖，圖7(a)係於VHH(高電平）與 VHH-5V(低電平）間轉換閘電壓輸入之情形，圖7(b)係於 VHH(高電平）與VHH-6V(低電平）間轉換閘電壓輸入之情 形。 圖8係分壓部之電阻總電阻値（分壓電阻値）與電平移動電 路之動作頻率之關係曲線圖。 圖9係用上述電平移動電路之圖像顯示裝置構造例説明 圖。 圖10係先前之電平移動電路構造電路圖。 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝 了 ϋ_1 an an I ，I in ·ϋ Mm— ϋ ϋ n n I . 523987 A7 _B7_ 五、發明說明（24) 圖11係先前之電平移動電路構造電路圖。 元件符號之説明 1、 Γ ·.·電平移動部（電平移動機構） 2、 2’…反相部（反相輸入信號生成機構） 3、 3’…分壓部 IN .......輸入信號 IN B .....反相輸入信號 VHH ····(第 1 電壓） VLL .....電源電壓（第2電壓） VHL 電壓（第3電壓） (請先閱讀背面之注意事項再填寫本頁) Γ裝 ρ 經濟部智慧財產局員工消費合作社印製 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）