TW523751B

TW523751B - Nonvolatile semiconductor memory and automatic erasing/writing method thereof

Info

Publication number: TW523751B
Application number: TW090119860A
Authority: TW
Inventors: Kunio Tani; Tomohisa Iba; Tetsu Tashiro; Katsunobu Hongo; Tsutomu Tanaka
Original assignee: Mitsubishi Electric Corp; Mitsubishi Electric Eng; Mitsubishi Elec Semiconductor
Priority date: 2001-02-01
Filing date: 2001-08-14
Publication date: 2003-03-11
Also published as: US20020101764A1; US6459640B1; JP4671512B2; KR100464523B1; KR20020064137A; JP2002230983A

Description

523751 五、發明說明（l) 發明所屬的技術領域：本發明係有關於使用非揮發性電晶體之非揮發性半導體記憶體及其自動抹除/自動寫入的方法。習知技術：。圖26是說明先前的非揮發性半導體記憶體的全體構成之區塊圖。在圖中，1 〇〇 1為非揮發性半導體記憶體、1 0 0 2 為記憶體/記憶體解碼器、1〇〇3為電荷幫浦、丨〇〇4為包括 MCU等之專用控制電路。此外’ §己憶體/記憶體解碼器丨〇〇 2結合了記憶體區塊與A憶體解碼器’在記憶體區塊中包括有各種積體密度之複，個小記憶體區塊、感應放大器/寫入電路、選擇器電路等’在§己憶體解碼器中包括列（R〇w) ·位址栓鎖器 (a t c h )、行（c 〇 1 u m n) ·位址輸入緩衝器栓鎖器、列/ 行·位址前段解碼器等（圖中未標示）。此外，電荷幫浦 1 0 0 3包括負電壓/正電壓電荷幫浦及讀出幫浦（圖中未標不）°詳細及動作的說明請參考後面所述的實施形態。如此一般’先前的非揮發性半導體記憶體1 0 0 1使用非揮發性半導體記憶體1 0 0 1内之專用控制電路1 0 0 4，來執行 _ t f除/自動寫入/資料讀出等的記憶體控制。非揮發 ^έ己憶體1 0 〇 1中之專用控制電路1 0 0 4是僅能執行記 i思體的控制之特別電路，對於在同一晶片内包括有資料處理裝置與非揮發性半導體記憶體之LS I等而言，此專用控制電路1 004的大小已變得不能無視之電路規模大小。

1 2103-4268-PF;ahddub 523751

你图丨示公開專利w〇99/〇1824 7_的半導體裝置中，控制EE_所需要在内漢並沒有專用控制電路，而是由正反斤而要之控制信號’ ”m塊μ制之方法。但/近^來内lp)㈣& 益之非揮發性半導體記憶體，在曰片内内藏於微控希，寫入所需電壓之電荷幫^ ^ 。一有產生抹除/ 因為還有著許多抹Z f 制仏號的種類很多，而且二此_/〇 1 824中所示之正反器所構成之J存”：使用同時地啟動複數個控制信號，或者在同一個：：：夂:來同的動作_式來啟動不同組合的：夺序巾蚁考不

此外’先則的非揮發性半導體：圮憶體單元配置成行列形狀了以將複數的理Hi 設記憶體陣列做替換。此替換處來切斷非揮發性半導體記憶體内之炼線(；發明所欲解決之課題··

由：先前的非揮發性半導體記憶體及其自動抹除/ =丨=法是以上所述的方法來構成，該記憶體… y電路將導致包括資料處理裝置及非揮發性半導體言體在同—晶片内之LSI的電路規模的增大之課題。而且，在先前的非揮發性半導體記憶體内之熔線， to 2雷射來切斷後’存在著並無法直接地確認是否真6 切斷之課題。

2l〇3-4268.PF；ahddub.ptd 第8頁 523751 五、發明說明（3) 此外，先記憶體單元配區塊中的記憶對熔線電路做處理。本發明是發性半導體記行非揮發性半出荨’可以去路，目的在得半導體記憶體而且，在器，目的在藉體記憶體，可體陣列所構成陣列做替換。前的非揮發性半導體記憶體中，要將複數的置成行列形狀之記憶體陣列所構成之記憶體體陣列與虛設記憶體陣列做替換除了以雷射修補處理外並無他法，無法進行模擬的替換為了解憶體在導體記掉在非到可以及其自非揮發由設定將複數之記憶決上述的同一晶片憶體的自揮發性半縮小晶片動抹除/ 性半導體暫存器值的記憶體體區塊中課題而内之資動抹除導體記全體的自動寫記憶體，以得單元配的記憶被發明，料處理裝 /自動寫憶體内之電路規模入方法。内設置有模擬暫存到一種非揮發性半導形狀之記憶虛設記憶體使用與非揮置’藉由執入/資料讀專用控制電的非揮發性置成行列體陣列與用以解決課題的手株：本發明中之非揮發性半導體記憶體包括；記憶體區塊，將由非揮發性電晶體所形成心 # >以m 仏成之複數的記憶體單元配置除/寫人/ ^ + ~ P ^ _ 烕，憶體解碼器，用來抹降/冩入/碩出圮憶體陣列内的k 需·雷；@ ^』円的非揮發性電晶體的資料所而，冤何繁浦，用來抹除/耷 / # 播议α兩a a 焉入/頃出記憶體陣列内的非揮發性電晶體的資料所需；塹左哭^ ^ ^ 皙存器，將控制上述記憶體解〜751 〜751 五發明說明（4) =Γ個與位11元24 \荷幫浦之複數的控制信號分別分配到暫存器更新上述暫存1 用的與上述暫存器相結合之資料處理裝置來内容，來控d内ί之裝置；&藉由更新上述暫存器的本發S中之二j k體解碼器及上述電荷幫浦之裳置。存器的内容來性半導體記㈣，包括藉由更新暫幻=谷來抹除記憶體區塊之裝置。臀存51 ί t，t之非揮發性半導體記憶體，包括藉由f # I =内容來將資料寫入記憶體區塊内的非揮存器的内容來m:::，記憶胃’包括藉由更新暫出之裝置。 '钭從§己憶體區塊内的非揮發性電晶體讀上述二記抹除方法，之;::r體行浦’用來抹除/寫入/讀出所需；電荷幫料暫存器，將控發性電晶内容之裝置1中:：；；=:内更？上述暫存器的區塊的資料。暫存的内谷來抹除記憶體本發明中之非揮發性半導體記憶體的自動寫入方法， ΗΗΒΒΜΗΗΜΒΜΗ······^_ 2103-4268-PF;ahddub.ptd 第10頁五、發明說明（5) 上述非揮發性半導體記憶發性電晶體所形成之#I匕括.s己憶體區塊，將由非揮記憶體陣列所構=憶體單元配置成行列形狀之出上述記憶體陣列内： = = = =/寫入/讀幫浦，用來抹除/寫入/接二電日日體的貝科所需；電荷性電晶體的資料所需；暫二上述記憶體陣列内的非揮發與上述電荷幫浦之；數二：控制上述記憶體解瑪器個位元；及利用结信號分別分配到暫存器的！述暫存器的内容之資料處理裝置來更新上容來將資料寫入記；由更新上述暫存器的内 .α ^ ύ 體區塊的非揮發性電晶體。 ^ 之非揮發性半導體記憶體，包括··記憶體區 :二將由非揮發性電晶體所形成之複數的記憶體單：配；，订列形狀之記憶體陣列所構成；虛設記憶體陣列，可以，、上述記憶體陣列做替換之記憶體陣列；第丨裝置，修，處理可以將上述虛設記憶體陣列與上述記憶曰己憶體陣列做替*;第2裝置，$使用包括虛設記憶體陣列之替換fa，藉纟將資料設定於模擬暫存胃來將虛設記憶體陣列與記憶體區塊内的一個記憶體陣列做替換；及利用此第2裝置，來執行在第1裝置所執行的記憶體陣列與虛設記憶體陣列的替換之裝置。本發明中之非揮發性半導體記憶體，包括當藉由第1 裝置來進行虛設記憶體陣列與記憶體區塊内 3 陣列的替換時，即使是設定在以第2裝置來進行；換己= 的情況下’也會優先以第丨裝置來進行替換的裝置。 2103-4268-PF;ahddub.ptd 第11頁 523751 五、發明說明⑹ __ 本發明中之非揮發性半導體記憶體， J1裝置來進行虛設記憶體陣列與記憶體 °以讀出用體陣列的替換的資訊，與用w裝置來進行個記憶訊，並加以比較的裝置。朁換處理的資本發明中之非揮發性半導體記憶體，包為使用第2裝置來做替換處理之模擬暫存器值ϋ以將設定發性電晶體所升》成之記憶體單元内後力口以讀出、、入由非揮，括可以將使用第i裝置及第2裝置來進置；= 说碩出並加以比較的裝置。、处理的二貝發明的實施形態：以下，說明本發明的一種實施形態。實施形態1 ·· (區塊構成）圖1是說明本發明的實施形態丨中之非揮憶體的全體構成之區塊圖，其中說明了與控制體記半導體記憶體之資料處理裝置之間的關係。在 1性為非揮發性半導體記憶體，丨為資料處理裝置，2靳\ 電路群（暫存器），3為電荷幫浦，4為記憶體解碼巧子器記憶體區塊。听3 ，5為應用本發明的實施形態1之非揮發性半導體記憶包括有以下的模式：抹除記憶體内容的自動抹除模^ 資料ΐ入任意位址之自動寫入模式、將鎖定（Lock)資訊寫入鎖疋位7〇之鎖定位元寫入模式、將鎖定位元的内容讀出 η

第12頁 2103-4268-PF;ahddub.ptd 五、發明說明（7) 之鎖定位元讀出桓式。 …及將記憶體資料内容讀出之讀出模 (暫存器電路群）接著V圖2是本發明餘記憶體的暫存器電路群的區貝：形恶1中之非揮發性半導體體解碼器用控制信號暫；龙圖，圖中，6為f浦/記憶存器、9為資料緩衝器。^位址暫存器、8為資料暫暫存器、12為比較電路‘、、、悲暫存器、U為程序控制解碼器控制信號、15為電荷；器〆4為記憶體匯流排（更新裝置）、17為幫^16為AD(24:0) 為DDB(15:0)匯流排（更;〇)匯^排（更新裝置）、18 新裝置）、137為暫存、19為卯（15:0)匯流排（更 139為信號輸出信號子。^叹疋仏號、138為區塊選擇信號、幫浦/記憶體解碼器用控制存器，將控制幫浦盘纪㈣^ 暫存益6為16位元暫 ,^ ^ 木目υΐΗ15 :0)匯流排19的輸入路栌八 ϊ ^Λ15:路㈣信號中作為電荷幫浦控制信號15: “ 幫浦3輸出的路徑、分配到暫存器中的控制信了記憶體解碼器控制信號14向記憶體解碼器4輸出：：為幫浦<記憶體解碼器用控制信號暫存器6的資料的設^, 是由育料處理裝置1所輸入之暫存器設定信號m 由流排19來進行。而且，記憶體解碼器控I 號14與電何幫浦控制信號15，是由資料處理裝置1所輸入的信號輸出#號1 3 9來驅動，向記憶體解碼器4及電荷幫浦

IH^II 2103-4268-PF；ahddub.p t d 第13頁 523751 五、發明說明（8) " '— --- 3來輸出。元寫ΠίΓ是用來當自動抹除、自動寫入、鎖定位而i位η =疋位70讀出等時候，保持存取區塊的位址。而且位址暫存器7具有位址遞增的功能，在自動時’將位址遞增到抹除對象之記憶體區塊的V大輸入路徑Υ Ϊ址暫存器7具有由AD(24:0)匯流排16過來的 _ . 向A ( 2 4 : 0 )匯流排1 7的輸出路徑。而且，對器設定信號;DB(=n料處理裝置1輸入之暫存 ί水驅動，從DBC15 : 〇)匯流排19來進行。而 i二存器7的位址值的讀出，也可以暫存器值讀出 2=14〇來從抑（15:〇)匯流排19上讀出。而且’從位址值來產生區塊選擇信號138，向記憶體解碼器4輸出。暫ί Μ，用來保存自動寫入時的寫入資料，或疋疋疋"貝出日守所讀出之鎖定位元值。具有來自DB(15· 0) /匯抓排1=9的輸出入路徑，及來自ddb匯流排1 8的輸出入 ^ ^ ί貝料暫存器8的資料的設定是由資料處理裝置1所剧入之存态設定信號137作為驅動，從])Β(15: 0)匯流排 19來，行。而且，資料暫存器8的位址值的讀出也可以依據暫存器值讀出信號14〇來從DB(15:〇)匯流排19讀出。、貝料緩衝器9是在記憶體資料讀出時，將DDB(15:〇)匯 μ排1 8的值直接向db匯流排丨9輸出。具有來自DDB (丨5 : 〇 ) 匯流排18的輸人路徑與向⑽⑴』）匯流排19輸出的路徑。 /狀態暫存器1〇是用來當自動抹除、自動寫入、鎖定位兀寫入時Μ呆持抹除錯誤及寫入錯誤資訊。具有來自

523751 五、發明說明（9) DB( 1 5 : 〇 )匯流排丨9的輸入路徑。對離設定，是以從眘粗卢拥駐〜、暫存益1 〇的資料的 gc2 貝科處理裝置1輸入之暫存器設定户本驅動，從DB(15:0)匯流排19來進行。 #來的暫存器值的讀出也可以隨著暫存出二了存器!〇 _5:0)匯流排19上讀出。 ^ ^^140 ’從程序控制暫存器11是2位元的暫存写。登開始位元及錯誤設定位元'來二。二除匯 :排路徑與暫存器2位元的資電。)匯二2抹除發生抹除錯誤時，比較電路12將二程序 “ β 誤設$位元°程序控制暫存器11的資料動It 〇1巧置1輸入之暫存器設定信號⑻來Γ

1!的暫存器值的讀出，也可以藉丁由；；二;器來獅匯流排（15:())匯流排19加以讀出°。“出仏就HO 比較電路12是在進行自動抹除將所讀出之記憶體資料盥期待：中，除驗故時，果來寫入程序控制比較。依據比較後之結定位元。暫“ 11的抹除驗證開始位元及錯誤設之暫ΪΓ=;13是在模擬寫入位元線時用來設定資料擬LT暫存器13的資料：:己=塊的數目相同。模存器設定n ①由—貧料處理裝置1輸入之暫而且，模驅動，由DB(15:〇)匯流排19來進行。田υβ匯/;,L排（1 5 : 〇 )匯流排1 9加以讀 if； m 第15頁 2103-4268-PF;ahddub.ptd 523751 五、發明說明（ίο) 二模擬LT暫存器13的值，直接向記憶體解碼以輸出。擬暫mi?碼器4中的熔線電路52的輸出信號，向模輸H線電路52的輸出信號值具有透過模擬 LT暫存=139向DB(15:0)匯流排19輪出之路徑。地坐ΐ ί ’在圖3中說明在本發明的實施形態1中之非揮發之位址空間。群中，分配到各種暫存器 .存益7包括有8位元位址暫存器（ADDRL)、8位元立址=，I§(ADDRM)、及8位元位址暫存器（ADDRH)。 =i，L)、位址暫存器(A晴、及位址暫“ (DRH)刀別为配到Ε0Η、E1H、及E2H。資料暫存器8包括有下位8位元資料暫存器（datal)與粗^六位广^貝料暫存器（DATAH)。資料暫存器（DATAL)與資料暫存器（DATAH)，分配到E4H及Ε5Ιί。、 =暫存器10為8位元的暫存器，分配到£；611。 ^f浦/記憶體解碼器用控制信號暫存器1與幫浦/記解碼15用控制信號暫存器2，分配到E7H與E8H。出信號暫存器分配到EEH。藉由將輸出信號暫存器信號輸出信號139成為啟動，將幫浦，記憶體 ^ 2 f信號暫存器1及幫浦/記憶體解碼器用控制。〜=器2的内容輸出到電荷幫浦3與記憶體解碼器4。 LT暫暫存器11為8位元暫存器，分配到剛。模擬 l丄节仔器U為8也开斬六口口、 ~ m 70臀存菇，分配到F 8H。 (7暫存器規格） 523751 五、發明說明（11) (幫浦/記憶體解石民抑m 接著，在圖4中：：【:控制信號暫存器6) 暫存器6的内容。在丨6位-/ 圮，體解碼器用控制信號記憶體解碼器用控制信號凡^暫^為中，b0〜b7為幫浦/ 記憶體解碼器用控制:b8〜b15為幫浦/ .mYlE I l l l ^ 1 6( 1 ) ^b〇 ^ S, 記憶體在BYTE模式下存取時，之非揮發性半導體憶體解碼器4。 E 4號被輸出到記幫浦/§己憶體解碼器用护^岳丨丨配到NE信號。NE信號在本發^的二^ ^器6(1)的bl被分於非揮發性半導體記憶體定為”ι”，信號被輸出到電荷幫浦加以活性化時設幫浦/記憶體解碼器用控制栏咕批士配到PE信號。PE信號在本發明的^态6(1 )的132被分十私β的貫施形態1中，當於非揮發性半導體記憶體上之正雷斤哲二Τ 、田使搭載電反幫浦加以活性化時設疋為’’ 1 ’’。ΡΕ信號被輸出到電荷幫浦3上。幫浦/記憶體解碼器用控制^咕糾+ 配綱信η娜信料存器6(1)_被分 IF 4抹除脈衝（pulse)爽枝除時被設定為τ °ERS信號被輪出到記憶體解碼器配到PGM信號。當PGM信號作為寫^器6(1 )的134被分 π Γ。PGM信號被輸出到記憶體解碼Y寫入時被設定為

2103-4268-PF;ahddub.p t d 523751 五、發明說明（12) 幫浦/記憶體解碼器用控制作配到DBRD信號。DBRD信號在讀出裔6(1)的b5被分 ” 1”。DBRD信號被輸出到記憶體解碼,$器4貧料時設定為幫浦/記憶體解碼器用控制传°二配到ISE信號。ISE信號在領先記^二器6(1 )的b6被分 ” 0”。ISE信號被輸出到記憶體解‘器4的貧料時被設定為〆幫浦/記憶體解碼器用控制信號暫存器6⑴的b7被分配到BLSHT信號。BLSHT信號在記恃辦^^子為Η1)的b7被刀宏盔"1 ”。RT SHT护祙址仏山 =體的位元線放電時被設疋為1 °BLSHTL唬被輸出到記憶體解幫浦/記憶體解碼器用控制传 " 配到IPREP信號。IPREP信號作為:二存器6(2)的b8被分脈衝，抹除前寫入時被設定^"=除中的抹除前寫入憶體解碼器4。 &疋為〇，EP信號被輸出到記幫浦/記憶體解碼器用控制信號配到LBCA信號。LBCA信號在#宗你—士叭）^b9被刀 ” 1”。ϊ ΚΓΑ尸哚、士 w山鎖兀存取時被設定為 1 LBCA k號被輸出到記憶體解碼器$。幫浦/記憶體解碼器用控制信號暫分配到RE信號。RE信號是來活化讀出電荷幫浦。H被己 (狀態暫存器1〇)存㈣㈣。被預設為'Τ。其次，在圖5中說明狀態暫存器1〇的内容 ’狀態旗標被分配到b4_5。其他的位元為保留狀態暫存器1 〇的b4為宜λ & At , 幻馮寫入狀恶位元。在執行自動寫入

ί 五、發明說明（13) 時若產生錯誤則將之設定為” ！”。狀態暫存器1 〇的b5為抹除一時若產生錯誤則將之設定為，，1"。怨位元。在執行自動抹除 (程序控制暫存器1 1 ) 接著’在圖6中說明程序控元的暫存器中，b 0與b i被分配到^序存器^的盆内容。在8位行自動抹除中的驗證時被設定為”為驗-開始位元。在執私序控制暫存器1 1的b 1為^ ★ — 中的驗證結果產生錯誤時設定狀…。當自動抹除 (模擬LT暫存器13) 接著，在圖7中說明模擬LT暫存器13的内容。在8位 =存器中的bO〜b5，*配到用來替換位元線的模擬 -貝料。b7分配到模擬LT暫存器寫入資訊。其他的位元留位元。饰 ^ b〇〜b5的暫存器值，藉由將對應於替換位元線的暫存器設定為π 1” ，可以模擬執行位元線的替換。b7則在設定修補資料時被設定為"1 ”。 (硬體構成） (幫浦/記憶體解碼器用控制信號暫存器6的電路構成）、接著，在圖8中說明在幫浦/記憶體解碼器用控制信號暫存器6中的1個位元的電路構成。幫浦/記憶體解碼器用控制信號暫存器6的1個位元的電路是由以（Slave) /主

—— 2103-4268-PF;ahddub.p t d 第19頁 / J l —---- 五、發明說明（14) (Master)構成的2位元的暫存器值得設定是由暫:了來構成。 =’以暫存器設定信號137枓;： = 來輪八暫存器設保持的資料，以信號輪 =為驅動來保持它的值。億體解碼器用控制-哭f 4破139來驅動，作為幫诸/被 ^ f 巾役制u唬輪出巧胃浦/記輪出信號，在存取圖3中/到幫浦Α己憶體解石馬器。作號成為啟動的信號。而且，—不之信號輸出控制暫存器時，為開始時之構成。稭由重設信號，暫存器值可以成 (電荷幫浦）接者，在圖9中說明 # 2〇，21分別為負電壓及^^幫浦3的區塊圖。在圖中，浦、2 3為電壓切換電责f電荷幫浦、2 2為讀出電荷幫 2°、正電壓電荷幫浦2:、幫浦3包括負電壓電荷幫; 此電荷幫浦3是以來及^出幫浦22。號暫存器δ的信號來控制自I浦/記憶體解碼器用控制俨換電路23來供給記憶體解各荷幫浦的輪出藉由電壓士; 負電壓電荷幫浦為馬态4與記憶體區塊5。自動抹除時產生負的電除時產生負電壓的電荷幫浦，在正電壓電荷幫浦。浦’在寫入時產生時產生正電壓的壓。冑入電壓，抹除時產生正的抹ϋ 讀出，荷幫浦為讀出浦，在讀出動作時產生讀出時i生正電壓的電荷幫驗證電壓。電壓，寫入/寫入驗證時產生 2103-4268-PF;ahddub.ptd

第20頁 523751 發明說明（15) 成圖其次，圖丨"說明記憶體解碼器4與記憶體區塊5的構圖中’ 24為X(列）位址栓鎖器、25為γ(行衝器栓鎖器、26為X(列）位址前段解碼器、2?止輪入緩前段解碼器、28〜32分別為記憶體區塊（〇)〜記^二）位址 (4)、135為感應放大器/寫入電路、136為選二發區塊 138為區塊選擇信號、其他與上述為相同符號者為相路、成要素或者是類似的部分則省略掉重複說明，以”下同構 (記憶體解碼器）卜亦同。記憶體解碼器4包括：γ(行）位址輸入緩衝器栓 5、X(列）位址栓鎖器24、γ(行）位址前段解碼器27 ° X(列）位址前段解碼器26 QY(行）位址輸入緩衝器栓鎖與x(列）位址栓鎖器24、將來自位址暫存器7之位址匯^ =位址加以鎖住。被鎖住的位址，在γ(行）位址前段解% 器27及Χ(列）位址前段解碼器26中，進行位址的前段解碼器處理’對記憶體區塊5輪出經前段解碼後之位址。 (記憶體區塊）記憶體區塊5包括8ΚΒ的記憶體區塊（〇)28、4ΚΒ的記憶體區塊（1)29、60ΚΒ的記憶體區塊（2)3〇、128ΚΒ的記憶體區塊（3)31、4ΚΒ的記憶體區塊（4)32、感應放大器/寫入電路1 3 5、及選擇器電路丨3 6。、各記憶體區塊包括X解碼器、Υ解碼器、及記憶體陣列。感應放大器/寫入電路1 3 5 包括··接受來自各記憶體區塊的輸出，將資料輸出到資料匯流排的路徑、及將資料匯流排的值透過感應放大器/寫

2103-4268-PF;ahddub.ptd

523751 五、發明說明（16) 入電路135與選擇器電路136，寫入到記憶體的路徑。圖1 1中說明記憶體區塊5的位址空間。舌己憶體區塊（4)以16進位來標示，具有” 〇〇1〇〇〇h” π 0 0 1 F F F hπ的位址空間。具有n 7D1 OOOh” 具有n 7F0 0 00hn 具有"7FF 000 H·’ 具有 nFFE 0 00 Hn 記憶體區塊（3 )以1 6進位來沪+ "7EFFFFH"的位址空間。來^不 δ己憶體區塊（2 )以1 6進位來；(^干 "7FEFFFH"的位址空間。不記憶體區塊（1)以1 6進位來標示 "7 F F F F Ηπ的位址空間。記憶體區塊（〇 )以1 6進位來標示 n F F F F F Ηπ的位址空間。圖12是將圖1〇中所示之區塊*128ΚΒ的記憶體區塊（3) 的X解碼器、Υ解碼器、記憶體單元陣列、感應放大器/寫入電路加以抽出後的圖。在圖中，33為感應放大器/寫入電路、34為Υ解碼器、35為χ解碼器、36〜39為電晶體。其中的記憶體單元陣列，僅說明與丨個感應放大器/寫入電、路3 3相結合的部分。 Υ解碼器34接受來自Υ位址前段解碼器27的輸出，來產生從64條位元線（BL0〜BL63 )中選擇一條位元線的Μ條控制信號（CS0〜CS63)。控制信號（CS0〜CS63)與選擇位元線之電晶體3 6〜3 9的閘極相連接。 X解碼器35接受來自χ位址前段解碼器26的輸出，以制從64條的字元線（WL〇〜WL63)中選擇一條字元線。二

2103-4268-PF;ahddub.p t d 第22頁 523751 五、發明說明（17) 具有浮閘（Floating gate)之非揮發性電晶體所形成之記憶體單元（ΤΓ〇-〇〜Tr〇-63、Trl-0〜Tr卜63' Tr2-0〜

Tr2-63、Tr3-0 〜Tr3-63、…、Tr63 - 0 〜Tr63 - 63)被配置成行列形狀。其中’配置在同一行上之記憶體單元（丁r〇 — 〇〜

Tr63-0、Tr0-l〜Tr63-l、Tr0-2〜Tr63-2、".、Tr0-63〜

Tr63-6 3 )中，相同的位元線（BL〇〜BL63)連接到源極端子上’不同的字元線（WL0〜WL63)分別連接到閘極端子上。記憶體資料的讀出是依據χ位址前段解碼器26與¥位址前段解碼器27的輸出，從位元線（BL〇〜BL63) (=〜WL63)中各選擇一條的位元線與字元線，包括ί被形成之記憶體單元的；；非揮發性電晶體所中的；&袷士哭鈐山内透過感應放大器/寫入電路33 中的ά應放大器輸出到資料匯流排。 =且、寫入記憶體資料是依、^ 位址前段解碼器227的輪山 7 月』仅肸馬态26與γ 線(WL0〜WL6 3)來選擇—條：立：T(BL〇〜BU3)與字元包括與被選擇之位元資料匯流排的值寫入電晶體所形m隐體翠=線相㊣接之浮問之非揮發性記憶體資料的抹除县=斗认除對象之記憶體區塊時，;沾示脈衝（ERS)被加在成為抹非揮發性電晶體所形成 2，電壓將加在包括浮閘之憶體的内容。 δ憶體單元的閘極上，來抹除記

2103-4268-PF;ahddub.p t d 第23頁 523751 五、發明說明（18) (虛設記憶體陣列）圖U是將圖10中所示區塊中的128KB記憶體區（3)中的。馬_器、γ解碼器、虛設記憶體單元陣列、鎖定位元記憶一早凡陣列、感應放大器/寫入電路、及選擇器電路加以 =出後的圖。圖中，40〜43為電晶體、44為感應放大器/ 電路，其中的記憶體單元陣列僅包括與丨個感應放大裔/寫入電路44相結合的部分。 Y解碼器34、接受來自¥位址前段解碼器27的輸出，來 U =64條的位元線（DBL1〜DBL64)中選擇一條位元線的 64條控制信號（CS0〜CS63)。控制信號（cs〇〜cs63)^ 位元線的電晶體41〜4 3的閘極相連接。、、 X解碼器35、接受來自X位址前段解碼器26的輸出，來控制從64條字元線（WL〇〜WL63)中選擇一條字元線。用鎖定位元線（LBL)是與顯示每一個記憶體區塊銷6 非鎖定狀態之非揮發性電晶體（Tr〇〇 —〇)所連接之位-疋/ 包括浮閘之非揮發性電晶體所構成之虛設記憶= 與鎖定位元記憶體單元（Tr00_0〜Tr〇〇_64、^〜早兀

Tr卜64、Tr20-0 〜Tr20- 64、Tr30-0 〜Tr30-64、···〜 ΊΎ630-〇〜Tr63 0 -64 )被排列成行列形狀。、、其中，配置在同一行中之記憶體單元（Tr〇卜〇〜

Tr630-0、TrOO- 1 〜ΤΓ630-1、Tr00-2 〜Tr630一2 ·

Tr0 0-6 4〜Tr630 -64)的源極端子連接到同一位_ 、 (DBL1〜DBL64)，閘極端子連接到不同的字元線^ $ WL63) aDBLl〜DBL64為虛設位元線，LBL為鎖定二丨此疋線。

2103-4268-PF;ahddub.p t d 第24頁 523751

虛設記^意體單元資料的讀出是依據χ位址前段解碼器 26及Υ位址前段解碼器27的輸出、從位元線（DBL1 〜DBL64) 與字元線（WLO〜WL63)中分別選擇一條位元線及字元線，將連接被選擇之位兀線與字元線之浮閘之非揮發性電晶體所形成之記憶體單元的内容，透過感應放大器/寫入電路 4 4中的感應放大器輸出到資料匯流排。虛設記憶體單元資料的寫入是依據χ位址前段解碼器 26及Υ位址前段解碼器27的輸出，從虛設位元線（Dbu〜 DBL64)與字元線（WLO〜WL63)中分別選擇一條位元線與字 70線，透過感應放大器/寫入電路“中的寫入電路將資料匯流排的值寫入與連接被選擇之虛設位元線與字元線之浮閘之非揮發性電晶體所形成之記憶體單元。鎖定位元記憶體單元資料的讀出時，是選擇控制信號（LBCA)，經由χ解碼器35來選擇字元線（WLO)，將鎖定位元記憶體資料之非揮發性記憶體電晶體（TrOO-0)的值透過感應放大器/寫入電路44中的感應放大器，輸出到資料匯流排。鎖定位元記憶體的寫入時，是選擇控制信號（LB C A )，經由χ解碼器3 5 來選擇字元線（WL0)'，透過感應放大器/寫入電路44中的寫入電路，將資料0的值寫入鎖定位元記憶體資料之非揮發性記憶體電晶體（TrOO-〇)中。記憶體資料的抹除是當抹除脈衝（ERS)加到作為抹除對象的記憶體區塊時，正的抹除電壓將加到具有浮閘之非揮發性電晶體所形成之記憶體單元的閘極上，來抹除記恢體的内容。〜

523751

圖14是說明虛設記憶體單元陣列、記憶體陣列（〇)〜記憶體陣列（31)、感應放大器/寫入電路、感應放大器寫入電路（DO用）〜感應放大器/寫入電路選°擇器（〇)〜選擇器（31)、DDB匯流排（15:0)間的連接關係'。圖中’135為感應放大器/寫入電路、33為寫入電路用）、48為感應放大器應(二大 4 4為感應放大器/寫入電路（虛設記憶體單元陣列用）45 為虛設記憶體陣列、46為記憶體陣列（0)、47為記憶體陣列（31)、49為選擇器（0)、136為選擇器電路、5〇為選擇器 (31)、51 為選擇器（31)。 ° 選擇器5 1是8位元存取及1 6位元存取時，將記憶體資料在處理後輸出到DDB匯流排（1 5 : 〇 ) 1 8。、選擇器（0)49〜選擇器（31)50是以控制信號 IREDEBUtO'REDEBUH)來選擇，可以將取代的纪憶體陣列（記憶體陣列〇〜記憶體陣列31)與虛設記憶體陣列做交換。此處將選擇器51與選擇器（〇)49〜選擇器 (31)50通稱為選擇器電路136。而且與1個$憶體單元陣列相連接之感應放大器/ 寫入電路44〜感應放大器/寫入電路48通稱為33位元感應放大器/寫入電路135。〜在圖15中說明產生控制信號IREDEBL(31 ;〇)的區塊圖。圖中，52為熔線（FUSE)電路（第i裝置）、53為解碼電，（第2裝置）、b0〜b5，b7為模擬LT暫存器（模擬暫存器）控制仏號Ϊ REDEBL( 31 : 0)是接受來自溶線電路52的5

523751

位元#號1/〇 FUSE(4:0)、Enable FUSE信號、模擬lt暫存器bO〜b5的輸出信號、及模擬!^暫存器b7的輸出在解碼^ 路53上產生。解碼電路53優先地接受熔線電路的内容，合 Enable FUSE信號為啟動時，忽略模擬LT暫存器的内容，胃將溶線電路的内容反映到控制信號IREDEBL(31 : 〇)。圖25中說明熔線電路52中的Enable FUSE信號產生電路（a)與I/O FUSE信號生成電路（b)，（c)中說明重設信號與鎖住#號間的關係。在圖中，1 4 2，1 4 6為P通道電晶體 1 43, 147為N通道電晶體、144, 148為熔線、145，149為检鎖器電路。 ’£ 圖25(a)的Enable FUSE信號生成電路包括：輸入重設信號的P通道電晶體丨42、N通道電晶體143、與P通道電/ 體142及N通道電晶體143相連接之溶線144、及與溶線144 及P通道電晶體142相連接之栓鎖器電路145。此栓鎖器電路145藉由鎖住信號來鎖定資料，輸出成為Enabie fuse信號。在熔線電路52中有5套I/O FUSE信號生成電路。另一方面，圖25Mb)的I/O FUSE信號生成電路包括：輸入Enable FUSE信號之P通道電晶體146、N通道電晶體 147、與P通道電晶體146及N通道電晶體147相連接之溶線 1 4 8、及與溶線1 4 8及P通道電晶體1 4 6相連接之栓鎖器電路 1 4 9。此栓鎖器電路14 9依據鎮住信號來鎖定資料，輸出則成為I / 0 F U S E彳s说。检鎖|§電路1 4 9藉由重設信號來回到開始狀態，當Enable FUSE信號為L電位時，使I/O FUSE信號強制成為L電位。

523751 五、發明說明（22)

Enable FUSE信號生成電路中的熔線144與I/O FUSE信號生成電路申的溶線1 4 8可以使用雷射來將之切斷。若沒有將Enable FUSE信號生成電路中的熔線144切斷，Enable FUSE信號在輸入重設信號後則成為[電位。若是EnaMe FUSE信號生成電路中的熔線144有被切斷，Enable FUSE信號在輸入重設信號後成為Η電位。當Enable FUSE信號為Η電位時，若是I/O FUSE信號生成電路中的炼線148有被切斷，I / 〇 FUSE信號在輸入重設信號後成為L電位。當Enable FUSE信號為Η電位時，若是 I/O FUSE#號生成電路中的溶線ία有被切斷，〖/ο FUSE 信號在輸入重設信號後成為Η電位。圖1 6中說明熔線電路修補規格（a)與模擬LT暫存器修補規格（b)。在熔線電路修補時，當Enable FUSEaH電/ 位，I/O FUSE(4 :0)為L電位時，IOEDEBL(〇)信號成為啟動，圖1 4中所示之記憶體單元陣列（〇 )46將與虛設記憶體單元陣列4 5相替換。、在模擬LT暫存器修補規格中，當模擬LT暫存器輸出b5 為Η電位、模擬LT暫存器輸出b4〜bO為L電位時， IOEDEBL(O)信號成為啟動，圖14中所示之記憶體單元陣列 (0)46將與虛設記憶體單元陣列45替換。若是使用本電路，在對熔線電路進行修補前，可以藉由設定模擬LT暫存器1 3的資料，來假設性地做替換。圖24中說明幾個替換模式的例子。首先說明藉由熔線電路的輸出來替換的①的情況。在模式①中，說明熔線電

523751

出二將記憶體單元陣列⑷〜⑺分別替換成虛設記 :體早兀陣列的輸出，模擬LT暫存器的輸出將記憶體單元，列4〜3 1分別替換成虛設記憶體單元陣列的輸出。但是’ f碼電路53會優先地接受熔線電路的内容，當“以“ fuse信號為啟動時，因為會忽略模擬LT暫存器的内容，將溶線電路的内容反映到控制信號IREDEBL(31 ·· 0)，在模式 $ ί陣=記憶體單元陣列（0)〜（7)分別替換成虛設記憶> 體、接著，說明依據模擬LT暫存器的輸出來進行替換的模 =②。在模式②中，熔線電路的輸出並未說明任何記憶體單元的替換，模擬LT暫存器的輸出則將記憶體單元陣^ (8 )〜（1 5 )分別替換成虛設記憶體單元陣列的輸出。此時，由於解碼電路53會將模擬!^暫存器的内容反映到控制信號IREDEBL(31:〇)，在模式②中，將記憶體單元陣列"(8) 〜（1 5 )分別替換成虛設記憶體單元陣列。接著，δ兒明藉由溶線電路的輸出來進行替換之模式 ③。在模式③中說明藉由熔線電路的輸出將記憶體單元陣列1 6〜23分別替換成虛設記憶體單元陣列的輸出，模擬lt 暫存器的輸出也將記憶體單元陣列丨6〜2 3分別替換成虛設記憶體單元陣列的輸出。但是，解碼電路5 3會優先地接受炼線電路的内容，當Enable MSE信號啟動時，由於將忽略模擬LT暫存器的内容，將熔線電路的内容反映到控制信號IREDEBL(31:0)，所以在模式③中，將記憶體單元陣列 (1 6 )〜（2 3)分別替換成虛設記憶體單元陣列。

523751 五、發明說明（24) ④中最ίΪΓίΪΐΪΪ何替換之模式④的情況。在模式印甲’亚/又有將熔線電路及楹 ^ ^ 3^ 7Τ ίΛ Μ , 、暫存器的輸出，與任何的替換。此時，解碼電糊將不替換任何的 η排可w過圖2中所示之⑽⑴⑷匯 :二2中所處,理裝置1讀出…料電路輸出值也可以二 =ΐΐ:Λ:在資料處理裝置1中，將讀出的二個體的資料广： ' 擬_LT暫存器的值’作為寫入快閃記憶 ⑷中進行_ 2中所示之記憶體區塊5中的記憶體區塊何處的熔線。田射處理刚加以讀出’以決定該切斷 (動作說明） , (自動抹除）丨流程圖來說明本發明的實施形態 X 14半導體圮憶體的自動抹除的動作。在此一 "(3)3Κ "^(4)32^^-« 定办模1進入後，首先進行鎖定位元確認步驟ST54。在鎖認步驟ST54中，判斷成為抹除對象之記憶體區塊出匕果：：訊是否可以讀出及抹除。將鎖定位元資訊讀、σ果疋在鎖定狀態時，到抹除錯誤步驟ST6 〇來結束處

523751 五、發明說明（25) sU是在非鎖定狀態時，則移到下-個抹广4 的階段。此時即使是在鎖定狀態τ，告：：$入步驟式時，也將移到下—個抹除前寫 =強制抹除模 "抹除前寫入步驟ST55的階段中階段。 S己憶體區塊’執行寫入資料"〇"的動作。成為抹除對象之在抹除前寫入步驟ST55的階 ;^位元來逐次寫入。在結束J前== 位址， &後’移到加上抹除脈衝的步驟阳6階段。/騎55的階在加入抹除脈衝步驟ST56的階段 J的記憶體區塊加上抹除脈衝來二:成J抹除對除脈衝步驟ST56的階段結束後，移J除二在加上抹階段。夕J徠除驗證步驟ST5 7的記憶驗；=:=中，成為抹除對象之增位址來執行抹除琅上位位址，依順序遞中，當發生給ΪΪ 除驗證步驟ST57的階段田毛生驗證失敗（不良）時，為了執

抹除前處理步驟ST58的階段。矛、，多〗J 處理ίΪ除= Ϊ = =中’遞增-個再抹除前段。寻处里移到加上抹除脈衝步驟ST56的階作。脈衝步細6的階段中，再次執行抹除動除驗證步驟脈衝步驟灯56的階段結束後’再次移到抹從上：抹广成7的階段。在抹除驗證步驟ST57的階段中，一抹除驗證時失敗之位址開始再一次開始驗證。

2103-4268-PF*, ahddub. ptd 第31頁 523751

五、發明說明（26) 在加上抹的階段、及再步驟S T 5 7的階抹除前處理步抹除前處理次在再抹除次數的值達到處理。而且，到最後位址時理。 (時序圖）接著，針 δ己憶體的自動示之暫存器電控制信號暫存記憶體解碼器中所示之各信解碼器用控制首先，在實施形態中之接著說明間是在6 1〜6 7 時，為使DBRD 電位，在圖1 8 除脈衝抹除前段中，驟 ST58 數的值前處理最大值在抹除，以正驟 ST57 除驗證是在再直到再前處理來結束證進行除處步驟ST56的階段、抹除驗證步處理步驟ST58的階段中，在抹將驗證執行到最後的位址，或的階段中’持續執行迫圈處理達到最大值為止。步驟ST58的階段中，當再抹除日π ’以抹除錯誤結束步驟驗證步驟ST57的階段中，當驗常声束步驟ST59來結束自二抹對本發明的實施形態1中之非揮發性半導體抹除的動作，參照圖丨8的時序圖、圖2中所路群2、圖4中所示之琴浦/記憶體解碼器用裔6(1)及（2)的内容、及圖8中所示之幫浦/ 用控制信號暫存器6的内容來做說明。圖18 號線，是被分配到圖4所示之幫浦/記憶體信號暫存器6的各個位元。圖18的61的時序（Timing)時，開始本發明的非揮發性半導體記憶體的自動抹除的動作。鎖定位元確認。圖18中，鎖定位元確認的期。在圖18的62的時序及圖18的63的時序 #就與LBCA信號成為Η電位，ISE信號成為L 的62的時序時，將各信號線的值設定在暫存

2103-4268-PF;ahddub.p t d 第32頁 523751 五、發明說明（27) 器的從（Slave)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖丨8的63的時序時，藉由啟動圖8所示之信號輸出信號，使DBRD信號與LBCA信號電位，使ISE信號成為L電位。接著，在圖1 8的64的時序與圖1 8的65的時序時，為使 DBRD信號與LBCA信號成為L電位，使ISE信號及BLSHT俨號，為Η電位，在圖18中的64的時序時，將各信號線的值設υ 定在暫存器的從（Slave)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦記憶！解碼器用控制信號暫存器2。纟圖18的65的時序 ^藉由啟動圖8所示之信號輸出信號，使DBRD信號盥 BCA^成為L電位，使ISE信號與blsht信號成為Η電位。隨τΛ’/j18的66的時序與圖18的67的時序時’為使是由ί料岸理J ί „(SlaVe)那一側。暫存器值的設定 2序ί 制Λ號暫存器6。，在圖1_ 號成為_所不之號輸出信號，使·Τ信接著說明抹除前的寫入。、圖18中，抹除前寫入的期間是在67〜的68的時序0寺，在圖18的 73之間。在圖18 為L電位，在圖i 8的68的時序時字序將寺各^ ^將各^號線的值設定在

523751 五、發明說明（28) 暫存器的從（Slave)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖丨8中所示之幫浦/記，體解碼器用控制信號暫存器6。在圖18的69的時序時°，藉由啟動圖8所示之信號輸出信號，將IpREp信號設成[ 位。接著，在圖18的70的時序與圖18的71的時序時，為使 IPREP信號與BLSHT信號設成Η電位，在圖18的7〇的時序時，將各信號線的值設定在暫存器的從（slave)那一側。 =存器值的設定是由資料處理裝置丨透過DB匯流排將值設定在圖2中所示之幫浦^/記憶體解碼器用控制信號暫存器 6。在^的71的時序時，藉由啟動圖8所示之信號輸出信唬，將IPREP信號與BLSHT信號設成H電位。 BLSHT接Λ’Λ!18的72的時序與圖18的73的時序時，為使的值:定在Λ ?位，在圖18的72的時序時，將各信號線、°又疋在暫存器的從（s 1 a ve)那一側。暫存哭值的机定㈡^^^^匯流排將值設定在“中二示之 A 二控制設成L·電位。 ”斤不之托號輸出信號，將BLSHT信號接著’說明加上抹除脈衝與抹抹除脈衝的期間為73〜79之門。二=驗證。圖18中，加上間。在圖18的74的吐^ 間抹除驗證期間為79〜8 3之與ERS信號成為H電立〗圖18的;5的時序時，為使NE信號的值設/在暫^Γ在圖18的4的時序時，將各信號線疋在暫存盗的從（slave)那—側。暫存器值的設定

523751

接者 J由資料處理裝置1透過DB匯流排將值設定在圖幫浦/ a憶體解碼器用控制信號暫存器6。在圖不之時序時，藉由啟動圖8所示之信號輸號:， ERS信號設成Η電位。肝旒與一在圖i«的76的時序與圖u的77的時 NE扣號與ERS信號成為L電位，使BLSHT信號成雷，、、^ 圖18的76的時序時’將各信號線的值設定在暫存二？ (Slave)那一側。暫存器值的設定是由資料處理裝置丨= DB匯流排將值設定在圖2中所示之幫浦/記憶 3 控難號暫存器6。在圖18的77的時序時，藉*啟動^用不之#號輸出信號，將NE信號與ERS信號設 BLSHT信號設成Η電位。电位將接著，在圖18的78的時序與圖18的79的時序時，Α BLSHT信號與ISE信號設成L電位，使DBRD信號設成11電位，在圖18的78的時序時，將各信號線的值設定在暫存器的從 (Slave)那一侧。暫存器值的設定是由資料處理裝置}透過 DB匯士排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖18的79的時序時，藉由啟動圖8所不之信號輸出信號，將BLSHT信號與ISE信號設成L電位將DBRD信號設成η電位。、接著，在圖18的80的時序與圖18的81的時序時，為使 DBRD信號設成L電位，使ISE信號設成Η電位，在圖“的⑽ 的時序時，將各信號線的值設定在暫存器的從（slave)那一側。暫存器值的設定是由資料處理裝置i透過DB匯流排

523751 五、發明說明（30) 將值設定在圖2中所示之幫浦^/記憶體解碼器用控制信號暫存器6。在圖〗8的80的時序時，藉由啟動圖8所示之信號輸出信號，將DBRD信號設成丄電位，將ISE信號設成}{電位。抹除驗證的期間將反覆持續到驗證失敗，或是到成抹除對象之記憶體區塊的最大位址為止。當址時，在圖18 _的時序時，為使PE信號成為,電位取，大在位圖址 ^的82的時序時，將各信號線的值設定在暫存器的從 ^Slave)那一侧。暫存器值的設定 DB匯流排將值設定在圖2中所干之螫、#裝置1透過控制作铐I ；fe 55 T所不之幫浦/自己憶體解碼器用控制U暫存W。在圖18的82的時序時示^信號輸出信號，將ΡΕ信號設成[電位所證=中貝」％…173的時序，來加上抹= 存器值的設定是使用暫存器設定信號 m號。暫號線的輸出是使用信號輸出信號來。τ。而且，各信 (自動寫入）接著’參照圖19的流程圖中之非揮發性半導體記憶體的自動寫入的實施形態1 在模式輸入後，首先執行鎖定位元：作。 2定位元確認中’判斷成為寫 :：認：驟ST84。在疋位元資訊是否可以綠屮豕之圮憶體區塊的鎖論鎖定位元資訊為何；動=制寫入模式時，* 在非強制寫入模式下成鎖丁定以：" 以寫入錯誤步驟

2103-4268-PF;ahddub.p t d 第36頁 523751

ST89來結束處理。在加上寫入脈衝步驟STSR ^ + 摅圼aa * μ 町7驟匕1 8 5的階段中，根 !=資料來加上寫入脈衝。加上脈衝後，驗證步驟ST86的階段。在寫入驗證86的階段中，乂 2入脈衝後之寫入位址的資料加以讀出與從外部取广個：比較。此比較是以字元為單位來執行。只要有個位7〇在比較時產生不一致，為个双馮了再度執行寫入，將處 f移到再寫入前處理步驟ST87的階段。若是比較後全部的 =料都一致，以正常處理步驟ST88來結束處理。在再寫入前處理步驟ST87的階段中，將計算寫入次數的計數器的值，'日1人。綠疋寫入失敗的位元後，為能再次加上寫入脈衝丄將處理移到加上寫入脈衝步驟ST85。當寫入次數的計數器值達到最大值時，以寫入錯誤步驟ST89來結束處理。 (時序圖）接著，針對本發明的實施形態1中之非揮發性半導體記憶體的自動寫入動作，參照圖2 〇的時序圖、圖2中所示之暫存器電路群2、圖4中所示之幫浦/記憶體解碼器用控制仏號暫存器6 (1)及（2)的内容、圖8中所示之幫浦/記憶體解碼器用控制信號暫存器6的内容來做說明。圖2 〇中所不之各信號線是被分配到圖4中所示之幫浦/記憶體解碼器用控制信號暫存器6的各位元。首先，在圖2 0的9 〇的時序時，開始本發明的實施形態中之非揮發性半導體記憶體的自動寫入的動作。接者說明鎖定位元確認。圖2 0中，鎖定位元確認的期間為9 0〜9 6之間。在圖2 〇

2103-4268-PF;ahddub.ptd 第37頁 523751 五、發明說明（32) =91的時序與圖2〇的92的時序時，為使⑽⑽信號與信 =、為H電位，使ISE：信號成為l電位，在圖2〇的91的時序 ^ί各信號線的值設定在暫存器的從（Slave)那一側。 …:态值的设定是由貧料處理裝置i透過DB匯流排將值設疋圖2中所示之幫浦/記憶體解碼器用控制信號暫存器。在圖20的92的時序時，藉由啟動圖8所示之信號輸出信 =，將DBRD信號與LBCA信號設成!！電位、將ISE信號設成[ 接著，在圖20的93的時序及圖2 〇的94的時序時，為使號與LBCA #號成為L電位，ise信號與BLSHT信號成鲁二電位，在圖20的93的時序時，將各信號線的值設定在暫存器的從（Slave)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖2〇的94的時序時，藉由啟動圖8所示之信號輸出信號，將DBRD信號與“以信^ 設成L電位、將ISE信號與bLSHt信號設成H電位。接著，在圖20的95的時序與圖2〇的96的時序時，為使 BLSHT信號成為L電位，使PE信號成為H電位，在圖2〇的95 的時序時，將各信號線的值設定在暫存器的從（suve)那一側。暫存器值的設定是由資料處理裝置丨透過⑽匯流排籲將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖2 0的96的時序時，藉由啟動圖8所示之信號輸出信號，將BLSHT信號設成L電位、將PE信號設成H電口 ^ 位0

523751 發明說明（33) =中§兄:月加上寫入脈衝及寫入驗證。回 ’加上寫入脈衝的期間為9 1 ΛΟ 曰 °;«2〇v9;;0^ _ 序時，將那一側。智在努7士，〜牡货存為的從（S 1 a V e) 排將值設定在ϊ2；^ν"Λ\74ί1裝置1透過DBE流妒暫存乂，記憶體解碼器用控制信號暫存裔6。|圖2〇的98的時序日夺，號輸出信號，將PGM信號設成H電位》 θ 不〇使PGM接Λ’Λ=的99的時序及圖20的100的時序時，為定/Λ”，在圖20的99的時序時，將各信號線 a暫存态的從（slave)那一侧。暫存器值的設定 ::貝枓處理裝置！透過DB匯流排將值設定在圖2中所示之 1浦/圮憶體解碼器用控制信號暫存器6。在圖2〇的1〇〇的日:序時，藉由啟動圖8所示之信號輸出信號，將pGM信號設成L電位。接著，在圖20的101的時序及圖2〇的102的時序時，為使ISE信號成為l電位，DBRD信號成為H電位，在圖2〇的1〇1 的時序時，將各信號線的值設定在暫存器的從（suve)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖20的102的時序時，藉由啟動圖8所示^信號輸出信號，將ISE信號設成L電位，DBRD信號設成η電。位0

523751 I、發明說明（34) 接著’在圖2〇的1〇3的時序及圖2〇使DBRD信號成為L電 :的104的時序時，為的時序時，骑？成為H電位’在圖2〇的103 —側。暫存哭插^唬線的值設定在暫存器的從（Slave)那將值机—i 定是由資料處理裝置1透過DB匯流排 Λ?所示之幫浦，記憶體解碼器用控制信號於幹出n /0的104的時序時’11由啟動圖8所示之信 2輸出k娩，將ISE信號設成H電位，DBRIMf號設成L電接著，在圖20的105的時序及圖20的106的時序時，為使PE信號成為L電位，纟圖2〇的1〇5的時序日寺，將各信號線，值設定在暫存器的從（slave)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/圮憶體解碼器用控制信號暫存器6。在圖2 〇的丨〇 6的時序時’藉由啟動圖8所示之信號輸出信號，將PE信號設成L電位。寫入驗證若是失敗，再度回到96的時序，來加上寫入脈衝。圖2 0中一併說b月暫存器設定信號與信號輸出信號。暫存器值的設定是使用暫存器設定信號來執行。各信號線的輸出則是使用信號輸出信號來執行。接著，參照圖2 1的流程圖.來說明本發明的實施形態1 中之非揮發性半導體記憶體的鎖定位元程式的動作。當模式輸入後，首先執行鎖定位元確認步驟ST 1 07。在鎖定位元確認中，判斷成為寫入對象之記憶體區塊的鎖

2103-4268-PF;ahddub.p t d 第40頁 523751 五、發明說明（35) 定位元資訊是否可以讀出及。論鎖定位元資訊為何都會執行自動寫f制寫入模式時’不在非強制寫入模式下的鎖定狀^時步驟ST112來將處理处击〜、時’以寫入錯誤結束段中：依據取得之寫入位址與資料罵來入脈衝步驟ST1。8的階上脈衝後，移到寫加上寫入脈衝。在加步驟ST 109的階段中，//驟^ 109的階段。在寫入驗證位元資料加以古賣出蛊田ϋ上寫入脈衝後，將寫入的鎖定竹刀Μ 0貝出與寫入資料的” 〇”相比从e立a 丁 -致’為能再次執行寫A，將理乂。右疋產生不 ST11 0的階段。移到再寫入前處理步驟若是比較後資料是一致的，以將處理結束。在A^ 吊、、、口束步驟ST 111來算寫入次Lt 别處理步驟STuo的階段中，將計异舄入认數的計數器的值遞寫入脈衝，脾考饰必d 钱者，為能再次加上次數的計數ϊίϊ ϋ寫入脈衝步驟sn〇8。當寫人將處理結束°。到取大值時’在寫入錯誤步驟ST112下 (時序圖）記恒，二ί對本發明的實施形態1巾之非揮發性半導體 ^二-的鎖疋位兀程式的動作，參照圖22的時序圖、圖2 用=暫存器電路群2、圖4中所示之幫浦/記憶體解碼器用控制信號暫存器6(1)及（2)的内容、圖8中所示之幫浦/ =憶體解碼器用控制信號暫存器6的内容來做說明。圖18 j示之各彳5號線為分配到圖4中所示之幫浦/記憶體解碼器用控制信號暫存器6的各位元的信號。

523751 五、發明說明（36) " —---^ Α.首先，在圖22的1 1 3的時序時，開始本發明的實施形悲1中之非揮發性半導體記憶體的鎖定位元程式的動作广一接著，針對鎖定位元確認來做說明。在圖2 2中，〜位兀確認的期間為丨丨3〜丨丨9之間。在圖22的丨丨4的時序與^ 圖22的115的時序時，為能將帅⑽信號與“以信號成為η電位、ISE信號成為L電位，在圖22的1 14的時序時，將各俨號線的值設定在暫存器的從（slave)那一側。暫存器值^ 設定是由資料處理裝置丨透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖22的 1^的時序時，藉由啟動圖8所示之信號輸出信號，將μ扑信號與LBCA信號設成η電位，ISE信號設成L電位。接著，在圖22的116的時序與圖22的117的時序時，為使DBRD信號與LBCA信號成為L電位、ISE信號與BLSHT俨號成為Η電位，在圖22的116的時序時，將各信號線的值H 在暫存器的從（Slave)那一側。暫存器值的設定是由資料處理裝置1透過D B匯流排將值設定在圖2中所示之幫浦、/纪，體解碼器用控制信號暫存器6。在圖22的117的時序時: 藉由啟動圖8所示之信號輸出信號，將信號與a信號没成L電位’ I s E信號與B L S Η T信號設成η電位。接著，在圖22的118的時序與圖22的lig的時序時，為使BLSHT信號成為L電位、ΡΕ信號成為η電位，在圖22的118 的時序時，將各信號線的值設定在暫存器的從（SUve)那一側。暫存器值的設定是由資料處理裝置i透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號

523751 五、發明說明（37) 3 Γ"在圖22的119的時序時，藉由啟動圖8所示之， 2 J SIHt號設成L電位，_號設成Η電位。 99 ,.，對加上寫入脈衝與寫入驗證來做說明。在@ =中’加上寫入脈衝的期間為"9〜125之間。而且， =的期間為125〜129之間。在圖22的12〇的時序盘圖寫入 =1的時序時，為使PGM信號與⑶以信號成為Η電位，在圖2的12G的時序時，將各信號線的值設定在暫存器的從 = lave)那一側。暫存器值的設定是由資料處理裝置1透 DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器透用控制巧暫存器6。在圖22的121的時序時，藉由啟動圖8 所不之，號輸出信號，將PGM信號與“以信號設成Η電位。接著，在圖22的122的時序與圖22的123的時序時，為使PGM信號成為l電位，在圖22的122的時序時，將各信號、、、線的值設定在暫存器的從（Slave)那一側。暫存器值^言^ 定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖22的123 的時序時，藉由啟動圖8所示之信號輸出信號，將PGM信號設成L電位。接著，在圖22的124的時序與圖22的125的時序時，為使ISE信號成為L電位、DBRD信號成為η電位，在圖22的124 的時序時，將各信號線的值設定在暫存器的從（SUve)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖22的125的時序時，藉由啟動圖8所示之信

523751 五、發明說明（38) 、號輸出信號，將ISE信號設成L電位、DBRD信號設成11電位。接著，在圖22的126的時序與圖22的127的時序時，為使DBRD信號與LBCA信號成為L電位、ISE信號成為H電位… 在圖2 2的1 2 6的時序時，將各信號線的值設定在暫存器的從（Slave)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/記憶體^碼器用控制信號暫存器6。在圖2 2的1 27的時序時，藉由啟動1圖 8所示之信號輸出信號，將ISE信號設成η電位、DBRD信號° 與LBCA信號設成Η電位。 ° ~ 接著’在圖22的128的時序與圖22的129的時序時，為使ΡΕ信號成為L電位，在圖2 2的1 28的時序時，將各信號線的值設定在暫存器的從（Slave)那一側。暫存器值的設定疋由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖2 2 時序時，藉由啟動圖8所示之信號輸出信號，將PE信號言成L電位，若是寫入驗證失敗，再度回到丨丨9的時序，來加上寫入脈衝。在圖22中一併說明暫存器設定信號與信號輸出信號。暫存器值的設定是使用暫存器設定信號來進行。各信號線的輸出是使用信號输出信號來進行。 (鎖定位元讀出） (時序圖）接著，針對本發明的實施形態丨中之非揮發性半導體

523751 五、發明說明（39) 記憶體的鎖定位元讀出的，夂所示？暫存器電路群2、圖〇斤示：幫=的時序圖、圖2 控制信號暫存器6(1)及（2)的内容圖s张5己憶體解碼器用體解碼器用控制_铐％^ 、圖8所不之幫浦/記憶夂尸哚細* 仏虎暫存裔6的内容來說明。m «娇-夕各仏戒線為分配到圖4所示之圖1 8所不之信號暫存器6的各位元之信號。己憶體解碼器用控制首先，在圖23的130的時序時，„私士々態1中之非揮發性半導體記憶體的鎖:::形圖2 3中之鎖定位元讀出的期：m項出動作。 23的131的時序與圖23的132的時二1 〇 LBCA ^ ^ ^ ^ u ^ 了斤寺為使DBRD信號與圖二=ΓΓISE信號及BLSHT信號成為L電位，在圏3的131的時序時’將各信號線的值設定 (S1 a v e )那一俊I。暫在哭枯沾μ〜9 t 存Is的從 nD ^ ^ '側暫存器值的设定是由資料處理裝置ϊ透過 D B匯>’IL排將值設定在圖2中所示之寶、、者 ^ Φ] ^ raoo 之幫浦/圮憶體解碼器用暫存w。在圖23的132的時序時，藉由啟動圖8 所不之信號輸出信號，將DBRD信號與LBCA信號設成11電位’ ISE信號及BLS HT信號設成L電位。接著，在圖23的133的時序與圖23的134的時序時，為使DBRD#號及LBCA信號成為L電位、ISE信號及BLSHT传號成為Η電位，在圖23的133的時序時，將各信號線的值^定在暫存器的從（Slave)那一側。暫存器值的設定是由資料處理裝置1透過DB匯流排將值設定在圖2中所示之幫浦/記憶體解碼器用控制信號暫存器6。在圖23的1 32的時序時藉由啟動圖8所示之信號輸出信號，將dbrd信號與lrca信 2103-4268-PF;ahddub.ptd 523751 五、發明說明（40) 號設成L電位，ISE信號及BLS HT信號設成Η電位。〇 f圖Μ中一併說明了暫存器設定信號與信號輸出信號。暫存器值的設定是使用暫存器設定信號來進行。各信號線的輸出是使用信號輸出信號來進行。如以上所述，根據此實施形態1，使用非揮發性半導體記憶體101、與在相同晶片内之資料處理裝置i，藉由執行 f揮發性半導體記憶體的自動抹除/自動寫入/資料讀出等、:以去除非揮發性半導體記憶體内所需之專用控制電路，其結果是可以縮小晶片全體電路規模。 -=ΐ，在非揮發性半導體記憶體内設置模擬暫存器，藉由設定暫存器值，可以將記憶體區塊中的記憶體陣列與虛設記憶體陣列做替換，此記憶體區塊是由配置成行列开^ 狀之複數的記憶體單元所形成之記憶體陣列所構成。發明的效如以括：記憶憶體單元碼Is ^用晶體的資體陣列内記憶體解到暫存器更新暫存上=述，本發明中之非揮發性半導體記憶體，包體區塊，將由非揮發性電晶體所形成之複數的呓湖狀之記憶體陣列所構成；記憶體解爪抹除/寫入//讀出記憶體陣列内的非揮料所需；電荷幫浦，用來抹除/寫入/讀二發性電晶體的資料戶"；暫存器，將控ί 二°/、上述電荷幫浦之複數的控制信號分別分配利用結合暫存器之資料處理裝置來裔、内容之裝置；及藉由該更新裝置來更新暫存

523751 五、發明說明（41) 器的内容，以控制 "~ 控制記憶體解螞器與器及電荷幫浦之裝置。发中配到暫存器的！個位元，_ 4之複數條的控制信號分別分 J置來更新暫存器的内容'可、:暫存器結合之資料處理幫浦，所以不需要專用的，制記憶體解喝器與電荷體構成來控制記憶體解：，而達到以小規模的硬依據本發明，控制記，體之效果。的控制信號分別分‘二碼：與電荷幫浦之複數條 2暫存器結合之資料處理位元 :除記憶體區塊的裝置，可以藉的内容，以 ”解碼器及電荷幫浦，所以不需内容來控 HI:規模的硬體構成來抹據本發明’控制記憶土之效果。 ^控制信號分別分配到，存器的i立元電何幫浦之複數條與此暫存器結合之資料處理裝置來而且包括藉由將資料寫入記憶體區塊的裝置，可以，：：：：内容’以容來控制記憶體解碼器及電荷幫浦，戶;子器的内小規模的硬體構成來= 的控ΪΪί::體解碼器與電荷幫浦之複數條佐制彳口唬刀別分配到暫存器的}個位元，與此暫存器結纟之資料處理裝i來二括藉由將；料從記憶體區塊讀出的裝置，可以藉二内谷來控制記憶體解碼器及電荷幫浦，所以不需要專用的第47頁 2103-4268-PF;ahddub.ptd 523751 五、發明說明（42) 控制電路，達效果。本發明中上述非揮發性發性電晶體所記憶體陣列所出上述記憶體幫浦，用來抹性電晶體的資與上述電荷幫個位元；及利述暫存器的内器的内容來抹存器的内容，要專用的控制體區塊的資料本發明中上述非揮發性發性電晶體所記憶體陣列所出記憶體陣列浦，用來抹除體的資料所需之複數的控制到以小規模的硬體構成來抹除記憶體區塊之 =之複數的記憶體行 :列内的非揮發性電晶體的資料所·;電；二‘ ΐ人/讀出上述記憶體陣列内的非揮^ 暫存器，將控制上述記憶體以用社：上ΐ ϊ :h§號分別分配到暫存器的1 :資料處理裝置來更新上之裝置。由於此更新裝置是藉由 :記憶體區塊的資料，戶斤以可以藉由更新；來控制記憶體解碼器與電荷幫浦，所以電路’達到以小規模的硬體構成：之效果。之非揮發性半導體記憶體的寫入方法，其中半導體記憶體包括：記憶體區塊，將由非揮形成之複數的記憶體單元配置成行列形狀之構成；記憶體解碼器，用來抹除/寫入/讀内的非·揮發性電，晶體的資料所需；電荷幫靖 /寫入/讀出記憶體陣列内的非揮發性電晶，·暫存器，將控制記憶體解碼器與電荷幫浦仏號分別分配到暫存器的丨個位元；及利用

2103-4268-PF;ahddub.p t d

523751 五、發明說明（43) __^ 結合暫存器之資料處理裝置來由於此更^ f是藉由更新暫存器的^ =内f之裝置。憶體區塊，所以可以藉由更新暫存器:來將資料寫入記體解碼器與電荷幫浦，所以不真2纟’來控制記憶以小規模的硬體構成來抹除記憶體區塊電路，達到本發明之非揮發性半導體記憶體 ^枓之效果。塊，將由非揮發性電晶體所 =括·記憶體區成行列形狀之記憶體陣列所構=元配置與圮憶體陣列做替換之記憶體陣列；/ _ ，可以處理可以將虛設記憶體陣列盥呓愔栌f仏裝置’藉由修補陣列做替換；㈣置，不;吏V包換電路，藉由將資料設定於模擬暫存器來將^ M j彳之替列與記憶體區塊内的Η固記憶冑陣列可H陣來：行第1裝置所執行之記憶體陣：與替換，且此替換可以預先進行，在第1裝置進行 §己憶體陣列與虛設記憶體陣列的替換前，可以執行將記憶體陣列與虛設記憶體陣列的替換。而且，當不以替換電路來進行虛設記憶體陣列與記憶體區塊内的1個的記憶體陣列的替換時，可以藉由將資料設定在模擬暫存器上，來將虛設記憶體陣列與記憶體區塊内的一個記憶體陣列做替換。依據本發明’當要使用第1裝置來將虛設記憶體陣列與記憶體區塊内的1個記憶體陣列做替換時，即時是被設定為使用第2裝置來進行替換處理，也會優先以第1裝置來

2103-4268-PF;ahddub.ptd 第49頁 523751 五、發明說明（44) 做替換，達到以第1裝置來進行虛設記憶體陣列與記憶體區塊内的一個記憶體陣列的替換之效果。此外’當以替換電路來進行虛設記憶體陣列與記憶體區塊内的一個記憶體陣列的替換時，即使在模擬暫存器中 &又疋有資料’也可以使用替換電路來進行虛設記憶體陣列與記憶體區塊内的一個記憶體陣列的替換。 ^ 依據本發明，將以第1裝置來進行虛設記憶體陣列與記憶體區塊内的1個記憶體陣列做替換之資訊，與以第2裝置來進行替換處理的資訊加以讀出並比較，可以確認在第 1裝置所進行之替換處理是否正確。依據本發明’因為是將以第2裝置進行替換處理時所設定之模擬％ _ 一〜^ 专存^值寫入非揮發性電晶體所形成之記憶體力口 Π 士矣 |i| 雷斤關姑 β貝出，即使將非揮發性半導體記憶體的電源沾i4 : ί可以將第1裝置及第2裝置所進行之替換處理 _ i σ丕=二出並比較’以確認在第1裝置所進行之替換處理疋否正確。圖式簡單說明： [圖1 ]說明太欢憶體的機能區塊斑Γ月的實施形態1中之非揮發性半導體記 [圖2]說明本銳貝料處理裝置之區塊圖。憶體的暫存器雷明的實施形態1中之非揮發性半導體記 [圖叫說明\\群之區塊圖。憶體的暫存器電1明的實施形態1中之非揮發性半導體記 σ 路群的各種暫存器所被分配到之位址空間

2103-4268-PF;ahddub.p t d

第50頁 523751

[圖4 ]說明幫浦/印_触μ 及⑺的内容之圖。隐體解碼器用控龍號暫存器⑴ [圖5]說明狀態暫存器内容之圖。 [圖6]說明程序控制暫存器内容之圖。 [圖7 ]說明模擬LT暫存器内容之圖。 [圖8 ]况明幫浦/記憶體解碼器用控制信號暫存器中之1個位元部分的電路構成圖。 ° [圖9 ]說明電荷幫浦的區塊構成圖。

[圖1 0 ]說明記憶體解碼器的構成圖。 [圖11 ]說明§己憶體區塊的位址空間圖。 [圖1 2 ]說明1 2 8KB記憶體區塊的構成圖。 [圖1 3 ]說明包括虛設記憶體陣列之丨28Κβ記憶體區塊的構成圖。 [圖14]說明虛設記憶體陣列、記憶體陣列、感應放大器/寫入電路、選擇器、_匯流排間的連接關係圖。 [圖15m明溶線電路與解碼電路間的連接關係圖。 [圖1 6 ( a )至1 6 ( b )]說明炫綠雷六抑狄2招处回電路修補規格與模擬LT暫存1§修補規格之圖。

[圖1 7 ]說明自動抹除的流程圖。 [圖18]說明自動抹除的時序圖。 [圖19]說明自動寫入的流種圖。 [圖20]說明自動寫入的時序圖。 [圖2 1 ]說明鎖定位元寫入的流程圖。

2103-4268-PF;ahddub.p t d 第51頁 523751 五、發明說明（46) [圖2 2 ]說明鎖定位元寫入的時序圖。 [圖23]說明鎖定位元讀出的時序圖。 [圖2 4 ]說明以模擬L T暫存器及熔線電路來替換之模式圖。 [圖25(a)至25(c)]說明炫線電路中的EnaMe fuse信號與I/O FUSE信號生成電路之圖。口 [圖26 ]說明先前的非揮發性半導體記憶體之區塊圖。符號說明： 1 :資料處理裝置； 3，1 003 ·•電荷幫浦；暫存器電路群；記憶體解碼器； 4 :記憶體區塊， ;:· 體解碼器用控制信號暫存器; 9 ··資料緩衝器； 8 :資料暫存器 1 ϊ ··程序控制暫存器；〗〇狀悲暫存器 13 ··模擬LT暫存器:， 12 ··比較電路，· 16 : AD(24:〇)羅流排（更 17 :A(24:〇)匯流排(更新C).， 18 :DDB(15:0)匯流排(更以)， 19 :DB(15:〇)匯流排斯裝置）’ 2。：負電壓電荷幫浦檢測電路置.）’ 2; : 壓電荷幫浦： 22 .項㈣荷幫浦檢肖電路路，

I 2103-4268-PF;ahddub·p t d 第52 523751 五、發明說明（47) 用） 23 25 26 27 28 33 34 44 電壓切換電路； 24 :X(列^立址栓鎖号 Y(行）位址輸入緩衝器栓鎖器；鎖裔 X(列）位址前段解碼器； Y (行）位址前段解碼器； '32 :記憶體區塊（〇)〜（4); 感應放大器/寫入電路（DO用）； Y解碼器 3 5 : X解碼器感應放大器/寫入電路（虛設記憶體單元陣列 45 :虛設記憶體陣列； 46 :記憶體陣列（0); 4 7 :記憶體陣列（3 1 ); 48 ·感應放大器/寫入電路（dh用）； 49·選擇器（〇); 50:選擇器（31); 51 :選擇器； 52 :熔線電路（第1裝置）； 53 :解碼電路（第2裝置）； 1 0 1 ’ 1 0 0 1 :非揮發性半導體記憶體； 135 ·感應放大器/寫入電路； 136 :選擇器電路； 1 〇〇 2 :記憶體/記憶體解碼器； 1 0 0 4 :專用控制電路； b0〜b5，b7 :模擬LT暫存器（模擬暫存器）。

第53頁 2103-4268-PF;ahddub.p t d

Claims

"23751 …中請專利範圍 1 · 一種非揮發性半導體記憶體，包括：憶髀f憶體區塊’將由非揮發性電晶體所形成之複數的記構成單元配置成行列形狀之記憶體陣列（m e m 〇 r y a r r a y )所列内^ = Ϊ解碼裔’用來抹除/寫入/讀出上述記憶體陣的非揮發性電晶體的資料所需；迷記：L!=(:harge pump) ’用來抹除，寫入，讀出上 2:列内的非揮發性電晶體的資料所需；電荷f、、H(gR2=ter)，將控制上述記憶體解碼器與上述元；了幫浦之複數條的控制信號分別分配到暫存器的i個位來更存:述:存器相結合之資料處理裝置 -憶暫存器的内容，來控制上述 2. 如申請專利範圍第丨項所體，其中包括藉由更新暫存两斤/之非揮發性半導體記憶裝置。的内容來抹除記憶體區塊之 3. 如申請專利範圍第1 體，其中包括藉由更新、述之非揮發性半導體記憶區塊内的非揮發性電晶體内容來將資料寫入記憶體 4·如申清專利範圍第1 體，其中包括藉由更新暫項迷之非揮發性半導體記憶非揮發性電晶體的資料讀出子容來將記憶體區塊内的第54頁 2103-4268-PF;ahddub.p t d 523751

5· —種非揮發性半導體記憶非揮發性半導體記憶體包括：體的自動抹除方法上迷電晶體所形成之複數的言己體陣列所構成； ° 寫入/讀出上述記憶體陣 t· /頊出上述記憶體陣列内記憶體區塊，將由非揮發性憶體單元配置成行列形狀之記億記憶體解碼器，用柬抹除/ 列内的非揮發性電晶體的資料所電荷幫浦，用來抹除/寫入的非揮發性電晶體的資料所需；暫存器，將控制上述記憶體解碼器鱼上複數條的控制信配到暫存^的丨個位元以幫浦之來更新上述暫存器的内容；相、、"°合之貧料處理裝置其特徵在於：藉由該更新裝置來更新上述暫存記憶體區塊的資料。門谷以抹除上述 6. —種非揮發性半導體記憶體的自非揮發性半導體記憶體包括：寫入方法’上述 §己憶體區塊，將由非揮發性電晶體所憶體單元配置成行列形狀之記憶體陣列所槿f之複數的記 δ己憶體解碼器，用來抹除/寫入/妹列内的非揮發性電晶體的資料所需；貝上述記憶體陣電荷幫浦，用來抹除/寫入/讀出上的非揮發性電晶體的資料所需；遂記憶體陣列内暫存器將控制上述記憶體

解碼器與上述電荷幫浦之

2103-4268-PF;ahddub.ptd 第55頁

523751 六、申請專利範圍複數的控制信號分別分配到暫存器的1個位元；以及更新裝置，利用與上述暫存器相結合之資料處理裝來更新上述暫存器的内容；其特徵在於：藉，該更新裝置來更新上述暫存器的内容以將資料寫入上述§己憶體區塊的非揮發性電晶體。 7 · —種非揮發性半導體記憶體，包括： j It體區塊，將由非揮發性電晶體所形成之複數的記憶體早70配置成行列形狀之記憶體陣列所構成； f設記憶體陣列，可以與上述記憶體陣列做替換之記憶體陣列；第1裝置，藉由修補處理可以將上述虛設記憶體陣列與上^記憶體區塊内的i個記憶體陣列做替換；，2裝置，不使用包括上述虛設記憶體陣列之替換電路’精由將資料設定於模擬暫#器來將上述虛言史記憶體陣列與上述記憶體區塊内的丨個記憶體陣列做替換；以及替換裝置，藉由該第2裝置來執行上述第丨裝置所執之上述記憶體陣列與上述虛設記憶體陣列的替換。 8 ·如申凊專利範圍第7項所述之非揮發性體，其中包括當要使用^裝置來將虛設記憶體陣列盘^ 使用弟2裝置來進^亍替換虚理 > ^ /5 jL· M 做替換的裝置。處也會優先以上述第1裝置來 9 ·如申明專利範圍第7項所述之非揮發性半導體記憶第56頁 2103-4268-PF;ahddub.p t d 523751 六、申請專利範圍體，其中包括可以將使用第1裝置來將虛設記憶體陣列與記憶體區塊内的1個記憶體陣列做替換之資訊，與使用第、裝置來做替換處理的資訊讀出並加以比較的裝置。 1 0 ·如申請專利範圍第7項所述之非揮發性半導體記體，其中包括可以將設定為使用第2裝置來做替換處理之思模擬暫存器值寫入由非揮發性電晶體所形成之記憶體單元内後加以讀出的裝置；而且包括可以將使用第1裝置及上述第2裝置來進行之替換處理的資訊讀出並加以比較的裝置。

2103-4268-PF;ahddub.ptd 第57頁