TW519690B - Bright field image reversal for contact hole patterning - Google Patents

Bright field image reversal for contact hole patterning Download PDF

Info

Publication number
TW519690B
TW519690B TW090128791A TW90128791A TW519690B TW 519690 B TW519690 B TW 519690B TW 090128791 A TW090128791 A TW 090128791A TW 90128791 A TW90128791 A TW 90128791A TW 519690 B TW519690 B TW 519690B
Authority
TW
Taiwan
Prior art keywords
resist
negative
positive resist
layer
positive
Prior art date
Application number
TW090128791A
Other languages
English (en)
Inventor
Christopher F Lyons
Ramkumar Subramanian
Marina V Plat
Todd P Lukanc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of TW519690B publication Critical patent/TW519690B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)

Description

519690
消 1 [技術領域] 本發明係廣泛地關於接觸孔圖案化(contact hole patterning)。更具體地,本發明係關於接觸孔圖案化用之 焭域圖像反轉(bright field image reversal) 〇 [背景技藝] 半導體臨界尺寸(CD)變的越來越小以提供更快速,更 小且更強大之半導體裝置。 接觸孔為形成半導體裝置之一項重要要件。典型地, 接觸孔使用一個暗域光罩與一個正性光阻而形成。正性光 阻典型地為三項成分材料,具一個基質成分,一個感光劑 成分’與一個溶劑成分,其特性由光感成分之一個光化學 k化所改變,由一個分解抗化劑至一個分解增強劑。參見 例如 R Wolf,Silicon Processing for the VLSI Era,第 1 冊,418頁。 為形成非常微小之接觸孔特徵,例如尺寸小於1〇〇亳 微米之接觸孔或貫穿孔,暗域圖案化將引起一些問題,因 於這些非常微小尺寸範圍其提供不良之臨界尺寸控制。此 主要由於使用-個暗域光罩與正性光阻之微小接觸孔特 徵解析度將難以控制,由於解析度限制與高光罩誤 感光度。 t
[發明之揭示J 因此,本發明之-般目的係提供一個改進方法 半導體裝置之微小接觸孔。 灰 依照本發明之一個較佳具體實施例,上述目的i 本紙張尺度賴中關家標準(CNS)A4規格以---- 日由 9197a . ^--------- (請先閱讀背面之注意事項再填寫本頁) A7
519690 五、發明說明(2 ) 在半導體裝置形成一個接觸孔之方法而達成。該方法包含 形成一層中間層電介質層於基質之步驟,且接著形成一層 正性抗蝕劑於中間層電介質層上。該方法接著包含使用亮 域光罩照射正性抗蝕劑之步驟,具有與正常接觸光罩相反 之極性(暗域與亮域)。亮域光罩之尺寸與欲形成於半導體 裝置裡之接觸孔相同。該方法進一步地包含顯影照射之正 性抗蝕劑之步驟,以便移除照射之正性抗蝕劑,從而僅留 下部分正性抗蝕劑殘餘於中間層電介質層上。該方法更進 一步地包含施加一層負性抗蝕劑以覆蓋中間層電介質層 與部分正性抗蝕劑之步驟,且接著使負性抗蝕劑凹陷使得 部分正性抗蝕劑頂端區域延伸於凹陷之負性抗蝕劑上。本 方法亦包含曝光凹陷負性抗蝕劑與部分正性抗蝕劑於大 量光線之步驟’並接著施加顯影劑至半導體裝置以便移除 部分正性抗蝕劑。結果,一個貫穿孔或接觸孔形成於部分 正性抗蝕劑先前形成之位置。 上述目的亦可藉由一個於半導體裝置形成一個接觸 孔之方法而達成。該方法包含形成第一層於基質,且接著 形成正性抗餘劑層於第一層。該方法亦包含使用一個亮域 光罩照射正性抗蝕劑,其中亮域光罩之尺寸與欲形成於半 導體裝置裡之接觸孔相同。該方法進一步地包含使照射之 正性抗蝕劑與顯影劑接觸,以便移除照射之正性抗餘劑, 從而僅留下部分正性抗蝕劑殘餘於第一層上。該方法更進 一步地包含施加一層負性抗蝕劑以覆蓋第一層與部分正 性抗蝕劑。本方法亦包含使負性抗蝕劑凹陷使得部分正性 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 91978 --j----1--------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 519690 五、發明說明(3 抗餘劑之頂端表面不為負性抗蚀劑所覆蓋。該方法進一步 地包含使凹陷負性抗蝕劑與部分正性抗蝕劑曝光於光 線。忒方法更進一步包含施加一個顯影劑至半導體裝 便分解部分正性抗蝕劑。紝 、,口禾,形成接觸孔於部分正性抗
餘劑先前形成之位置。 A
[圖示之簡單說明] 藉由下列詳細說明,本發明之這些與其他目的與優點 將2充分地瞭解’當閱讀時參照伴隨圖示,其中相同參考 數字表示全文相同部分,,其中·· .第1圖為使用-個亮域光罩形成一個柱子之MEF圖 表, 第2圖為使用一個暗域光罩形成-個接點之MEF圖 表; 第3(a)至3⑷圖說明本發明微影製程之橫截面圖示。 [元件符號說明] 100 120 130 150 [實施本發明之較佳模式] 、系見微影製程之一個主要關心為製程於接觸孔形成 到達尺寸極限’尤其形成尺寸為1〇〇毫微米或更小3 接觸孔。如早先所解釋,常見接觸孔形成使用一個暗域》 正性光阻,其導致難以控制,由於解析度限制多
表紙張尺i欄中關家鮮(CNS)A4規格(210 X 29G5J 91978 L 訂--------- (請先閱讀背面之注意事項再填寫本頁) 基片 110 中間電介質層 正性光組層 125 亮域光罩正下方 免域光罩 140 小圓柱 負性光阻層 經濟部智慧財產局員工消費合作社印製 3 519690 經濟部智慧財產局員工消費合作社印製 4 A7 五、發明說明(4 ) 面 MEF 〇 第1圖顯示-個亮域柱子之MEF,且第2圖顯示一個 暗域光罩之MEF。這兩份圖表顯示晶圓尺寸與光罩尺寸之 感光度。MEF之測量為直線之斜率,其近似於列印於圖表 之直線方程式之第—項。暗域光罩之改變導致晶圓(光阻) 增加4.6倍。亮域光罩改變於晶圓放大"倍。因此,如 第1圖與第2圖所示之圖表可知,使用亮域光罩,晶圓上 接觸孔變動程度將大為減小,與使用暗域光罩比較。第i 圖與第2圖所示之資料乃根據發明者執行之測試。 本發明藉由使用-個亮域(BF)光罩,形成一個微小圓 柱於正性光阻,克服於微小接觸孔形成之問題,藉以解析 度與MEF與常見微影製程比較得以改進。進一步處理以反 轉圖像形成-個良好控制之接觸孔厨案。亮域光罩為―種 光罩,光罩大部分為透明,僅一部份光罩為不透光。 現在將詳細說明該發明,並參照第3⑷至3⑷圖。 第3 (a)圖顯示一個半導體結構之橫截面圖,包含一個基 片1〇〇, 一層中間電介質層110,與一層正性光阻層i2〇a。 中間電介質層110可為任何常見低k電介質且低電 介質常數之電介質,例如SILK,提供一層不傳導防護於 傳導層間。 ' 如第3(a)圖所示,一個亮域(BF)光罩13〇提供於半導 體結構上,且正性光阻層120由位於亮域光罩13〇上之光 源照射光線。結果,大部分正性光阻層12()曝光,除了位 於党域光罩130正I方之部分125。一個典型光罩包含透 w韻欄ί關家鮮 9197a r Aw--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 519690 A7
經濟部智慧財產局員工消費合作社印紫 5 明區域與不透Μ域。純照設整個光罩,並穿越透明區 域至正下方之基質區但不穿越不it光區域至正下方之 基質區域。 、,第3(b)圖顯示正性光阻層12〇與顯影劑溶液接觸後之 半導體構。顯影劑溶液用以分解正性光阻層1 2 G曝光部 分,僅留下一個微小圓柱140殘餘於中間層電介質層110 上。可移除正性抗蝕劑之任何種類常見顯影劑溶液可於該 步驟使用。一般而言,圓柱140不需具環形橫截面,而可 選擇性地具其他橫截面形狀。 第3(C)圖顯示一層負性光阻層ι5〇形成於微小圓柱 140周圍後之半導體結構。負性光阻為一種與正性光阻作 用相反之光阻,當部分負性光阻曝光時,其將變堅硬且當 置於顯影劑時將不會被分解。負性光阻所有未曝光部分將 不會變堅硬,且因此當置於顯影劑時將會被分解。 負性光阻典型地未於微影照相被利用,當超大型積體 電路結構變為越來越小,因負性光阻於顯影時之膨脹使得 其不適合小於3微米之臨界控制。見K Wolf,Silicon
Processing for the VLSI Era,第 1 冊,420 頁。然而,本 發明以創新方式利用負性光阻以提供一個方法以形成具 非常微小尺寸之接觸孔。 參照第3(c)圖,形成負性光阻層150使得其頂端表面 與微小圓柱140(其為正性光阻結構)之頂端表面大體上共 面。於一個配置,負性光阻層1 50旋塗至半導體結構使其 頂端表面正好位於微小圓柱140頂端表面下方(例如,數十 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 91978 j 一---------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 制 埃)從而餘留一段微小圓柱140殘段,由負性光阻層150 之頂端表面向外延伸。於第二種配置,負性光阻層150旋 塗至半v體結構使其頂端表面形成於微小圓柱14〇上且因 此以微里疋全覆蓋(例如,數埃至數十埃)。於該第二配 =,負性光阻層150被回蝕或研磨,使得微小圓柱140頂 知〗邛刀(例如,數埃至數十埃)由負性光阻層1 50頂端 表面向外延伸。 卜其他形成負性光阻層150至半導體結構之方法,除了 疑塗外亦可考慮,只要仍於本發明之範轉内。例如,噴 灑塗佈新月开> 塗佈,或刮墨刀塗佈可用於开》成負性光阻 層 150 〇 如第3(c)圖所示,一層包含負性光阻層15〇,且亦包 含由正性光阻形成之微小圓柱14〇,提供作為一個組合層 於中間層電介質層110上。 3 第3(d)圖顯示結構置於大量曝光後,即,整個頂端 表面皆曝光,並接著置於顯影劑之半導體結構。用以達成 第3(d)圖所示結構之顯影劑可與用以移除大部分正性光阻 層120以達成第3(b)圖所示結構為相同顯影劑。再度參照 第3(d)圖,當顯影劑與負性光阻層15〇接觸時,負性光阻 層並未被分解,因其先前藉由大量曝光置於光線下。微小 圓柱14〇,另一方面,當接觸至顯影劑時將被分解,因大 量曝光改變其特性使其可溶於顯影劑(因微小圓柱14〇由 正性光阻形成)。 ___結果’殘留的為一個圓柱形小洞1 60,形成於微小圓 ^纸張尺度適用中國國家鮮(CNS)A4規格⑵0x297公爱)— 91978 '丨^ 卜 ίΝ 訂---------線·! (請先閱讀背面之注意事項再填寫本頁) 519690 A7 B7 五、發明說明(7 柱140先前所在位詈以丨 小洞刚之光阻層^接著作於為_劑分解前)°環繞於 一個微j接觸孔於中間層電介質们!〇,例如-個至電曰 :閉”!觸孔,將形成於半導體結構裡。根據本發::a 因一個"域光罩與一個正性光阻用以形成-個微小尺寸 接觸孔之抗蚀劑圖案,可達成絕佳控制,形 尺寸(例如,小於2°〇毫微米),此類控制不易 由使用暗域光罩形成接觸孔之常見方法達成。 雖然目前所料與說明為本發明—個較佳且體實施 例’為熟知此技藝之技術者所知的是可做各種盘 …相等物可代替其元件,只要不背離本發明之真實範 臀。此外’可做許多修改以適應—個特定情況或材料至本 發明之技術’只要不背離其中心料。_,該發明並不 意圖限制㈣示之特定具體實施例’做為施行本發明之最 好模式’而是本發明將包含所有位於所附申請專利範圍範 疇内之具體實施例。 --^----K--------------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐)

Claims (1)

  1. H3 第90128791號專利申請案 申請專利範圍修正本 (91年11月6曰 一種形成半導體裝置之接觸孔之方法,包含·· 形成一層中間層電介質層(110)於一個基質(〗⑽), 且接著形成一層正性抗餘劑(1 20)於中間層電介質層; 使用一個亮域光罩(1 30)照射正性抗蝕劑以形成一 層照射之正性抗蝕劑層,其中該亮域光罩具一個圖案, 對應於欲形成於半導體裝置裡之一個接觸孔; 顯影正性抗蝕劑,以便移除照射之正性抗蝕劑 層,從而僅留下部分正性抗蝕劑殘留於中間層電介質 層上; ' 施加一層負性抗蝕劑(15〇)以覆蓋中間層電介質層 與部分正性抗蝕劑; 使負性抗餘劑凹陷使得部分正性抗蝕劑之一個頂 端區域延伸於凹陷之負性抗蝕劑上; 使凹陷之負性抗蝕劑與部分正性抗蝕劑曝光於大 里光線’並施加顯影劑至半導體裝置以便移除部分正 性抗蝕劑,其中形成接觸
    孔(160)於部分正性抗蝕劑先 1項之方法,其中之該負性抗餘劑 幸几蝕劑形成凹陷。 藉由濕式化學回蝕負
    1項之方法’其中之該負性抗名虫劑 負性抗密4被成凹陷。 1 91978
    4·如申請專利範圍第1項 其中之該負性抗蝕劑 其中之該正性抗蝕劑 其中於凹陷步驟將負 藉由研磨負性抗蝕劑形成凹陷 5·如申晴專利範圍第1項之方法 為一種負性光阻。 6·如申請專利範圍第5項之方法 為一種正性光阻。 7 ·如申睛專利範圍第1項之方法 穴丁 π凹陷步,! 性抗餘劑凹陷於部分正性抗敍劑之頂端區域下。 8_ 一種形成半導體裝置之接觸孔 』礼又方法,包含下列之步 驟: / 形成第-層⑴0)於基質(1〇〇),且接著形成一層正 性抗餘劑(120)於第一層; 使用党域光罩(13G)照射正性抗餘劑,其_之該亮 域光罩具一個尺寸。2”與一個欲形成於半導體裝置裡 之接觸孔(1 6 0)尺寸相等; 使照射之正性抗蝕劑於顯影劑接觸,以便移除照 經濟部中央標準局員工福利委員會印製 射之正性抗餘劑,從而僅留下部分正性抗餘劑殘留於 第一層上; 施加一層負性抗蝕劑(15〇)以覆蓋第一層與部分正 性抗兹劑; 使負性抗餘劑凹陷使得部分正性抗蝕劑其頂端表 面不為負性抗钱劑所覆蓋; 使凹陷之負性抗蝕劑與部分正性抗蝕劑曝光於光 線;且 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公愛) 2 91978 )l%9〇
    經濟部中央標準局員工福利委員會印製 %施加顯影劑至半導體裝置以便分解部分正性抗蝕 劑,其中形成接觸孔(160)於部分正性抗蝕劑先前形成 之位置。 9 ’如申請專利範圍第8項之方法,其中之該負性抗蝕劑 藉由電装回蝕負性抗蝕劑形成凹陷。 1 〇 ·如申請專利範圍第8項之方法,其中之該負性抗餘劑 藉由濕式化學回蝕負性抗蝕劑形成凹陷。
    3 91978 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 519690
    (修正圖)
    第 3(a)
    110 100 第 3(b)
    圖 第 3(c) 15V 第3(d)圖
    100
TW090128791A 2000-11-21 2001-11-21 Bright field image reversal for contact hole patterning TW519690B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/716,215 US6358856B1 (en) 2000-11-21 2000-11-21 Bright field image reversal for contact hole patterning

Publications (1)

Publication Number Publication Date
TW519690B true TW519690B (en) 2003-02-01

Family

ID=24877194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128791A TW519690B (en) 2000-11-21 2001-11-21 Bright field image reversal for contact hole patterning

Country Status (8)

Country Link
US (1) US6358856B1 (zh)
EP (1) EP1336193A2 (zh)
JP (1) JP4138482B2 (zh)
KR (1) KR100831409B1 (zh)
CN (1) CN1208810C (zh)
AU (1) AU2002220166A1 (zh)
TW (1) TW519690B (zh)
WO (1) WO2002043121A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0913483A (ja) * 1995-06-27 1997-01-14 Ibikawa Concrete Kogyo Kk 側溝ブロック
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US7393755B2 (en) * 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
EP1532670A4 (en) * 2002-06-07 2007-09-12 Praesagus Inc CHARACTERIZATION AND REDUCTION OF VARIATION FOR INTEGRATED CIRCUITS
US6780736B1 (en) 2003-06-20 2004-08-24 International Business Machines Corporation Method for image reversal of implant resist using a single photolithography exposure and structures formed thereby
JP2005317929A (ja) * 2004-03-29 2005-11-10 Hoya Corp ポジ型レジスト膜の剥離方法及び露光用マスクの製造方法、並びにレジスト剥離装置
US7372540B2 (en) * 2004-10-12 2008-05-13 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR100681909B1 (ko) * 2004-11-30 2007-02-12 유기대 철도의 분기기 갱환방법
KR100663892B1 (ko) * 2005-05-10 2007-01-03 성균관대학교산학협력단 나노 홀 형성방법 및 이 나노 홀 형성방법을 통해 제조된반도체장치
US20060256311A1 (en) * 2005-05-16 2006-11-16 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4425239B2 (ja) * 2005-05-16 2010-03-03 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置およびデバイス製造方法
US7528934B2 (en) * 2005-05-16 2009-05-05 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US8048616B2 (en) * 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
JP5192016B2 (ja) * 2010-05-07 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
CN102364389A (zh) * 2011-10-17 2012-02-29 深圳市华星光电技术有限公司 控制液晶显示装置接触孔孔壁角度的制作方法
KR20130107379A (ko) 2012-03-21 2013-10-02 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR20130129008A (ko) 2012-05-18 2013-11-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101983672B1 (ko) 2012-11-07 2019-05-30 삼성전자 주식회사 반도체 장치의 제조 방법
US10305029B1 (en) 2017-11-10 2019-05-28 International Business Machines Corporation Image reversal process for tight pitch pillar arrays
KR20220127417A (ko) 2021-03-10 2022-09-20 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
KR102530029B1 (ko) 2022-12-05 2023-05-04 최해용 고선명 입체 영상이 구현되는 스크린 실체 현미경 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351639A (ja) * 1986-08-20 1988-03-04 Nec Corp 微細パタ−ンの形成方法
JPH03136233A (ja) * 1989-10-20 1991-06-11 Mitsubishi Electric Corp 半導体装置の製造方法
KR920010129B1 (ko) * 1989-11-30 1992-11-16 현대전자산업 주식회사 콘택홀의 패턴형성방법
US5976944A (en) * 1997-02-12 1999-11-02 Harris Corporation Integrated circuit with thin film resistors and a method for co-patterning thin film resistors with different compositions
US6054254A (en) * 1997-07-03 2000-04-25 Kabushiki Kaisha Toshiba Composition for underlying film and method of forming a pattern using the film
US5891807A (en) * 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench
US6218057B1 (en) * 1999-04-16 2001-04-17 Lucent Technologies Inc. Lithographic process having sub-wavelength resolution
US6080654A (en) * 1999-08-20 2000-06-27 Advanced Micro Devices, Inc. Simplified method of forming self-aligned vias in a semiconductor device

Also Published As

Publication number Publication date
KR100831409B1 (ko) 2008-05-21
WO2002043121A3 (en) 2002-08-29
KR20030051854A (ko) 2003-06-25
JP2004515058A (ja) 2004-05-20
AU2002220166A1 (en) 2002-06-03
CN1476628A (zh) 2004-02-18
CN1208810C (zh) 2005-06-29
EP1336193A2 (en) 2003-08-20
WO2002043121A2 (en) 2002-05-30
US6358856B1 (en) 2002-03-19
JP4138482B2 (ja) 2008-08-27

Similar Documents

Publication Publication Date Title
TW519690B (en) Bright field image reversal for contact hole patterning
JP4579927B2 (ja) 浸漬リソグラフィのための除去可能なペリクル
US7142282B2 (en) Device including contacts
JP2007053403A (ja) リソグラフ方法
US6541182B1 (en) Method for forming fine exposure patterns using dual exposure
JPH03170929A (ja) リソグラフィおよびエッチング近接効果の補償方法
US20150147686A1 (en) Extreme Ultraviolet Lithography Process And Mask
TWI246111B (en) Composite patterning with trenches
TWI286795B (en) Manufacturing method for semiconductor integrated circuit device
TWI270929B (en) Photoresist topcoat for deep ultraviolet (DUV) direct write laser mask fabrication
US6451490B1 (en) Method to overcome image shortening by use of sub-resolution reticle features
US20220121121A1 (en) Semiconductor structure and manufacturing method thereof
Hiraka et al. UV-NIL templates for the 22nm node and beyond
US10274817B2 (en) Mask and photolithography system
JPS61102738A (ja) レジスト膜パタ−ンの形成方法
TWI222670B (en) Immersion lithography process and mask layer structure applied in the same
JP5034410B2 (ja) 現像ローディング測定方法および現像ローディング測定基板
TW417042B (en) Method of making attenuated phase shift mask
TW473815B (en) Method for enhancing lithography resolution
TW434818B (en) Manufacturing method of metal interconnects
TW544770B (en) Method of fabricating attenuated phase shift mask
JPH01109717A (ja) レジストパターン検査方法
TW473929B (en) Forming method of contact opening
TW318214B (en) The manufacturing method for multi-layers attenuated phase shift mask
Schurz et al. High-optical-density photomasks for large exposure applications

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent