JP4138482B2 - コンタクトホールパターニングのための明視野イメージ反転 - Google Patents
コンタクトホールパターニングのための明視野イメージ反転 Download PDFInfo
- Publication number
- JP4138482B2 JP4138482B2 JP2002544767A JP2002544767A JP4138482B2 JP 4138482 B2 JP4138482 B2 JP 4138482B2 JP 2002544767 A JP2002544767 A JP 2002544767A JP 2002544767 A JP2002544767 A JP 2002544767A JP 4138482 B2 JP4138482 B2 JP 4138482B2
- Authority
- JP
- Japan
- Prior art keywords
- positive resist
- resist
- positive
- negative
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000059 patterning Methods 0.000 title description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 49
- 239000010410 layer Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005286 illumination Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Weting (AREA)
Description
【技術分野】
この発明は一般的にコンタクトホールのパターニングに関し、より特定的には、コンタクトホールのパターニングのための明視野イメージ反転に関する。
【0002】
【背景技術】
半導体の臨界寸法(CD)は、ますます小さくなっており、より高速でより小さくより強力な半導体素子に適応するようになっている。
【0003】
コンタクトホールは半導体素子を形成するための重要な必需品である。典型的には、コンタクトホールは暗視野マスクおよびポジ型フォトレジストを使用して形成される。ポジ型フォトレジストは、典型的には、マトリックス成分、増感剤成分および溶剤成分を有する3成分素材であり、この3成分素材の特性は感光性成分の光化学変換によって溶解インヒビターの特性から溶解エンハンサーの特性へと変化する。たとえば、R.ウルフ(R. Wolf)著、「VLSI時代のシリコン処理(Silicon Processing for the VLSI Era)」、第1巻、418頁を参照されたい。
【0004】
100ナノメートル未満の寸法のコンタクトホールまたはビアといった非常に小さなコンタクトホール特徴を形成するための暗視野パターニングは、こうした非常に小さなサイズの範囲におけるCD制御が良くないため、いくつかの問題を引き起こす。これは主に、暗視野マスクおよびポジ型フォトレジストを使用した小さなコンタクトホール特徴の解像度が、解像度限界および高いマスクエラー因子(MEF)感度のため、制御困難であることに起因する。
【0005】
【発明の開示】
したがって、この発明の一般的な目的は、半導体素子の小さなコンタクトホールを形成する改良された方法を提供することである。
【0006】
この発明の好ましい実施例に従って、上記の目的は、半導体素子のコンタクトホールを形成する方法によって達成し得る。この方法は、基板上に層間誘電体層を形成し、次に層間誘電体層の上にポジ型レジストを形成するステップを含む。この方法は次に、明視野マスクを使用してポジ型レジストを照射するステップを含み、このマスクは通常のコンタクトマスクの極性が反転したものである(暗対明)。明視野マスクの寸法は半導体素子内に形成されるコンタクトホールの寸法とサイズが等しい。この方法はさらに、照射されたポジ型レジストを現像して、照射されたポジ型レジストを除去し、それにより層間誘電体層の上に残存しているポジ型レジストの一部分のみを残すステップを含む。この方法はさらに、スピン塗布によってネガ型レジストを塗布して、層間誘電体層を覆い、ポジ型レジストの一部分を覆わないようにするステップを含み、ネガ型レジストの上面は、ポジ型レジストの一部分の上面の少し下に延在する。この方法はまた、ネガ型レジストおよびポジ型レジストの一部分を投光照明露光にさらし、次に現像液を半導体素子に与えて、ポジ型レジストの一部分を除去するステップを含む。結果として、ポジ型レジストの一部分が以前に形成された場所にビアまたはコンタクトホールが形成される。
【0007】
上記の目的はまた、半導体素子のコンタクトホールを形成するための方法によって達成され得る。この方法は、基板上に第1の層を形成し、次に第1の層の上にポジ型レジストを形成するステップを含む。この方法はまた、明視野マスクを使用してポジ型レジストを照射するステップを含み、明視野マスクの寸法は半導体素子内に形成されるコンタクトホールの寸法とサイズが等しい。この方法はさらに、照射されたポジ型レジストを現像液にさらして、照射されたポジ型レジストを除去し、それにより第1の層の上に残存しているポジ型レジストの一部分のみを残すステップを含む。この方法はさらに、スピン塗布によってネガ型レジストを塗布して、第1の層を覆い、ポジ型レジストの一部分を覆わないようにするステップを含み、ネガ型レジストの上面は、ポジ型レジストの一部分の上面の少し下に延在する。この方法はさらに、ネガ型レジストおよびポジ型レジストの一部分を露光するステップを含む。この方法はさらに、現像液を半導体素子に与えて、ポジ型レジストの一部分を溶解するステップを含む。結果として、ポジ型レジストの一部分が以前に形成された場所にコンタクトホールが形成される。
【0008】
この発明のこれらのおよび他の目的ならびに利点は、以下の詳細な説明を、一貫して同じ参照番号が対応する部分を示す添付の図面と関連して読むと、より十分に明らかになるであろう。
【0009】
【発明を実施するためのモード】
従来のリソグラフィープロセスの主な懸念は、このプロセスがコンタクトホールの形成における、特にサイズが100ナノメートル(nm)またはそれ以下のコンタクトホールの形成におけるサイズの限界に達しているということである。先に説明したように、従来のコンタクトホールの形成には暗視野マスクおよびポジ型フォトレジストが使用され、これは解像度の限界および高いMEFによる制御の困難をもたらす。
【0010】
図1は、明視野ポストのMEFを示し、図2は暗視野マスクのMEFを示す。これらの2つの図はマスクの寸法に対するウェハの寸法の感度を示している。MEFの尺度は、グラフに印刷された線の式における第1の項により近似される線の傾斜である。暗視野マスクの変化は4.6倍大きいウェハ(レジスト)の変化につながる。明視野マスクの変化はウェハで1.7倍に拡大する。したがって、図1および2に示されたプロットからわかるように、ウェハ上でのコンタクトホールの変化量は、明視野マスクを使用すると暗視野マスクを使用したときに比べてかなり小さくなるであろう。図1および2に示されたデータは発明者によって行なわれた検査に基づいている。
【0011】
この発明は、明視野(BF)マスクを使用してポジ型フォトレジストに小さな柱を形成することによって小さなコンタクトホールを形成する際の問題を克服し、それにより解像度およびMEFは従来のリソグラフィープロセスに比べて向上する。さらに処理を施して、イメージを反転させると、十分に制御されたコンタクトホールパターンが形成される。明視野マスクは、マスクの大半が透明であり、マスクの小部分のみが不透明なマスクである。
【0012】
次に、図3aからdを参照してこの発明を詳細に説明する。図3aは、基板100、層間誘電体層110およびポジ型フォトレジスト層120を含む半導体構造の断面図を示している。層間誘電体層110は、いかなる従来の低-k誘電体すなわちSILKといった低誘電率の誘電体であってもよく、導電層間に非導電性シールドを与える。
【0013】
図3aに示されるように、明視野(BF)マスク130は半導体構造の上に設けられ、ポジ型フォトレジスト層120はBFマスク130の上に位置する光源からの光で照射されている。結果として、ポジ型フォトレジスト層120の大半は、BFマスク130の直下の部分125を除いて露光される。典型的なマスクは透明の領域と不透明の領域とを含む。光はマスク全体に当たり、透明の領域を通りすぎて直下にある基板の領域に至るが、不透明の領域を通りすぎて直下にある基板の領域に至ることはない。
【0014】
図3bは、ポジ型フォトレジスト層120が現像溶液と接触した後の半導体構造を示している。現像溶液は、ポジ型フォトレジスト層120の露光された部分を溶解するように作用し、層間誘電体層110の上に残存している小さな柱140のみを残す。ポジ型レジストを除去するためのいかなる種類の従来の現像溶液もこのステップで使用され得る。一般的に、柱140は環状の断面を有する必要はなく、その代わりに他の断面の形状を有してもよい。
【0015】
図3cは、ネガ型フォトレジスト層150が小さな柱140のまわりに形成された後の半導体構造を示している。ネガ型フォトレジストは、ポジ型フォトレジストと正反対に作用するレジストであり、ネガ型フォトレジストの一部分は、露光されるときに硬化し、現像液の中に置かれたときに溶解しないであろう。ネガ型フォトレジストの露光されていない部分のすべては、硬化しないため現像液の中に置かれたときに溶解するであろう。
【0016】
VLSI構造が小さくなるにつれて、ネガ型フォトレジストは典型的にはフォトリソグラフィーにおいて利用されなくなった。なぜなら、現像中にネガ型フォトレジストは膨張するため3マイクロメートル未満のCDには不適切になるからである。R. ウルフ著、「VLSI時代のシリコン処理」、第1巻、420頁を参照されたい。しかしながら、この発明は、新しい態様でネガ型フォトレジストを使用して、寸法が非常に小さいコンタクトホールを形成するための方法を提供する。
【0017】
もう一度図3cを参照して、ネガ型フォトレジスト層150が形成され、その上面は小さな柱140(これはポジ型フォトレジスト構造である)の上面と実質的に同一平面になる。一構成において、ネガ型フォトレジスト層150が半導体構造にスピン塗布され、その上面は小さな柱140の上面の少し下(たとえば数十オングストロームだけ下)であり、それによりネガ型フォトレジスト層150の上面から延び出ている小さな柱140の突出部を残す。
【0019】
図3cに示されるように、ネガ型フォトレジスト層150を含み、ポジ型レジストから形成される小さな柱140をも含む層が層間誘電体層110の上に結合層として設けられる。
【0020】
図3dは、投光照明露光を受けた後、すなわち上面部全体が露光され、次に現像液にさらされた後の半導体構造を示している。図3dに示される構造に達するのに使用される現像液は、ポジ型フォトレジスト層120の大半を除去し、図3bに示される構造に達するのに使用されたのと同じ現像液でもよい。再び図3dを参照して、現像液がネガ型フォトレジスト層150に接触するときに、ネガ型フォトレジスト層は、以前に投光照明露光によって露光されているため、溶解されない。一方で、小さな柱140は、投光照明露光がその特質を変化させて現像液に溶解可能にしたため、(小さな柱140はポジ型フォトレジストから形成されるため)、現像液にさらされるときに溶解される。
【0021】
結果として、円筒状孔160が残存し、この円筒状孔160は小さな柱140が以前に位置した(たとえば、小さな柱が現像液に溶解する前の)場所に形成される。孔160を囲むフォトレジスト層150は、次にレジストパターンとして使用され、半導体構造内に形成される、トランジスタのゲートへのコンタクトホールといった誘電体層110の小さなコンタクトホールをエッチングすることができる。この発明に従って、明視野マスクおよびポジ型フォトレジストが小さなサイズのコンタクトホールのレジストパターンの形成において使用されるため、コンタクトホールを正確で小さなサイズ(たとえば200ナノメートル未満)に形成する際に、優れた制御を達成することができる。このような制御は、暗視野マスクを使用してコンタクトホールを形成する従来の方法では容易に達成されない。
【0022】
この発明の目下好ましい実施例と考えられるものを示し、説明してきたが、当業者によって、この発明の真の範囲から逸脱することなく、さまざまな変化および変形がなされ得ることおよび等価物がこの発明の要素に代替し得ることが理解されるであろう。加えて、この発明の中心的な範囲から逸脱することなく、特定の状況または素材をこの発明の教示に順応させるために多くの変形がなされ得る。したがって、この発明は、この発明を実行するために考えられるベストモードとして開示された特定の実施例に限定されず、この発明は前掲の特許請求の範囲内に含まれるすべての実施例を含むことが意図される。
【図面の簡単な説明】
【図1】 明視野マスクを使用したポストの形成のMEFのプロットである。
【図2】 暗視野マスクを使用したコンタクトの形成のMEFのプロットである。
【図3a】 この発明のリソグラフィープロセスの断面図を示す。
【図3b】 この発明のリソグラフィープロセスの断面図を示す。
【図3c】 この発明のリソグラフィープロセスの断面図を示す。
Claims (8)
- 半導体素子のコンタクトホールを形成する方法であって、
基板(100)上に層間誘電体層(110)を形成し、次に前記層間誘電体層の上にポジ型レジスト(120)を形成するステップと、
明視野マスク(130)を使用して前記ポジ型レジストを照射し、照射されたポジ型レジスト層を形成するステップとを含み、前記明視野マスクは、前記半導体素子内に形成されるコンタクトホールに対応するパターンを有し、前記方法はさらに、
前記ポジ型レジストを現像して、前記照射されたポジ型レジスト層を除去し、それにより前記層間誘電体層の上に残存している前記ポジ型レジストの一部分のみを残すステップと、
スピン塗布によってネガ型レジスト(150)を塗布して、前記層間誘電体層を覆い、前記ポジ型レジストの一部分を覆わないようにするステップとを含み、前記ネガ型レジストの上面は、前記ポジ型レジストの一部分の上面の少し下に延在し、前記方法はさらに、
前記ネガ型レジストおよび前記ポジ型レジストの一部分を投光照明露光にさらすステップと、
現像液を前記半導体素子に与えて、前記ポジ型レジストの一部分を除去するステップとを含み、
前記ポジ型レジストの一部分が以前に形成された場所にコンタクトホール(160)が形成される、半導体素子のコンタクトホールを形成する方法。 - 前記ネガ型レジストの上面は、前記ポジ型レジストの一部分の上面の数十オングストローム下に延在する、請求項1に記載の方法。
- 前記ネガ型レジストはネガ型フォトレジストである、請求項1または2に記載の方法。
- 前記ポジ型レジストはポジ型フォトレジストである、請求項1または2に記載の方法。
- 半導体素子のコンタクトホールを形成する方法であって、
基板(100)上に第1の層(110)を形成し、次に前記第1の層の上にポジ型レジスト(120)を形成するステップと、
明視野マスク(130)を使用して前記ポジ型レジストを照射するステップとを含み、前記明視野マスクの寸法(125)は前記半導体素子内に形成されるコンタクトホール(160)の寸法とサイズが等しく、前記方法はさらに、
前記照射されたポジ型レジストを現像液にさらして、前記照射されたポジ型レジストを除去し、それにより前記第1の層の上に残存している前記ポジ型レジストの一部分のみを残すステップと、
スピン塗布によってネガ型レジスト(150)を塗布して、前記第1の層を覆い、前記ポジ型レジストの一部分を覆わないようにするステップとを含み、前記ネガ型レジストの上面は、前記ポジ型レジストの一部分の上面の少し下に延在し、前記方法はさらに、
前記ネガ型レジストおよび前記ポジ型レジストの一部分を露光するステップと、
現像液を前記半導体素子に与えて、前記ポジ型レジストの一部分を溶解するステップとを含み、
前記ポジ型レジストの一部分が以前に形成された場所にコンタクトホール(160)が形成される、半導体素子のコンタクトホールを形成する方法。 - 前記ネガ型レジストの上面は、前記ポジ型レジストの一部分の上面の数十オングストローム下に延在する、請求項5に記載の方法。
- 前記ネガ型レジストはネガ型フォトレジストである、請求項5または6に記載の方法。
- 前記ポジ型レジストはポジ型フォトレジストである、請求項5または6に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/716,215 US6358856B1 (en) | 2000-11-21 | 2000-11-21 | Bright field image reversal for contact hole patterning |
PCT/US2001/046129 WO2002043121A2 (en) | 2000-11-21 | 2001-10-30 | Bright field image reversal for contact hole patterning |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004515058A JP2004515058A (ja) | 2004-05-20 |
JP4138482B2 true JP4138482B2 (ja) | 2008-08-27 |
Family
ID=24877194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002544767A Expired - Fee Related JP4138482B2 (ja) | 2000-11-21 | 2001-10-30 | コンタクトホールパターニングのための明視野イメージ反転 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6358856B1 (ja) |
EP (1) | EP1336193A2 (ja) |
JP (1) | JP4138482B2 (ja) |
KR (1) | KR100831409B1 (ja) |
CN (1) | CN1208810C (ja) |
AU (1) | AU2002220166A1 (ja) |
TW (1) | TW519690B (ja) |
WO (1) | WO2002043121A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0913483A (ja) * | 1995-06-27 | 1997-01-14 | Ibikawa Concrete Kogyo Kk | 側溝ブロック |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7152215B2 (en) * | 2002-06-07 | 2006-12-19 | Praesagus, Inc. | Dummy fill for integrated circuits |
US20030229875A1 (en) * | 2002-06-07 | 2003-12-11 | Smith Taber H. | Use of models in integrated circuit fabrication |
US7774726B2 (en) * | 2002-06-07 | 2010-08-10 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
US7393755B2 (en) * | 2002-06-07 | 2008-07-01 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
EP1532670A4 (en) * | 2002-06-07 | 2007-09-12 | Praesagus Inc | CHARACTERIZATION AND REDUCTION OF VARIATION FOR INTEGRATED CIRCUITS |
US6780736B1 (en) | 2003-06-20 | 2004-08-24 | International Business Machines Corporation | Method for image reversal of implant resist using a single photolithography exposure and structures formed thereby |
JP2005317929A (ja) * | 2004-03-29 | 2005-11-10 | Hoya Corp | ポジ型レジスト膜の剥離方法及び露光用マスクの製造方法、並びにレジスト剥離装置 |
US7372540B2 (en) * | 2004-10-12 | 2008-05-13 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
KR100681909B1 (ko) * | 2004-11-30 | 2007-02-12 | 유기대 | 철도의 분기기 갱환방법 |
KR100663892B1 (ko) * | 2005-05-10 | 2007-01-03 | 성균관대학교산학협력단 | 나노 홀 형성방법 및 이 나노 홀 형성방법을 통해 제조된반도체장치 |
US20060256311A1 (en) * | 2005-05-16 | 2006-11-16 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
JP4425239B2 (ja) * | 2005-05-16 | 2010-03-03 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィ装置およびデバイス製造方法 |
US7528934B2 (en) * | 2005-05-16 | 2009-05-05 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US8048616B2 (en) * | 2008-03-12 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
JP5192016B2 (ja) * | 2010-05-07 | 2013-05-08 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
CN102364389A (zh) * | 2011-10-17 | 2012-02-29 | 深圳市华星光电技术有限公司 | 控制液晶显示装置接触孔孔壁角度的制作方法 |
KR20130107379A (ko) | 2012-03-21 | 2013-10-02 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
KR20130129008A (ko) | 2012-05-18 | 2013-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR101983672B1 (ko) | 2012-11-07 | 2019-05-30 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 |
US10305029B1 (en) | 2017-11-10 | 2019-05-28 | International Business Machines Corporation | Image reversal process for tight pitch pillar arrays |
KR20220127417A (ko) | 2021-03-10 | 2022-09-20 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 |
KR102530029B1 (ko) | 2022-12-05 | 2023-05-04 | 최해용 | 고선명 입체 영상이 구현되는 스크린 실체 현미경 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6351639A (ja) * | 1986-08-20 | 1988-03-04 | Nec Corp | 微細パタ−ンの形成方法 |
JPH03136233A (ja) * | 1989-10-20 | 1991-06-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR920010129B1 (ko) * | 1989-11-30 | 1992-11-16 | 현대전자산업 주식회사 | 콘택홀의 패턴형성방법 |
US5976944A (en) * | 1997-02-12 | 1999-11-02 | Harris Corporation | Integrated circuit with thin film resistors and a method for co-patterning thin film resistors with different compositions |
US6054254A (en) * | 1997-07-03 | 2000-04-25 | Kabushiki Kaisha Toshiba | Composition for underlying film and method of forming a pattern using the film |
US5891807A (en) * | 1997-09-25 | 1999-04-06 | Siemens Aktiengesellschaft | Formation of a bottle shaped trench |
US6218057B1 (en) * | 1999-04-16 | 2001-04-17 | Lucent Technologies Inc. | Lithographic process having sub-wavelength resolution |
US6080654A (en) * | 1999-08-20 | 2000-06-27 | Advanced Micro Devices, Inc. | Simplified method of forming self-aligned vias in a semiconductor device |
-
2000
- 2000-11-21 US US09/716,215 patent/US6358856B1/en not_active Expired - Lifetime
-
2001
- 2001-10-30 KR KR1020037006841A patent/KR100831409B1/ko not_active IP Right Cessation
- 2001-10-30 EP EP01997211A patent/EP1336193A2/en not_active Ceased
- 2001-10-30 AU AU2002220166A patent/AU2002220166A1/en not_active Abandoned
- 2001-10-30 JP JP2002544767A patent/JP4138482B2/ja not_active Expired - Fee Related
- 2001-10-30 WO PCT/US2001/046129 patent/WO2002043121A2/en active Application Filing
- 2001-10-30 CN CNB018192904A patent/CN1208810C/zh not_active Expired - Lifetime
- 2001-11-21 TW TW090128791A patent/TW519690B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0913483A (ja) * | 1995-06-27 | 1997-01-14 | Ibikawa Concrete Kogyo Kk | 側溝ブロック |
Also Published As
Publication number | Publication date |
---|---|
KR100831409B1 (ko) | 2008-05-21 |
WO2002043121A3 (en) | 2002-08-29 |
KR20030051854A (ko) | 2003-06-25 |
TW519690B (en) | 2003-02-01 |
JP2004515058A (ja) | 2004-05-20 |
AU2002220166A1 (en) | 2002-06-03 |
CN1476628A (zh) | 2004-02-18 |
CN1208810C (zh) | 2005-06-29 |
EP1336193A2 (en) | 2003-08-20 |
WO2002043121A2 (en) | 2002-05-30 |
US6358856B1 (en) | 2002-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4138482B2 (ja) | コンタクトホールパターニングのための明視野イメージ反転 | |
KR102005640B1 (ko) | 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법 | |
US7824846B2 (en) | Tapered edge bead removal process for immersion lithography | |
KR20090007448A (ko) | 마이크로전자 기판 상의 패턴 형성 방법, 패턴 피처를 배로증가시키는 방법 및 패턴 피치를 감소시키는 방법 | |
US6541182B1 (en) | Method for forming fine exposure patterns using dual exposure | |
US6800421B2 (en) | Method of fabrication of semiconductor integrated circuit device | |
JP2000331928A (ja) | リソグラフ方法 | |
JP2002131884A (ja) | フォトマスクの製造方法、フォトマスクおよび半導体集積回路装置の製造方法 | |
US6420101B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure | |
JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
WO2002043139A2 (en) | Two mask via pattern to improve pattern definition | |
US6372408B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of multiple development/rinse cycles | |
US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
TW201312647A (zh) | 形成蝕刻遮罩之方法 | |
US6448164B1 (en) | Dark field image reversal for gate or line patterning | |
JP2009139695A (ja) | 半導体装置の製造方法 | |
KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
JP2013021201A (ja) | 半導体装置の製造方法および半導体装置 | |
JPS6150377B2 (ja) | ||
JPH02262319A (ja) | パターン形成方法 | |
US20050031966A1 (en) | Method to improve photomask critical dimension uniformity and photomask fabrication process | |
JP2714967B2 (ja) | レジストパターンの形成方法 | |
JP2012178394A (ja) | 半導体装置の製造方法および半導体装置ならびに露光装置 | |
US6306549B1 (en) | Method for manufacturing EAPSM-type masks used to produce integrated circuits | |
KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |