TW512363B - Semiconductor memory device having sense amplifier and method for driving sense amplifier - Google Patents
Semiconductor memory device having sense amplifier and method for driving sense amplifier Download PDFInfo
- Publication number
- TW512363B TW512363B TW090115748A TW90115748A TW512363B TW 512363 B TW512363 B TW 512363B TW 090115748 A TW090115748 A TW 090115748A TW 90115748 A TW90115748 A TW 90115748A TW 512363 B TW512363 B TW 512363B
- Authority
- TW
- Taiwan
- Prior art keywords
- sense amplifier
- bit line
- data
- memory device
- semiconductor memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
512363 A7 B7 五、發明説明C ) 發明範圍 本發明大.體上係關於一半導體記憶裝置,該半導體記憶 裝置具有一感測放大器,用以感測及放大記憶單元的資 料,明確地說,本發明係關於一種具有感測放大器之半導 體記憶裝置,該感測放大器之放大方法以一個利用一開關 控制訊號加以控制的開關元件來循序轉換,從而補償輸入 及輸出端子之間的偏移電壓。 _ 發明背景 一般而言,位元線感測放大器感測並放大載入到位元線 上的資料,然後提供該經過放大的資料給資料匯流排。資 料匯流排感測放大器又將資料匯流排線上之該經過放大的 資料再放大並將它提供給資料輸出緩衝器。此處,該位元 線感測放大器採用一交接搞連閂鎖型放大器(cross-coupled latcht type amplifier) 〇 以下將解釋一般的位元線感測放大器的操作。 首先,將位元線預先充電至一預充電電壓(例如,内部 供電電壓VDD的一半)。此時,一對位元線被等化以便消除 介於與一被選擇之記憶單元(memory cell)連接之位元線和另 一位元線之間的電壓差。 一個列解碼器(row decoder)接收一個來自該半導體記憶裝 置外部的列位址(row address)並選擇一條與該列位址對應的 字線(word line)。然後,與該被選 > 之字線連接之單元電晶 體(cell transistor)被開啟,在單元電容受位元線電容之間產生 一共享的導電電荷。如此,連接選擇記憶體單元的位元線 4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 512363 A7 B7 五、發明説明(2 及其他位元線之間建立一電位能差。 若感測放大控制訊號RTO及/S有被啟用,亦即,RT〇訊號 上昇至一高位準(例如VDD),且/S訊號下降至—低位準 如VSS) ’則位元線感測放大器會進行感測的動作,並且將 與該被選擇之記憶單元連接之位元線與其它位元線之間的 電位能差放大。 例如,假設儲存在該被選擇之記憶單元中的資料是在一 低位準’則與該被選擇之單元連接之位元線的電位能會低 於預充電電壓。由於另一條位元線維持預充電電壓,因此 ‘兩條位元線之間有電壓差。 於是’交接韓連閂鎖型放大器之位元線感測放大器回應 感測放大控制訊號/S,使連接至該被選擇之記憶單元的^ 元線位在一低位準VSS,以及回應該感測放大控制訊號 RTO,使另一條位元線位在一高位準VDD。 其次,若攔解碼器(c〇lu腿decoder)分析欄位址,並讓與搁 位址對應之欄控制訊號YI被啟用而達到一高位準,則以搁 控制訊號YI啟動的位元線感測放大器會傳送被放 到資料匯流排上。 $ 結果’需要很多時間才足夠充分放大位元線上之資料。 然而,當傳統的感測放大器在源極電壓低於正常電壓的情 況下操作時,由於位元線和感測放大器之間有偏移電壓, 因此當進行感測載入到位元線上的資料時,無法穩定地# 作。 —,5 木 在低電壓的情況下,位元線的電容變成大於單元的電 容。在充電的分佈上,與被選擇之記憶單元連接的位元線 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 512363 A7 B7 發明説明f 和另一條位元線之間的電壓差會減小。 因此,當位元線感測放大器感測到與被選擇之記憶單元 的位元線與另一條位元線之間是小的電壓差時,由於該小 電壓差與偏移電壓相近’因此操作會慢下來。若該電壓差 小於偏移電壓,則位元線感測放大器有可能無法偵測到資 料,而造成資料錯誤。 發明概要 因此,本發明之一目的為,藉由改變感測放大器之放大 方法來改善感測靈敏度以及充份地放大載入到位元線上的 資料。 本發明之另一目的為,藉由補償一半導體記憶裝置中之 輸入和輸出端子之間的偏移電壓來達成穩定的操作。 為達上述目的,本發明一方面提供一種具有一感測放大 器之記憶裝置,該感測放大器回應一感測放大控制訊號而 被啟用,並利用一預定的電源供應電壓來感測及放大載入 到位元線上的資料。該感測放大器包含若干個開關裝置, 用以改變複數個放大資料的方法。放大的方法依照負回饋 微分放大法(negative feedback differential amplifying method)、一般 微分放大法(normal differential amplifying method)、正回餚微分 放大法(positive feedback differential amplifying method)以及交接耦 連閂鎖型放大法(cross-coupled latch type amplifying method)的順序 - 一 轉換。 _ 本發明另一方面提供一種用於驅動一感測放大器使之感 測及放大載入到一半導體記憶裝置中之位元線上之資料的 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
方法。邊方法循序包括步驟:將一感測放大器之放大方法 又成負回饋微分放大法,以補償輸入及輸出端子之間的 偏私%壓;將該感測放大器之放大方法轉變成一般回饋微 刀放大法並將載入到位元線上的資料放大;將該感測放大 為之放大方法轉變成正回饋微分放大法,以補償輸入及輸 出场子之間的偏移電壓,並將在一般微分放大步驟中被放 大的只料再放大,以及,將該感測放大器之放大方法轉變 成父接輕連閃鎖法’然後將在正回饋微分放大步驟中被放 大的資料閂鎖住。 從以下附圖將能更完整地說明前面所述之本發明的特點 及優點。 圖式之簡單說明 從以下詳細說明,同時參考附圖,將更能明瞭本發明之 别述及其它目的、特點及優點,其中·· 圖1為按照本發明之具有一感測放大器之半導體記憶裝 置的電路圖; 圖2為圖1所示之具有感測放大器之半導體記憶裝置之操 作時序圖; 圖3為按照本發明之另一具有一感測放大器之半導體記 憶裝置的電路圖; · 圖4A為在圖3中當資料是被載入到位元線bl〇上的情況下 的操作時序圖;及 圖4B為在圖3中當資料是被載入到位元線BL1上的情況下 的操作時序圖。 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明ς 施例之詳細 在以下的說明中,為了解釋的目的,使用了特定的號 碼、材料和組態,以使本發明能夠被徹底了解。然而,熟 知此技技蟄者並不需要孩等特定的細節,即可很容易地實 做出本發明。其它情況中,係以圖表或方塊圖的形式來表 不眾所熟知的系統,以使不致模糊了本發明之重點。 圖1為一按照本發明之一較佳具體實施例之具有一感測 放大器之半導體記憶裝置之電路圖。 參考圖1,該具有感測放大器之半導體記憶裝置包含一 個等化控制單元10、一個分隔控制單元20、一個預充電單 元3 0、一個感測放大器4〇和一個輸出控制單元5 〇。等化 控制單元1 0回應一等化控制訊號E Q,將位元線B L及/B l 等化。分隔控制單元2 〇回應分隔控制訊號bis,選擇性地 將記憶單元陣列中之位元線B L和/ B L與感測放大器區域中 的位元線BL和/BL分開。預充電單元3〇回應預充電控制 訊號BLP,以預充電電壓VBLP對位元線b l和/B L作預充 電。感測放大器40回應感測放大控制訊號/8,感測並放大 載入到位元線B L上的資料。輸出控制單元5 〇回應欄選擇 訊號YI,選擇性地將經過感測放大器4 〇放大的資料轉移 到資料匯流排D B和/D B。 - 等化控制單元1 0包含Ν - ϋ t屬氧化物半導體(NM〇s) 電晶體NM1,NM1連接在位元線·1¾和/b L之間,其閘極係 利用等化控制訊號加以控制。分隔控制單元2 〇包含NM2和 NM3等NMOS電晶體,NM2和NM3經由它們的閘極連到不同 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂 線 512363 A7 B7 五、發明説明ς ) 的控制訊號BIS,且分別連接到B L或/B L兩位元線。預充 電單元3 0包含NMOS電晶體NM4和NM5,它們連接在位元線 B L和/B L之間。NMOS電晶體NM4和NM5的閘極上有共同的 預充電控制訊號BLP施加。預充電電壓VBLP施加於NMOS電 晶體NM4和NM5之間的共同節點上。 感測放大器40包含P-通道MOS電晶體PM1〜PM3及NMOS 電晶體NM8〜NM13。PMOS電晶體PM1和PM2有共同的源極, 其上有内部供應電壓VDD施加,PMOS電晶體PM2的閘極連 到PMOS電晶體PM1的汲極。NMOS電晶體NM8和NM9的汲極 分別連接到PMOS電晶體PM1和PM2的汲極,而閘極分別連接 到位元線B L和/B L,它們連在一起的源極上有感測放大控 制訊號/ S施加。PMOS電晶體PM3和NMOS電晶體NM10串連於 PMOS電晶體PM1和PM2之間,它們的閘極上有開關控制訊號 CONA施加,還有一個共用的電極,pM〇s電晶體PM1的閘極 連接於此。NMOS電晶體NM11的閘極上有開關控制訊號 CONB施加,其汲極與PMOS電晶體PM2的汲極連在一起,且 源極連接到位元線/BL。NMOS電晶體NM12的閘極上有開關 控制訊號CONA施加,其汲極與PMOS電晶體PM1的汲極連在 一起,且源極連接到位元線/BL。NMOS電晶體NM13連接在 PMOS電晶體PM2和位元線/B L之間,其閘極上有開關桎制 訊號CONC施加。 PMOS電晶體PM1和PM2及NMQS^晶體NM8和NM9為感測放 大器40的基本元件,且PMOS電晶體PM3和藉開關控制訊號 CONA、CONB和CONC加以控制的NMOS電晶體NM10、NM11、 _____^2z____ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線 512363 A7 ___________B7_ 五、發明説明(7 ) NM12和NM13為開關元件,用於將感測放大器40之放大方 法循序轉變成負回饋微分放大、一般微分放大、正回饋放 大和交接耦連閂鎖型放大等方法。尤其是,NMOS電晶體 NM11、NM12和NM13還作為用來將感測放大器40之輸入及輸 出之間的偏移電壓降低的開關元件。 輸出控制單元5 0包含NMOS電晶體NM6和NM7,它們的閘 極連到欄選擇訊號YI,用於選擇性地將載入到位元線B L 和/BL上的資料轉移到資料匯流排db和/DB。 以下將參考圖2之時序圖來說明該具有感測放大器之半 導體記憶裝置的操作。 如圖2所示,T0期間為驅動感測放大器所需的等候步 驟。T0期間,當預充電控制訊號BLP被提昇至一高位準 時’位元線B L和/B L會在半導體記憶裝置完成讀取或寫入 動作之前先充電到預充電電壓VBLP。此外,為了要消除位 元線B L和/B L之間的電壓差,等化控制訊號e Q會被提昇 到高位準,使得位元線B L和/B L互相連接而被等化。此 時,以相同的方法將感測放大控制訊號/3預充電到預充電 電壓VBLP。 在T 1到T 4期間,感測放大器4 〇被啟用。感測放大器4 〇 之放大方法循序在T 1期間轉變成負回饋微分放大法、在 T2期間轉變成一般微分放大法、在T3期間轉變成正放大 法,以及在T 4期間轉變成交接閂鎖型法。 在T 1期間,預充電控制ϋ ξξρ被降至一低位準,且感 測放大控制訊號/ S被降至一低位準,藉以操作感測放大器 40 ° —-—- _ -10. 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) A7
此時,由於開關控制訊號CONA和CONB下降至一低位 準,PMOS電晶體PM3會開啟使PMOS電晶體PM1的閘極連接 到沒極。感測放大器4 0因而形成微分放大器的型式。 此外,由於開關控制訊號CONC上昇至一高位準,nmqs 電晶體NM13會被開啟。因此,位元線/B L (為感測放大器 4〇的反向輸入端子)會連接到汲極(為非反向輸出端子, PMOS電晶體PM2和NMOS電晶體NM9—起連接於此),放大器 40因而形成負回饋微分放大的型式。 因此,位元線/BL的位能調整到能夠補償感測放大器4〇 之反向輸入端子之間之偏移電壓的電壓值。 接下來,在T2期間,開關控制訊號c〇NC下降至一低位 準而使NMOS電晶體NM13被關掉。由於其它開關控制訊號 CONA和CONB是處於一低位準,感測放大器4 〇因而形成一 般微分放大的型式。 此時,字線WL被啟用,使儲存在被選擇之記憶單元中 的資料被載入到位元線BL上。於是,載入到位元線BL上 的資料被該一般微分放大器型式之感測放大器4 〇所感測到 並加以放大。 此時,由於開關控制訊號CONB處於一低位準,nmos電 晶體NM11和NM12會被關掉。因此,感測放大器4.〇的輸出 端子會與位元線B L和/B L (它們是感測放大器4 0的輸入端 • 一 JS- 子)分離開來,而不會受到輸入_ f輸出端子之間的偏移電 壓所影響。 接下來,在T3期間,開關控制訊號CONB上昇至一高位 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) >12363 A7 _____ B7 五、發明説明(9 ) 準,使NMOS電晶體_1丨被開啟。因此位元線bl(它是感測 放大器40的非反向輸入端子)會連接上汲極(它是非反向輸 出端子,PMOS電晶體PM2和NMOS電晶體NM9—起連接於 此)。其它開關控制訊號CONA和CONC處於一低位準,感測 放大器40形成正回饋微分放大器的型式。 因此,載入到位元線BL上的資料會被感測及放大,以補 償汲極(為非反向輸出端子,PMOS電晶體PM2和NMOS電晶 體NM9—起連接於此)和位元線b L (為非反向輸入端子)之 間的偏差電壓。 然後’在T 4期間,開關控制訊號CONA上昇到高位準, 使得PMOS電晶體PM3被關掉,以及NMOS電晶體NM10被開 啟。開關控制訊號CONB上升至一高位準,使得NMOS電晶. 體NM1和NM12被開啟。由於開關控制訊號CONC處於一低位 準,NMOS電晶體NM13會維持在關掉的狀態。因此,感測 放大器4 0形成交接耦連閂鎖的型式,並迅速地將在前一步 驟中被放大的資料閂鎖住。 此時,欄選擇訊號γ I被提昇至一高位準,使該閂鎖資料 被提供給資料匯流排DB和/DB。 圖3為按照本發明另一具此實施例之具有位元線感測放 大器之半導體記憶裝置的電路圖。 · 如圖3所示,該具有感測^^大_登之半導體記憶裝置包含 一個等化控制單元100、一個分f控制單元2〇〇、一個預充 電單元300、一個感測放大器4〇〇,以及一個輸出控制單元 500。等化控制單元1〇〇回應等化控制訊號eq,對位元線BL〇 L____-12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
線 512363 A7 ________ B7 五、發明説明(⑴ ) 和BL1進行等化。分隔控制單元2〇〇回應分隔控制訊號bis, 選擇性地將u己彳思單元陣列區域中的位元線Bl〇和BL1與感測 放大器區域中的位元線BL0和BL1分開。預充電部份300回應 預充電控制訊號BLP,將位元線BL0和BL1預充電到預充電電 壓VBLP。感測放大器4〇〇回應感測放大控制訊號/8,感測及 放大載入到位元線BL0和BL1上的資料。輸出控制單元500回 應欄選擇說號γ I ’選擇性地將在感測放大器400中被放大 的資料傳送到資料繪流排DB0和DB1。 等化控制單元1〇〇包含NMOS電晶體NM14,NM14接在位元 線BL0和BL1之間,它經由一閘極連結到等化控制訊號e q。 分隔控制單元200包含NMOS電晶體NM15和NM16,它們經由 閘極連結到分隔控制訊號BIS,串連地接在位元線BL0和BL1 之間。預充電單元300包含NMOS電晶體NM17和NM18,它們 接在位元線BL0和BL1之間。NMOS電晶體NM17和NM18的閘 極上有預充電控制訊號BLP施加。NMOS電晶體NM17和NM18 之間有一共用節點連結到預充電電壓VBLP。感測放大器400 包含PMOS電晶體PM11〜PM13和NMOS電晶體NM21〜NM26。 PMOS電晶體PM11和PM12的源極連接在一起,内部供應電 壓VDD施加於此,且pm〇S電晶體PM12的閘極連接到PMOS電 晶體PM11的汲極。 · NMOS電晶體NM21和NM22的汲極個別與PMOS電晶體PM11 和PM12的汲極連接,閘極分別-與'%元線BL0和BL1連接,且 它們的源極連接在一起,感測放大控制訊號/ S施加於此。 PM0S電晶體PM13和NMOS電晶體NM23的閘極有開關控制 τ-_ι!3:__ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 512363 A7 B7 五、發明説明(u ) 訊號CONA施加,它們串連接在PMOS電晶體PM11和PM12的 汲極之間。PMOS電晶體PM11的閘極連接到電晶體PM13與 NM20連接在一起的電極上。 NMOS電晶體NM24的閘極上有開關控制訊號c〇NB施加, 其汲極與PMOS電晶體PM12的汲極連接在一起,其源極連接 到位元線BLO。 NMOS電晶體NM25的閘極上有開關控制訊號COND施加, 其汲極與PMOS電晶體PM11接在一起,其源極連接到位元線 BL1。 NMOS電晶體NM26連接在PMOS電晶體PM12和位元線BL1之 間’其閘極上有開關控制訊號CONC施加。 此處,PMOS電晶體PM11和PM12及NMOS電晶體NM21和 NM22為感測放大器400的基本元件,PMOS電晶體PM13及 NMOS電晶體NM23、NM24、NM25和NM26為開關控制訊號 CONA、CONB、CONC和COND所控制之開關元件,用於循序 將感測放大為400的放大方法轉換成負回饋微分放大、一般 微分放大、正回饋微分放大及交接耦連閂鎖型式等方法。 尤其是,NMOS電晶體NM24、NM25和NM26還作為開關元 件,用於降低感測放大器400之輸入及輸出端子之間的偏移 電壓。 . · 輸出控制單元500包含NMOS電晶體NM19和NM20,它們的 —,^Ξ: 閘極連結至一攔選擇訊號γι,選擇性地將載入到位元 線BL0和BL1上的資料傳送到資料匯流排DB0和DB卜 以下將參考圖4 A和4 B來解釋前述具有感測放大器之半 一 —丨一 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 512363 A7 _____B7_._ 五、發明説明(12 ) 導體記憶裝置的操作。 TO期間為驅動感測放大器所需的等候步驟。預充電控制 訊號BLP被提昇至一高位準,使得位元線BL0和BL1在半導體 記憶裝置完成讀取或寫入動作之前先被充電到預充電電壓 VBLP 〇 此外,為了要消除位元線BL0和BL1之間的電壓差,等化 控制訊號EQ會被提昇到高位準,使得位元線BL0和BL1互相 連接而被等化。以此方式,感測放大控制訊號/ S被預充電 到預充電電壓VBLP。 在T 1〜T4期間,感測放大器400被啟用。各段期間中, 感測放大器400循序回應開關控制訊號CONA、CONB、CONC 和COND,在T 1期間轉變成負回饋微分放大法、在T 2期間 轉變成一般微分放大法、在T3期間轉變成正放大法,以及 在T4期間轉變成交接閂鎖型法。 圖4 A所示為該具有感測放大器之半導體記憶裝置在一記 憶單元係連接到位元線BL0的情況下的操作的時序圖。
在T 1期間,預充電控制訊號BLP被降至一低位準,且感 測放大控制訊號/S被降至一低位準。於是,感測放大器 4 0 0開始運作。此時’開關控制訊號c〇NA、CONB和COND 下降至一低位準,使得PMOS電晶體PM3開啟。於是,pK4〇S 電晶體PM1的閘極因而與閘矣声一起,感測放大器400形 - 一 ^ 成微分放大器的型式。 此外,開關控制訊號CONC上昇至一高位準,使得nmos 電晶體NM26開啟。位元線BL1(為感測放大器4〇〇之反向輸入 本紙張尺度適用中國國家標A4規格(210 X 297公釐)— 512363 A7 _____B7 五、發明説明G3 ) 端子)連接至一汲極(為非反向輸出端子,PMOS電晶體PM12 和NMOS電晶體NM22—起連接於此),使感測放大器4〇〇形成 負回饋微分放大器的型式。 因此,位元線BL1之位能調整到能夠補償感測放大器4〇〇 之反向輸入端子之間之偏移電壓的電壓值。 接下來,在T2期間,開關控制訊號CONC下降至一低位 準,使得NMOS電晶體NM26被關掉。由於其它開關控制訊 號CONA、CONB和COND係處於一低位準,因此感測放大器 400形成一般微分放大器的型式。 此時,字線WL被啟用,使儲存在被選擇之記憶單元中 的資料被載入到位元線BL0上。載入到位元線BL0上的資料 被該一般微分型式之感測放大器400感測到並加以放大。 由於開關控制訊號CONB和COND是處於一低位準,NMOS 電晶體NM24和NM25會被關閉。因此,感測放大器400的輸 出端子會與位元線BL0和BL1(它們是輸入端子)分離開來, 並且不受感測放大器400之輸入及輸出端子之間的偏移電壓 所影響。 接下來,在T 3期間,開關控制訊號CONB上升至一高位 準,使得NMOS電晶體NM24開啟。位元線BL0(為感測放大器 400之非反向輸入端子)因而連接上汲極(為非反向輸出端 子,PMOS電晶體PM12和NMOS電晶體NM22—起連接於此)。 *一, 2^- 其它開關控制訊號CONA、CONCl^COND處於一低位準,感 測放大器400形成正回饋微分放大器的型式。 於是,載入到位元線BL0上的資料被感測及放大,補償 -16- 本紙張尺度適财@ B家標$(CNS) A4規格(21GX297公爱) ' " 512363 A7 __B7 五、發明説明(14 ) 了汲極(為非反向輸出端子,PMOS電晶體PM12和NMOS電晶 體NM22—起連接於此)和位元線BLO(為非反向輸入端子)之 間的偏移電壓。 在T4期間,開關控制訊號CONA上昇至一高位準,使得 PMOS電晶體PM13關掉,且NMOS電晶體NM23開啟。開關控 制訊號CONB和COND上昇至一高位準,使得NMOS電晶體 NM24和NM25開啟。開關控制訊號CONC處於一低位準,使 得NMOS電晶體NM26維持在關掉的狀態。於是,感測放大 器400形成交接耦連問鎖的型式,且迅速地將在前一步驟被 放大的資料閂鎖住。 此時,欄選擇訊號YI被提昇至一高位準,該被閂鎖住的 資料被提供給資料匯流排DB0和DB1。 圖4 B所示為該具有感測放大器之半導體記憶裝置在一記 憶單元係連接到位元線BL1的情況下的操作的時序圖。 T 0到T 2期間的運作同前。換言之,在τ 〇期間,位元線 BL0和BL1被預充電。在T 1期間,開關控制訊號CONC被提 昇至一向位準’補償了非反向輸入端子和反向輸出端予之 間的偏移電壓,於是NMOS電晶體NM26開啟而使感測放大 器400成為負回饋微分放大器的型式。在T2期間,一般微 分放大器型式之感測放大器400的輸出端子與位元線和 BL1分離開來,載入到位it j^BLl 的資料被感測到及放 大。 如圖4B所示,在T3期間,PMOS電晶體PM13由於開關控 制訊號CONA在低位準而開啟,使感測放大器400形成微分 -17-
512363 A7 B7 五、發明説明(15 ) 放大器的型式。由於開關控制訊號CONC處於低位準,因此 NMOS電晶體NM26被關掉。 然而,與圖4所示的時序圖不同,開關控制訊號c〇ND在 CONB之前上昇至一高位準,使得NM0S電晶體丽25在NMOS 電晶體NM24之前被開啟。於是,位元線BL1為感測放大器 400之非反向輸入端子,連接上汲極為反向輸出端子, PMOS電晶體PM11和NMOS電晶體NM21—起連接於此,感測 放大器400形成正回饋微分放大器的型式。 於是,載入到位元線BL1上的資料被感測並放大,補償 了位元線BL1(為感測放大器400之非反向輸入端子)和汲極 (為非反向輸出端子,PMOS電晶體PM11和NMOS電晶體NM21 一起連接於此)之間的偏移電壓。 在T 4期間,開關控制訊號c〇NA上昇至一高位準,使得 PMOS電晶體PM13被開啟’而NMOS電晶體NM23被關掉。在 開關fe制訊號COND處於一南位準的同時,開關控制訊號 CONB上昇至一高位準。於是,NM〇s電晶體NM2# NM25被 開啟。開關控制訊號CONC處於一低位準,使NM〇s電晶體 NM26維持在關掉的狀態。於是,感測放大器4〇〇形成交接耦 連閂鎖的型式,並迅速地將在前一步驟中被放大的資料閂 鎖住。 · 此時,欄選擇訊號YI被拷H二高位準,使得該被閂鎖 ' 麵,- 住的資料被提供給資料匯流排DB1。 同樣地,會視被選擇之記憶單元是連接到位元線BL0還 是BL1,相應地設定開啟NMOS電晶體NM24和NM25的時間 一·18-本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 512363 A7 ___B7 五、發明説明(16 ) ^ 點。 換T之當記憶單元是連接到位元線BLO時,如圖4 A之 T 3期間’ NMOS電晶體NM24會在NMOS電晶體NM25之前被開 啟,如此補償了位元線BLO(為非反向輸入端子)和汲極(為 非反向輸出端子,PMOS電晶體PM12和NMOS電晶體NM22 — 起連接於此)之間的偏移電壓。在T 4期間,當NM〇S電晶體 NM24維持在開啟的狀態時,顺〇s電晶體蘭25被開啟以閂 鎖住一個重疊的資料。當記憶單元是連接到位元線BL1 時,如圖4B之T3期間,NMOS電晶體NM24會事先開啟,如 此補侦了位元線BL1(為反向輸入端子)和汲極(為反向輸出 端子,PMOS電晶體PM11和NMOS電晶體NM21—起連接於此) 之間的偏移電壓,並將載入到位元線BL1上的資料放大。 在T4期間,正當NMOS電晶體NM25維持在開啟的狀態時, NMOS電晶體NM24被開啟以閂鎖住被放大了的資料。 以此方式,本發明之感測放大器400回應開關控制訊號 CONA、CONB、CONC和 COND來控制 MOS 電晶體 PM13、NM23 〜 NM26等開關裝置、循序地改變感測放大器4〇〇的放大方法, 以及有效率地感測並放大載入到位元線BL0的資料而補償 了偏移電壓。 感測放大器400允許載入到位元線BL0和BL1上的資料對於 偏移電壓沒有回應,使得資£斗_在$偏移電壓之補償狀態下 被感測及充份地放大。此外,偏電壓並不高,因為電路 本身係逐步修改電晶體PM11、PM12、NM2卜NM22而形成。 此夕卜,内部供應電壓VDD係施加於PMOS電晶體PM11和 -19- 本紙張尺度適用中國國家榡準(CNS) A4規格(210X297公釐) 512363 A7 B7 五、發明説明(17 ) PM12的源極,如此可以不需要傳統感測放大器中所使用之 用於產生感測放大控制訊號RTO的電路(未畫出),晶片尺 寸得以縮小。 如前所述,本發明藉由減小偏移電壓的影響而改善感測 放大器的感測靈敏度,藉此提高單元密度並達成在低電壓 下穩定的操作。 雖然為了說明的目的,本發明以較佳具體實施例來作解 釋,但熟知此技藝者應很清楚,可對該等具體實施例作各 種不同的修改、添加及取代,而不偏離後附申請專利範圍 所述之本發明的精神及範圍。 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- 512363 A B c D 六、申請專利範圍 1. · 一種具有一感測放大器之半導體記憶裝置,該半導體記 憶裝置回應一感測放大訊號而被啟用,用於以一預定的 供應電壓來感測及放大載入到位元線上的資料,其中, 該感測放大器包含: 複數開關裝置,用於在感測放大器被啟用時,回應一 複數個開關控制訊號,執行複數種將資料放大的方法。 2…如申請專利範圍第1項之半導體記憶裝置,其中該感測 放大器之放大方法循序轉變成負回饋微分放大法、一般 微分放大法、正回饋微分放大法,以及交接耦連閂所型 放大法。 3·如申請專利範圍第丨項之半導體記憶裝置,其中該開關 裝置在感測放大器以負回饋微分放大法操作時補償該感 測放大為之輸入和輸出端子之間的偏移電壓。 4·如申請專利範圍第1項之半導體記憶裝置,其中該開關 裝置在感測放大器以正回饋微分放大法操作時補償該感 測放大器之輸入和輸出端子之間的偏移電壓。 5·如申請專利範圍第1項之半導體記憶裝置,其中該開關 裝置在感測放大器以一般微分放大法操作時將感測放大 器之一輸出端子與位元線分離開來。 6· —種用於在一半導體記憶裝置中驅動一感測放大器使之 感測及放大載入到一位元料之方法,該方法包括 步驟: 乂 y 將泫感測放大為之一放大方法轉變成負回饋微分放大 法並補償輸入及輸出端子之間的偏移電壓; -21, 本紙張尺度適用中國國家橾準(CNS) A4規格(210X297公I) ---t r 512363 ABCD 六、申請專利範圍 將該感測放大器之一放大方法轉變一般微分放大法並 將載入到該位元線上之資料放大; 將該感測放大器之一放大方法轉變成正回镇微分放大 法、補償輸入及輸出端子之間的偏移電壓,以及,將在 一般微分放大步驟中被放大的資料再放大;及. 將該感測放大器之一放大方法轉變成交接輕連閃鎖法 -並將在正回饋微分放大步驟中_被放大的資料問鎖住。 7·如申請專利範圍第6項之方法,其中該一般微分放大步 驟在該感測放大器之輸出端子從該位元線分離開來時將 載入到該位元線上的資料放大。 8·如申請專利範圍第6項之方法,其中該正回饋微分放大 步驟在資料被載入到與該感測放大器之反向輸入端子連 接之位元線上時,將載入到該位元線上之資料放大,以 補償反向輸入及輸出端子之間的偏移電壓。 9·如申請專利範圍第6項之方法,其中該正回饋微分放大 步驟在資料被載入到與該感測放大器之非反向輸入端子 連接之位元線上時,將載入到該位元線上之資料放大, 以補償非反向輸入及輸出端子之間的偏移電壓。 -22-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20000036157 | 2000-06-28 | ||
KR10-2001-0028267A KR100436127B1 (ko) | 2000-06-28 | 2001-05-23 | 센스앰프를 포함하는 반도체 메모리 장치 및 센스앰프구동 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW512363B true TW512363B (en) | 2002-12-01 |
Family
ID=26638155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090115748A TW512363B (en) | 2000-06-28 | 2001-06-28 | Semiconductor memory device having sense amplifier and method for driving sense amplifier |
Country Status (3)
Country | Link |
---|---|
US (1) | US6466501B2 (zh) |
JP (1) | JP4703040B2 (zh) |
TW (1) | TW512363B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4131910B2 (ja) | 2001-07-27 | 2008-08-13 | 株式会社東芝 | 半導体集積回路 |
US6917552B2 (en) * | 2002-03-05 | 2005-07-12 | Renesas Technology Corporation | Semiconductor device using high-speed sense amplifier |
US7023243B2 (en) * | 2002-05-08 | 2006-04-04 | University Of Southern California | Current source evaluation sense-amplifier |
KR100437464B1 (ko) * | 2002-07-02 | 2004-06-23 | 삼성전자주식회사 | 오프셋 보상 감지 방식을 갖는 반도체 메모리 장치 |
KR100542710B1 (ko) * | 2003-10-02 | 2006-01-11 | 주식회사 하이닉스반도체 | 차동 증폭기 및 이를 채용한 비트라인 센스 증폭기 |
US7545694B2 (en) * | 2006-08-16 | 2009-06-09 | Cypress Semiconductor Corporation | Sense amplifier with leakage testing and read debug capability |
KR102234600B1 (ko) | 2014-07-09 | 2021-04-02 | 삼성전자주식회사 | 트랜지스터들 간의 미스매치를 보상할 수 있는 비트라인 센스 증폭기 및 이를 포함하는 반도체 메모리 장치 |
CN105845174A (zh) * | 2015-01-12 | 2016-08-10 | 上海新储集成电路有限公司 | 一种非易失性查找表存储单元结构及查找表电路实现方法 |
KR102562312B1 (ko) | 2016-08-24 | 2023-08-01 | 삼성전자주식회사 | 비트라인 센스 앰프 |
US10163481B1 (en) * | 2017-07-20 | 2018-12-25 | Micron Technology, Inc. | Offset cancellation for latching in a memory device |
KR20190053676A (ko) | 2017-11-10 | 2019-05-20 | 삼성전자주식회사 | 메모리 셀 어레이를 프리차지하는 메모리 회로 및 이를 포함하는 메모리 장치 |
CN113470705B (zh) * | 2020-03-30 | 2024-05-14 | 长鑫存储技术有限公司 | 灵敏放大器、存储器和数据读出方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4922461A (en) * | 1988-03-30 | 1990-05-01 | Kabushiki Kaisha Toshiba | Static random access memory with address transition detector |
US5440506A (en) * | 1992-08-14 | 1995-08-08 | Harris Corporation | Semiconductor ROM device and method |
US5568438A (en) * | 1995-07-18 | 1996-10-22 | Analog Devices, Inc. | Sense amplifier with offset autonulling |
US5982690A (en) * | 1998-04-15 | 1999-11-09 | Cirrus Logic, Inc. | Static low-power differential sense amplifier circuits, systems and methods |
KR100388318B1 (ko) * | 1998-12-24 | 2003-10-10 | 주식회사 하이닉스반도체 | 비트라인디커플링방법 |
JP2000331483A (ja) * | 1999-05-17 | 2000-11-30 | Hitachi Ltd | 半導体記憶装置 |
US6181621B1 (en) * | 1999-12-10 | 2001-01-30 | Cypress Semiconductor Corp. | Threshold voltage mismatch compensated sense amplifier for SRAM memory arrays |
DE19961518B4 (de) * | 1999-12-20 | 2007-03-29 | Infineon Technologies Ag | Verfahren zum Betreiben eines Strom-Leseverstärkers |
US6304505B1 (en) * | 2000-05-22 | 2001-10-16 | Micron Technology Inc. | Differential correlated double sampling DRAM sense amplifier |
-
2001
- 2001-06-27 US US09/891,507 patent/US6466501B2/en not_active Expired - Fee Related
- 2001-06-28 JP JP2001195922A patent/JP4703040B2/ja not_active Expired - Fee Related
- 2001-06-28 TW TW090115748A patent/TW512363B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP4703040B2 (ja) | 2011-06-15 |
US20020003734A1 (en) | 2002-01-10 |
US6466501B2 (en) | 2002-10-15 |
JP2002025271A (ja) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2022147981A1 (zh) | 灵敏放大器、灵敏放大器的控制方法及存储器 | |
CN100492892C (zh) | 位线读放大器 | |
US20050190588A1 (en) | Semiconductor device | |
JP5035348B2 (ja) | 半導体メモリ | |
JPH09171687A (ja) | 半導体メモリ装置のデータセンシング回路 | |
KR20190001769A (ko) | 증폭기 회로 | |
TW512363B (en) | Semiconductor memory device having sense amplifier and method for driving sense amplifier | |
US20070195579A1 (en) | Semiconductor memory | |
TWI398875B (zh) | 具有單端感測放大器之半導體裝置 | |
CN101937701A (zh) | 感测放大器和使用感测放大器的半导体集成电路 | |
KR102443599B1 (ko) | 감지 증폭기 신호 부스트 | |
TW201546811A (zh) | 用於在低功率奈米快閃記憶體裝置中使用之改良型感測電路 | |
JPH0917183A (ja) | 半導体記憶装置 | |
US8451649B2 (en) | Self pre-charging and equalizing bit line sense amplifier | |
JP4996177B2 (ja) | 半導体記憶装置、およびデータ読み出し方法 | |
JP2005293818A (ja) | 半導体メモリ | |
JP4146215B2 (ja) | 半導体メモリ装置及びビットラインセンシング方法 | |
TW202004768A (zh) | 記憶裝置及其測試讀寫方法 | |
JP2008305469A (ja) | 半導体記憶装置 | |
US7466613B2 (en) | Sense amplifier for flash memory device | |
JPS63288497A (ja) | 半導体メモリ装置のレベルシフト回路 | |
US20020118577A1 (en) | Semiconductor memory device and data read method thereof | |
US7983080B2 (en) | Non-body contacted sense amplifier with negligible history effect | |
CN112967740A (zh) | 非易失存储器超高速读出电路及读出方法 | |
JPH09297992A (ja) | センスアンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |