TW508687B - Local area alloying for preventing dishing of copper during chemical-mechanical polishing(CMP) - Google Patents
Local area alloying for preventing dishing of copper during chemical-mechanical polishing(CMP) Download PDFInfo
- Publication number
- TW508687B TW508687B TW090108664A TW90108664A TW508687B TW 508687 B TW508687 B TW 508687B TW 090108664 A TW090108664 A TW 090108664A TW 90108664 A TW90108664 A TW 90108664A TW 508687 B TW508687 B TW 508687B
- Authority
- TW
- Taiwan
- Prior art keywords
- copper
- scope
- alloy
- patent application
- item
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 71
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 67
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 67
- 238000005275 alloying Methods 0.000 title abstract description 4
- 238000005498 polishing Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 33
- 239000000956 alloy Substances 0.000 claims abstract description 33
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000000126 substance Substances 0.000 claims abstract description 20
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910002482 Cu–Ni Inorganic materials 0.000 claims description 5
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 229910052748 manganese Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910002528 Cu-Pd Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910017566 Cu-Mn Inorganic materials 0.000 claims description 2
- 229910017767 Cu—Al Inorganic materials 0.000 claims description 2
- 229910017871 Cu—Mn Inorganic materials 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910018605 Ni—Zn Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 229910052718 tin Inorganic materials 0.000 claims 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 229910017518 Cu Zn Inorganic materials 0.000 claims 1
- 229910017752 Cu-Zn Inorganic materials 0.000 claims 1
- 229910017943 Cu—Zn Inorganic materials 0.000 claims 1
- 229910007610 Zn—Sn Inorganic materials 0.000 claims 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 21
- 239000006104 solid solution Substances 0.000 abstract description 8
- 239000002002 slurry Substances 0.000 abstract description 4
- 150000002739 metals Chemical class 0.000 abstract description 3
- 230000008859 change Effects 0.000 abstract description 2
- 238000009713 electroplating Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 82
- 235000012431 wafers Nutrition 0.000 description 19
- 239000004020 conductor Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 230000002079 cooperative effect Effects 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- MYXPXPFUKKHRQQ-UHFFFAOYSA-N [Ti].[Re] Chemical compound [Ti].[Re] MYXPXPFUKKHRQQ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Description
508687 A7 ____ B7 五、發明説明t ) [發明領域] (請先閱讀背面之注意事項再填寫本頁) 本發明關係於積體電路半導體製造的領域。更明確地 說是,揭示了一種防止發生於化學機械硏磨(CMP)銅時之銅 凹陷現象的程序。 [發明背景] 金屬膜已經被使用於製造積體電路之各種目的中。例 如,已知金屬膜可以用以形成內連線,接觸及其他於半導體晶 圓表面上之導電特性。 ‘近年來,已·經注意到銅·及銅合金之使用於積體電路的金 屬化製程中。銅具有一些特性,使得其對於金屬特性中爲一 特別有吸引力的材料。特別是,銅具有較鋁合金爲低之電阻 率,及銅並不像鋁合金容易受到電遷移。 經濟部智慧財產局員工消費合作社印製 半導體製程大致包含提供鎢或銅接線或金屬化於分立 之介電氧化物膜層中。典型用以形成這些膜層的氧化物包 含磷矽玻璃(PSG),硼磷矽玻璃(BPSG)或二氧化矽(Si〇2)。氧 化層然後使用傳統平坦化技術加以平坦化。隨後,氧化物層 被蝕刻或作出處理以作出一連串之溝渠及孔於其中。一薄 阻障層然後沉積於氧化層上。阻障層大致包含鈦(ΊΊ)及氮化 鈦(TiN)薄膜,其係彼此相疊沉積,以形成一 Ti/TiN堆疊,或鉅 ..(Ta)及氮化鉬(TaN)相疊以形成一 Ta/TaN堆疊。此一阻障層 經常係以被稱爲濺鍍之物理氣相沉積(PVD)法加以沉積,或 藉由化學氣相沉積(CVD)沉積,以形成更保角塗層。因此,阻 障層作用以塗覆溝渠及孔的表^及氧化物層的上表面,並係 本紙張尺度適用中周國家標準(CNS〉A4規格(210X 297公釐) -4- 508687 A7 ____ B7 . 五、發明説明g ) (請先閱讀背面之注意事項再填寫本頁) 用以提供於金屬化層及氧化物層之良好黏結。金屬化然後 藉由沉積一層導電材料,例如鎢(W)或銅(Cu)於阻障層上加以 提供,其中W或Cu將完整地塡塞溝渠及孔。被塡塞之溝渠 因而形成線,嵌入層或”全局接線層”,而被塡塞之孔包含突柱 或導孔,這些係被稱爲”區域內連線”。接線層的製造然後藉 由將阻障層及鎢或銅層由氧化物膜表面去除加以完成。這 典型係藉由平坦化技術加以完成。 於製造積體電路時,有很多種已知平坦化的方法,例如阻 擋光阻,光阻回蝕,阻擋光阻及旋轉塗佈玻璃等。一種選擇方 法烏化學機械硏磨(CMP)。‘ CMP提供整個晶圓平坦化。然而 ,以CMP作溝渠平坦化所遭遇的一困難是”凹陷”作用,這典型 發生於全凹陷場結構之溝渠中並係有關於機械硏磨Cu(彈性 及塑性)。”凹陷”於寬溝渠中係特別地嚴重,及於硏磨時”凹 陷”造成於寬溝渠中之介電材料變薄,導致介電質腐蝕。 經濟部智慧財產局員工消費合作社印製 形成半導體/積體電路的一方法涉及一已知之嵌入製程 的處理。一嵌入處理產生導電內連線及其他特性,其係直接 由化學機械硏磨所定義。一傳統嵌入製造開始時形成一介 電質,例如氧化物於晶圓基材上。介電質例如藉使用微影術 作出圖案,以形成光阻層。槽係爲介電質所定義於由兩側所 定義之介電質中及爲基材或阻障層所形成之底部上。典型 ..地,阻障層係同時形成於該槽的兩側壁上。例如銅或鎢之導 電材料的保角全面層係沉積於晶圓表面上。最後,晶圓表面 係被硏磨,藉以除去過多之導電材料,同時留下導電材料於平 坦介電表面中。 ^紙張尺度適用中國國家標準( CMS〉A4規格(210X297公釐) 508687 A7 _;_ B7 __ 五、發明説明《) (請先閲讀背面之注意事項再填寫本頁) 於一典型單層或雙層嵌入結構中,銅的凹陷爲於CMP時 不同硏磨速率的結果,這係由於基材間之圖案密度變化所造 成。這使得晶圓上之銅被完全淸除的某些區域曝露至下方 阻障層(典型Ta或TaN)至硏漿,而其他區域將仍保有銅於基 材表面上。爲了完全地硏磨掉銅及阻障層,於溝渠區域上之 外露銅被過度硏磨。此過度硏磨造成銅的凹陷。. 由於想要完全地去除障層層,CMP時之過度硏磨,(阻障 層下)介電膜的過童損失時,一有關”腐蝕”的問題發生。凹陷 及腐蝕面對於今日之CMP均是嚴重的問題。有很多想要修 改硏磨製程,設備及材料,以降低或控制凹陷作用之努力已經 加以進行。 經濟部智慧財產局員工消費合作社印製 上述問題係淸楚地描繪於第2A-2C圖中。溝渠區域22 係被例如光雕刻或非等向蝕刻之傳統方法,或其他傳統蝕刻 及雕刻技術之傳統方法所定義於基材中。一耐火金屬(或耐 火金屬複合物),例如鈦,氮化鈦,鎢,氮化鎢或其複合物之阻障 層24係一般被形成於基材之表面,以提供一用於導電銅材料 Z丨几積於其上之黏著層,如所不之層2 6。或者,一導電材料( 例如銅)之種層(未示出)係沉積於該阻障層上,以加強導電材 料的黏著性。 爲了完成一最後產品,延伸於溝渠或導·孔之過量銅與沉 .積於基材的頂面上之阻障層需要被去除,以留下一平坦表面 於晶圓表面上,同時,溝渠需要被塡充以導電材料。一例如化 學機械硏磨(CMP)之平坦化技術係被利用以去除過量銅及阻 障層。 . · 本紙張尺度適用中周國家標準(CNS ) A4規格( 210X297公釐) ~ ---- -6- 508687 A7 B7 ____ 五.、發明説明1 ) (請先閱讀背面之注意事項再填寫本頁) 化學機械硏磨係爲一半導體平坦化技術,其使用一化學 硏漿,與硏磨墊,以”平坦”或去除於處理中半導體晶圓表面上 之不連續性。於化學機械硏磨中,一硏磨墊相對於出現有硏 料之機械移除提供了機械應力,其係被組合以一化學處理,以 選擇地移除晶圓表面之外露部份。即,硏漿扮演了多種角色, 即,其爲硏磨粒子分散之媒介,再·者,其磨光化學劑,以提升化 學處理。爲了使化學機械硏磨最佳化,典型地存在有於化學 及機械處理間之合成關係。 ’ 於先前技藝中,一化學機械硏磨製程係用以作用如於第 2B圖所示地移餘銅層26之上部份,留下阻障層24及基材20 頂面上之銅層26的一部份。爲了形成基材20之平坦面,阻 障層24及留在溝渠22之頂部邊緣之一部份銅係被CMP所 硏磨。於硏磨階段中,保留於溝渠中的銅凹陷(示爲27)發生 如於第2C圖所示,造成了不平坦表面。這是由於相較於銅, 阻障層間之相當硬的硬度差異之故,使得阻障層以較銅爲低 之硏磨率硏磨。當CMP硏磨墊向下壓至被硏磨之表面上時, 銅相較於阻障層係較快被硏磨,藉以當阻障層被移除時,形成 一不均勻徑。 經濟部智慧財產局員工消費合作社印製 爲了針對先前技藝之凹陷問題,一依據本發明之製程係 如第3A-3F圖所示,藉以降低甚至消除凹陷現象。 [發明槪要] 本發明有關於化學機械硏磨(CMP)時之銅凹陷的問題, 以提供製造積體電路/半導體;έ平坦化表面。 本紙張尺度適用中.國國家標準(CNS ) Α4規格(210Χ297公釐) 508687 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明巧 ) 依據本發明,於化學機械硏磨(CMP)之銅凹陷可以藉由 局部沉積一銅合金,而大量減少,於一些情形下被消除。銅合 金可以由銅及一具銅之形成連續固溶體之金屬所形成。藉 由形成銅及形成連續固溶體之金屬的合金,此一合金之局部 區域沉積於下凹區域上之阻障金屬層表面上,該下.凹區域被 塡充以導電材料,以允許條低於CMP製程時所用之硏漿的選 擇性至一導電材料。銅與形成一連續固溶體金屬的合金係 被改變銅之氧化物特徵,機械特性,電特性,剛性特性,及硬度 特性。於這些特性中之變化允許合金層較非合金屬,以更均 勻速度加以硏磨至阻障層土。以此方式,由CMP製程之半導 體或積體電路(或類似裝置)之凹陷區域(溝渠)中之銅凹陷可 以被避免,於阻障層及銅合金間之硏磨速率接近1:1時。 本發明之其他優點及目的將藉由以下詳細說明配合上 ^圖式加以迅速了解。 本發明之實施例將藉由參考附圖加以說明。/ [圖式簡要說明] 第1圖爲依據本發明於CMP前之晶圓的剖面圖。 第2A圖爲於CMP前之先前技藝之晶圓。 第2B及2C圖爲CMP時及後之先前技藝的晶圓,其中 CMP造成凹陷。 第3 A至3F圖爲利用依據本發明之製程之晶圓上的平 坦面的形成。 < 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
-8- ^08687 A7 B7 五、發明説明$ ) 主要元件對照表 10 基材晶_ 12 溝渠 14 阻障層 16 導電材料 18 銅合金 20 銅層 22 溝渠區· 24 .阻障層 26 導電層 30 基材晶_ 32 下凹部 34 •表面 36 阻障層 38 銅層 40 銅合金層 44 銅層 46 表面 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 [本發明之詳細說明] , .應強調的是,本案之圖式並未應尺寸繪出,而只是用以示 範用並不用以規範本發明之特定參數或結構細節,其係可以 由熟習於本技藝者於完成I買取整個申請案後加以決定。 於依據本發明之用於積體電路/半導體.之晶亂上,形成一 本紙張尺度適用中國國家標準(CMS ) A4規格(2ί〇X 297公釐) ~~ -9 - 508687 A7 B7 五、發明説明7() 平坦化表面之方法中,一如第1圖所示之分層晶圓係受到一 化學機械硏磨(CMP)製程,以形成一平坦化表面。如於第1圖 所示,一基材晶圓10係被提供有下凹部(即溝渠)1 2,其係被塗 覆以阻障層1 4並被塡充以一導電材料(即銅)1 6,具有銅合金 層局部地沉積於其上1 8。或者,一銅層2 0進一步驟沉積於 銅合金層上,以覆蓋晶圓之其他區域,若有的話,不受到合金 的局部沉積。 ; 於依據本發明’之第3A-3F圖所示之製程中,提供有一基 材晶圓30。下凹部32係藉由傳統製程,例如光雕刻,非等向 蝕刻,或其他傳·統方法所形·成於基材中。一耐火金屬或其複 合物之阻障層36,例如鈦,氮化鈦,鉬或氮化鉬係形成於基材 30之表面34上。典型爲50埃至500埃厚,更典型爲100埃至 250埃厚之阻障層36可以提供一黏著層,用於導電銅材料,如 於第3B圖中之38所示,其係被沉積於溝渠區域32內,並.具有 阻障層塗覆於其上。如於第3B圖所示,銅層38係沉積以塡 充該溝渠至一接近下晶圓頂面的位準。或者,一導電材料的 薄種層(未示出)可以形成於阻障層36上,以加強導電材料的 黏著力。 於此點,本發明之製製液及經由沉積銅合金層於結構的 頂面上形成一銅合金層4Ό的新穎步驟,其係如於第3c圖所 ..示。銅合金的沉積可以藉由電鍍,氣相沉積(物理或化學),或 其他傳統沉積技術。銅合金係爲配方Cu-M,其中Μ典型爲一 金屬,其與銅形成一連續固溶體。金屬Μ係由例如 Ni,Zn,Si,Au,Ag,Cr,Mn,Pd,Pb,S^或其混合所構成之群組中之 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公楚) (請先閲讀背面之注意事項再填寫本頁} -訂 經濟部智慧財產局員工消費合作社印製 -10- 508687 A7 _______ B7 ____ 五、發明説明?) (請先閱讀背面之注意事項再填寫本頁) 金屬所選出。金屬Μ可以以至約70重量百分心之合金量,典 型約合金的1 〇重量百分比至約40重量百分比,更典型爲該 合金之約30重量百分比。於合金中之金屬Μ的數量係被調 整,使得合金之硬度接近或配合阻障層的硬度。典型地,合金 的厚度係於約200埃至約1 000埃,更典型於約500埃至約800 埃間。合金的厚度係被設計,經由CMP硏磨後,下層介電層 外露時,硏磨可以停止。 或者,於最後分層步驟中,一.銅層4 4然後沉積在銅合金 層40上,如於第3D圖所示。此選用步驟係當合.金局部沉積 於下凹部份將使晶圓的其他部份低於合金層40之‘位準時加 以採用。 經濟部智慧財產局員工消費合作社印製 於先前技藝的製程中,一 CMP製程係使用以去除銅層 44,如於第3Ε圖所示(層44被去除)。隨後,銅合金層40及阻 障層36係被硏磨,藉以形成一平坦表面34於基材30上,如於 第3F圖所示。依據本發明,Cii-M合金40及阻障層36之硏磨 係被調節,使得兩層係以接近相同速率(或理想上,儘可能接 近相同速率)加以硏磨。用於CMP之硏漿係爲傳統用於CMP 製程者。例子包含但並不限定於Klebosal 1501,Cabot5512等 。殘留合金元素可能殘留在導電銅導體材料38之表面46上 。某些快速擴散入銅中之合金元素,例如金將似乎留下指紋 .於銅導電材料3 8之表面4 6的表面上。 本紙張尺度適用中周國家標準(CNS ) A4規格(210X 297公釐) -11 - 508687 A7 B7 五、發明説明? 入全 P=I並 重量百分比M 例子 C u - Ζ η □ 40%Zn 60Cu40Zn Cu-Ni □ 30%Ni 70Cu30Ni C u - C r □ 35%Cr 65Cu35Cr Cu-Mn □ 20%Mn 80Cu20Mn Cu-Al □ 40%A1 60Cu40Al Cu'Pd □ 10%Zn 90Cul0Pd Cu-Ni-Zn □ 15-25%Ni,15- 65Cul8Nil7Zn, 30%Zn 55Cul8Ni27Zn 表1 (讀先閱讀背面之注意事項再填寫本頁) .~^裝· 訂 經濟部智慧財產局員工消費合作社印製 其他金屬合金,包含但並不限定於Cu-Ai^Cu-zn-PhCu-Zn-Si^Cu-Sn-Pb 及 其他銅 /金 屬合金 ,其 與銅形 成連續 固溶體 ( 即Cu-Pd合金,其中Pd係爲□ 70%)。於合金中之金屬的數量 可以調整,使得於阻障層的硏磨比大約1:1。 於較佳實施例中,一 Cu-Ni合金層,具有約30重量百分比 Νι係經由一電鍍的方法,形成於阻.障層,例如含ΊΠ或Ta阻障 層上。當以CMP硏磨,此Cu-Ni層與阻障層比呈1:1時,會降 低了姐前所述之於溝渠中之銅的凹陷。^ 雖然本發明之特定實施例已經加以詳述說明,但應了解 的是,各種修改,變化及適用可以在不脫離由申請專利範圍所 定義之本發明的範圍下加以完,成。 中國國家標準(CNS ) A4規格(210X297公釐) -12 -
Claims (1)
- 508687 A8 Βδ C8 DB 六、申請專利範圍 附件一(A ) (請先聞讀背面之注意事項再填寫本頁) 第90 1.08664號專利申請案 中文申請專利範圍修正本 民國91年5月修正 1.一種製造積體電路之方法,包含步驟: 提供一具有一表面之基材,其中該基材具有一下凹部定 義於該表面中; 沉積銅於被定義在該基材中之下凹部上; 提供銅合金層於該銅的表面上;及 平坦化該所得結構。 2·如申請專利範圍第1項所述之方法,其中一阻障層係形 成於表面的下凹部上,於銅沉積步驟前,其中於銅沉積步驟中, 銅係被沉積至基材表面的一位準。 3·如申請專利範圍第2項所述之方法,其中該阻障層係由 至少一耐火金屬,單獨或組合氮加以形成。 經濟部智慧財產局員工消費合作社印製 4·如申請專利範圍第3項所述之方法,其中該阻障層係由 Ti,TiN,Ta或TaN之至少之一所形成。 5.如申請專利範圍第1項所述之方法,其中該平坦化步驟 係爲化學機械硏磨所執行。 . ‘ 6·如申請專利範圍第1項所述之方法,其中該銅合金的數 量係足以防止沉積於基材之下凹部份中之銅的凹陷。 7.如申請專利範圍第2項所述之方法,其中該銅合金層延 伸於阻障層上。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 508687 A8 B8 C8 D8 六、申請專利範圍 8 ·如申請專利範圍第6項所述之方法,其中該銅合金係形 成由200至1000埃厚。 9.如申請專利範圍第6項所述之方法,其中該銅合金層係 由500至800埃厚。 10•如申請專利範圍第1項所述之方法,其中該銅合金之 配方爲 Cu-M,及 Μ 爲由 Ni,Zii,Si,Au,Ag,Al,Cr,Mn,Pd,Pb,Sn 或 其混合所構成之群組中所選出。 11. 如申請‘專利範圍第1 0項所述之方法,其中該金屬Μ 係爲合金之至70重量百分比之數量。 12. 如申請專利範圍第1〇項所述之方法,其中該金屬Μ 係爲合金之由10重量%至40重量百分比之數量。 13. 如申請專利範圍第1〇項所述之方法,其中該金屬Μ 爲Ni。 14·如申請專利範圍第13項所述之方法,其中Ni爲合金 之由10重量百分比至40重量百分比之數量。 15·如申請專利範圍第13項所述之方法,其中Ni爲合金 之30重量百分比之數量。 1 6·如申請專利範圍第1 0項所述之方法,其中該金屬μ 爲N i,Ζ η混合物。 1 7.如申請專利範圍第1 6項所述之方法,其中N i爲合金 之由15重量百分比至25重量百分比之數量及Zn爲合金之 由1 5重量百分比至30重量百分比之數量。 18.如申請專利範圍第16項所述之方法,其中該合金係由 65Cul8Nil7Zn及55Cul8Ni27Zn構成之群組中所選出。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -2 - -------裝^-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 508687 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1 9.如申請專利範圍第1 0項所述之方法,其中該合金係由 Cu-Ni,Cu-Zn,Cu-Zn-Pb,Cu-Zn-Sn,Cu-Sn-Pb9Cu-Ni-Zn,Cu-Al,Cu-Au,Cu-Mn及Cu-Pd所構成之群組中選出。 20. —種化學機械硏磨方法,以減少銅的凹陷,該方法包含 步驟: 提供一具有一表面之.基材,其中該基材具有一下凹部定 義於該表面中; 於該基材上由阻障材料形成一阻障層,該基材包含表面 及下凹部定義於其中,其中該阻障材料包含鈦或鉬; 沉積一銅膜於被基材之表面之阻障層部份上,並以銅塡 充定義在該基材中之下凹部上,至基材的表面的位準; 提供銅合金層配方爲Cu-M於銅的表面上,至其延伸該合 金於基材表面上之阻障層上的厚度,其中Μ係由Ni,Zn,A1, Sn,Pb,Mn,Au,或其混合物選出; 藉由一化學機械硏磨步驟,以去除延伸於基材表面上之 每一層的所有部份,而平坦化該所得結構,藉以於基材上造成 一平坦表面。 21·如申請專利範圍第20項所述之方法,其中該Cu-M合 金爲Cu-Ni,及其中Ni係約合金的30重量百分比。 22.—種積體電路,包含: , ’ 提供一基材具有一表面,其中該基材有一下凹部定義於 該表面中; 銅沉積於被定義於該表面中之下凹部中;及· 一銅合金層在銅表面上。 未紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) - : ~ (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 LF 線_ 508687 A8 B8 C8 D8 六、申請專利範圍 23·如申請專利範圍第22項所述之積體電路,其中一阻障 層係於沉積銅於下凹部前,形成於該表面的下凹部上,其中銅 係沉積至基材表面之位準。 24·如申請專利範圍第23項所述之積體電路,其中該阻障 層係由至少一耐火金屬,單獨或組合以氮所形成。 25. 如申請專利範圍第24項所述之積體電路,其中該阻障 層係由Ti,TiN,Ta或TaN之至少之一所形成。 26. 如申請專利範圍第22項所述之積體電路,其中該銅合 金之配方爲 Cu-M,及 Μ 爲由 Ni,Zn,Si,Au,Ag, Al,Cr, Mn,Pd,Pb,Sn或其混合所構成之群組中所選出。 27. 如申請專利範圍第26項所述之積體電路,其中該合金 係由(:11-^,〇11-211,〇11-211-?1),(:11711-311,〇11輯311-?1),(:11-1^711,(:11繼 A1,Cu-Au,ClMii及Cu-Pd所構成之群組中選出。 28. 如申請專利範圍第26項所述之積體電路,其中金屬Μ 爲合金之至多70重量百分比的數量。 (請先聞讀背面之注意事項再填寫本頁) 裝· 訂' JL 線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/547,132 US6461225B1 (en) | 2000-04-11 | 2000-04-11 | Local area alloying for preventing dishing of copper during chemical-mechanical polishing (CMP) |
Publications (1)
Publication Number | Publication Date |
---|---|
TW508687B true TW508687B (en) | 2002-11-01 |
Family
ID=24183460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090108664A TW508687B (en) | 2000-04-11 | 2001-04-11 | Local area alloying for preventing dishing of copper during chemical-mechanical polishing(CMP) |
Country Status (5)
Country | Link |
---|---|
US (1) | US6461225B1 (zh) |
JP (2) | JP4548759B2 (zh) |
KR (1) | KR100707705B1 (zh) |
GB (1) | GB2368189B (zh) |
TW (1) | TW508687B (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6602117B1 (en) * | 2000-08-30 | 2003-08-05 | Micron Technology, Inc. | Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods |
US7172497B2 (en) * | 2001-01-05 | 2007-02-06 | Asm Nutool, Inc. | Fabrication of semiconductor interconnect structures |
US7081398B2 (en) * | 2001-10-12 | 2006-07-25 | Micron Technology, Inc. | Methods of forming a conductive line |
KR100443795B1 (ko) * | 2002-01-17 | 2004-08-09 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
US6930391B2 (en) * | 2002-08-27 | 2005-08-16 | Intel Corporation | Method for alloy-electroplating group IB metals with refractory metals for interconnections |
AU2004225931A1 (en) * | 2003-03-25 | 2004-10-14 | Neopad Technologies Corporation | Chip customized polish pads for chemical mechanical planarization (CMP) |
US7183199B2 (en) * | 2003-12-01 | 2007-02-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of reducing the pattern effect in the CMP process |
US7199045B2 (en) * | 2004-05-26 | 2007-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-filled openings for submicron devices and methods of manufacture thereof |
US7118966B2 (en) * | 2004-08-23 | 2006-10-10 | Micron Technology, Inc. | Methods of forming conductive lines |
US20060071338A1 (en) * | 2004-09-30 | 2006-04-06 | International Business Machines Corporation | Homogeneous Copper Interconnects for BEOL |
KR101138113B1 (ko) * | 2004-12-28 | 2012-04-24 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
JP4529880B2 (ja) * | 2005-11-21 | 2010-08-25 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
JP2008010453A (ja) * | 2006-06-27 | 2008-01-17 | Fujifilm Corp | 半導体装置の製造方法 |
JP5239156B2 (ja) * | 2006-12-20 | 2013-07-17 | 富士通株式会社 | 配線形成方法及び半導体装置 |
DE102007004884A1 (de) * | 2007-01-31 | 2008-08-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht |
US9490209B2 (en) | 2013-03-13 | 2016-11-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electro-migration barrier for Cu interconnect |
EP2779224A3 (en) | 2013-03-15 | 2014-12-31 | Applied Materials, Inc. | Methods for producing interconnects in semiconductor devices |
KR101991922B1 (ko) * | 2017-04-28 | 2019-06-21 | 주식회사 진영알앤에스 | 금 적층 구리 필름 및 그 제조 방법 |
KR20210024893A (ko) | 2019-08-26 | 2021-03-08 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
CN110921765A (zh) * | 2019-10-24 | 2020-03-27 | 清华大学 | 一种降低油田采出水粘度并同时杀菌的方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5618381A (en) | 1992-01-24 | 1997-04-08 | Micron Technology, Inc. | Multiple step method of chemical-mechanical polishing which minimizes dishing |
US5607718A (en) | 1993-03-26 | 1997-03-04 | Kabushiki Kaisha Toshiba | Polishing method and polishing apparatus |
US5380546A (en) * | 1993-06-09 | 1995-01-10 | Microelectronics And Computer Technology Corporation | Multilevel metallization process for electronic components |
JPH09115866A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5676587A (en) | 1995-12-06 | 1997-10-14 | International Business Machines Corporation | Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride |
US5893752A (en) | 1997-12-22 | 1999-04-13 | Motorola, Inc. | Process for forming a semiconductor device |
JPH11186273A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
US6083835A (en) * | 1998-07-24 | 2000-07-04 | Taiwan Semiconductor Manufacturing Company | Self-passivation of copper damascene |
US6004188A (en) * | 1998-09-10 | 1999-12-21 | Chartered Semiconductor Manufacturing Ltd. | Method for forming copper damascene structures by using a dual CMP barrier layer |
US6114246A (en) * | 1999-01-07 | 2000-09-05 | Vlsi Technology, Inc. | Method of using a polish stop film to control dishing during copper chemical mechanical polishing |
US6258711B1 (en) * | 1999-04-19 | 2001-07-10 | Speedfam-Ipec Corporation | Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers |
-
2000
- 2000-04-11 US US09/547,132 patent/US6461225B1/en not_active Expired - Lifetime
-
2001
- 2001-04-10 GB GB0108994A patent/GB2368189B/en not_active Expired - Fee Related
- 2001-04-11 TW TW090108664A patent/TW508687B/zh not_active IP Right Cessation
- 2001-04-11 JP JP2001112078A patent/JP4548759B2/ja not_active Expired - Fee Related
- 2001-04-11 KR KR1020010019270A patent/KR100707705B1/ko not_active IP Right Cessation
-
2007
- 2007-08-08 JP JP2007206087A patent/JP5121348B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007335890A (ja) | 2007-12-27 |
GB0108994D0 (en) | 2001-05-30 |
GB2368189A (en) | 2002-04-24 |
JP4548759B2 (ja) | 2010-09-22 |
US6461225B1 (en) | 2002-10-08 |
GB2368189B (en) | 2003-03-05 |
KR20010100891A (ko) | 2001-11-14 |
KR100707705B1 (ko) | 2007-04-18 |
JP2002009076A (ja) | 2002-01-11 |
JP5121348B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW508687B (en) | Local area alloying for preventing dishing of copper during chemical-mechanical polishing(CMP) | |
US6258711B1 (en) | Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers | |
US10804151B2 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
US6582579B1 (en) | Methods for repairing defects on a semiconductor substrate | |
JP2000208443A (ja) | 電子装置の製造方法および製造装置 | |
JPH04352323A (ja) | メタルプラグ形成方法及び配線形成方法 | |
JP2000208516A (ja) | 多層配線構造をもつ半導体装置およびその製造方法。 | |
JP3033574B1 (ja) | 研磨方法 | |
US8991042B2 (en) | Method for fabricating semiconductor device | |
US6350678B1 (en) | Chemical-mechanical polishing of semiconductors | |
TWI274629B (en) | Method of reducing pattern effect in CMP process, method of eliminating dishing phenomena after CMP process, and method of CMP rework | |
JP2000021882A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
JP2002299343A (ja) | 半導体装置の製造方法 | |
JP2000012543A (ja) | 半導体集積回路装置の製造方法 | |
US6777807B1 (en) | Interconnect integration | |
US20010051431A1 (en) | Fabrication process for dishing-free cu damascene structures | |
JP2001057367A (ja) | 半導体装置の表面平坦化方法 | |
JP2000357675A (ja) | ディッシング及びエロージョンを低減させるための銅cmp方法 | |
TW445582B (en) | Method of manufacturing metal conductive wire | |
JP2001144050A (ja) | 研磨方法 | |
JPH1074764A (ja) | パターニングされた絶縁体層内に金属ラインを形成する方法 | |
JP2005044913A (ja) | 半導体装置の製造方法及びその装置 | |
JP2001144061A (ja) | 研磨方法 | |
JP2001144062A (ja) | 研磨方法 | |
JP2003218111A (ja) | 配線構造の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |