JP2003218111A - 配線構造の形成方法 - Google Patents

配線構造の形成方法

Info

Publication number
JP2003218111A
JP2003218111A JP2002010675A JP2002010675A JP2003218111A JP 2003218111 A JP2003218111 A JP 2003218111A JP 2002010675 A JP2002010675 A JP 2002010675A JP 2002010675 A JP2002010675 A JP 2002010675A JP 2003218111 A JP2003218111 A JP 2003218111A
Authority
JP
Japan
Prior art keywords
layer
metal layer
polishing
forming
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002010675A
Other languages
English (en)
Inventor
Katsuyoshi Ina
克芳 伊奈
Refeivi Paul
レフェイヴィ ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujimi Inc
Original Assignee
Fujimi Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujimi Inc filed Critical Fujimi Inc
Priority to JP2002010675A priority Critical patent/JP2003218111A/ja
Publication of JP2003218111A publication Critical patent/JP2003218111A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 CMP法を用いて配線構造を形成するにあた
りディッシング及びエロージョンの発生を抑制すること
ができる配線構造の形成方法を提供する。 【解決手段】 凹部14以外の箇所のバリヤ層12が露
出するまで導体層13を研磨する工程において、凹部1
4以外の箇所のバリヤ層12を研磨剤に含まれる酸化剤
によって酸化させてその厚みを増大させるようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置等の配
線構造の形成方法に関するものである。
【0002】
【従来の技術】半導体装置等の配線構造の形成方法とし
て、CMP(Chemical Mechanical Polishing)法を用
いた方法が従来知られている。CMP法を用いた配線構
造の形成方法ではまず、図3(a)及び図4(a)に示
すように凹部21が形成された絶縁体層22の上層に導
体層23を積層形成する。その後、凹部21以外の箇所
の絶縁体層22が露出するまでCMP法で導体層23を
研磨してやると、図3(b)及び図4(b)に示すよう
に絶縁体層22の凹部21内に配線部24を形成するこ
とができる。この方法は、例えば米国特許第6,00
1,730号に開示されている。
【0003】
【発明が解決しようとする課題】しかしながら、CMP
法を用いた配線構造の形成方法においては、ディッシン
グ及びエロージョンの問題がある。ディッシングとは、
導体層23が過剰に研磨されることによって、図3
(b)に示すように絶縁体層22の表面に比べて配線部
24が後退する現象をいう。またエロージョンとは、図
4(b)に示すように、凹部21が密に形成された領域
において、隣り合う凹部21間の絶縁体層22が研磨さ
れることによって該領域が他の領域に比べて後退する現
象をいう。これらの現象が発生すると、配線部24の断
面積が小さくなるために配線抵抗が増大するほか、ウエ
ハ表面の平坦性が低下するために多層化が困難になると
いった不具合が生じる。このため、ディッシング及びエ
ロージョンの発生を抑制することのできる配線構造の形
成方法の確立が切望されている。
【0004】本発明は、上記のような従来技術に存在す
る問題点に着目してなされたものである。その目的とす
るところは、CMP法を用いて配線構造を形成するにあ
たりディッシング及びエロージョンの発生を抑制するこ
とができる配線構造の形成方法を提供することにある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項1に記載の発明は、凹部が形成された絶縁
体層の上層に第1金属層を形成した後、少なくとも前記
凹部が完全に埋まるように前記第1金属層の上層に第2
金属層を形成する第1の工程と、前記凹部以外の箇所の
第1金属層が露出するまで前記第2金属層を研磨する第
2の工程と、前記凹部以外の箇所の絶縁体層が露出する
まで前記第1金属層を研磨する第3の工程とを含む配線
構造の形成方法において、前記第2の工程において、研
磨剤に含まれる酸化剤によって前記凹部以外の箇所の第
1金属層を酸化させてその厚みを増大させるようにした
ことを要旨とする。
【0006】請求項2に記載の発明は、凹部が形成され
た絶縁体層の上層に第1金属層を形成した後、少なくと
も前記凹部が完全に埋まるように前記第1金属層の上層
に第2金属層を形成する第1の工程と、前記凹部以外の
箇所の第1金属層が露出するまで前記第2金属層を研磨
する第2の工程と、前記凹部以外の箇所の絶縁体層が露
出するまで前記第1金属層を研磨する第3の工程とを含
む配線構造の形成方法において、前記第2の工程後のデ
ィッシング量から前記第3の工程後のディッシング量を
減じた値が、前記第2の工程前における前記凹部以外の
箇所の第1金属層の厚みよりも大きいことを要旨とす
る。
【0007】請求項3に記載の発明は、請求項1又は請
求項2に記載の配線構造の形成方法において、前記第2
の工程における第2金属層の研磨速度が、同工程におけ
る第1金属層の研磨速度の500倍以上であることを要
旨とする。
【0008】請求項4に記載の発明は、請求項1から請
求項3のいずれか一項に記載の配線構造の形成方法にお
いて、前記第3の工程における第1金属層の研磨速度
が、同工程における第2金属層の研磨速度の5倍以上で
あることを要旨とする。
【0009】請求項5に記載の発明は、請求項1から請
求項4のいずれか一項に記載の配線構造の形成方法にお
いて、前記第1金属層がタンタル又は窒化タンタルであ
って、前記第2金属層が銅であることを要旨とする。
【0010】
【発明の実施の形態】以下、本発明を半導体装置におけ
る配線構造の形成方法に具体化した実施形態について図
面に基づき説明する。
【0011】図1(a)〜(c)及び図2(a)〜
(c)は、本実施形態における配線構造の形成手順を模
式的に示す図である。これらの図に従って配線構造の形
成方法を簡単に説明すると、まず図1(a)及び図2
(a)に示すように、半導体基板(図示せず)上の絶縁
体層11の上層に、タンタルからなるバリヤ層12(第
1金属層)及び銅からなる導体層13(第2金属層)を
順次積層する〔第1の工程〕。次に導体層13を研磨し
て、図1(b)及び図2(b)に示すようにバリヤ層1
2を露出させる〔第2の工程〕。続いてバリヤ層12を
研磨して、図1(c)に示すように絶縁体層11を露出
させる〔第3の工程〕。本実施形態においては、以上の
三工程を順次経ることによって配線構造が形成されるよ
うになっている。
【0012】<第1の工程>まずはじめに、図1(a)
及び図2(a)に示すように絶縁体層11の上層にバリ
ヤ層12及び導体層13を順次積層する第1の工程につ
いて説明する。
【0013】第1の工程においてはまず、半導体基板
(図示せず)上の絶縁体層11に、回路設計に基づく所
定のパターンの凹部14を形成する。この凹部14の形
成は、公知のリソグラフィ技術及びエッチング技術によ
って行われる。
【0014】ここで、前記絶縁体層11の具体例として
は、TEOS(テトラエトキシシラン)を用いたCVD
(Chemical Vapor Deposition)法によって形成される
SiO2膜などが挙げられる。凹部14が形成される前
の絶縁体層11の表面は、できるだけ平坦であることが
望ましい。
【0015】次に、凹部14が形成された絶縁体層11
の上層にタンタルからなるバリヤ層12を形成する。バ
リヤ層12は例えば、スパッタリング法により形成され
る。バリヤ層12の厚みは10〜50nm程度が好まし
い。このバリヤ層12は、後述の導体層13を構成する
材料(銅)が絶縁体層11に拡散するのを防止すること
を主な目的として形成される。
【0016】そして最後に、少なくとも凹部14が完全
に埋まるように銅からなる導体層13をバリヤ層12の
上層に形成して第1の工程は終了する。導体層13は例
えば、スパッタリング法又はメッキ法により形成され
る。導体層の厚みは300〜2000nm程度が好まし
い。
【0017】<第2の工程>次に、導体層13を研磨し
て、図1(b)及び図2(b)に示すようにバリヤ層1
2を露出させる第2の工程について説明する。
【0018】第2の工程においては、凹部14以外の箇
所のバリヤ層12が露出するまでCMP法によって導体
層13の銅を研磨して、絶縁体層11の凹部14内に配
線部15を形成する。CMP法による研磨加工は例え
ば、ウエハを研磨ヘッドに取り付けてターンテーブル上
の研磨パッドに対し一定の圧力で押し付け、それぞれを
回転させながら研磨パッド上に供給されるスラリー状の
研磨剤によって研磨するといった態様で行なわれる。
【0019】この第2の工程で用いられる研磨剤には酸
化剤が含有されている。このため、導体層13の研磨に
よって凹部14以外の箇所のバリヤ層12が露出して、
そのバリヤ層12に研磨剤が接すると、該バリヤ層12
を構成しているタンタルが酸化されて比体積の大きい酸
化タンタル(Ta25)に変化し、その結果、凹部14
以外の箇所のバリヤ層12の厚みが増大する。凹部14
以外の箇所のバリヤ層12の厚みが増大すると、研磨加
工の際に配線部15に加わる圧力(研磨圧力)が低減さ
れるため、配線部15の過剰な研磨が抑制され、その結
果、ディッシングの発生が抑制されることになる。ま
た、凹部14が密に形成された領域(高密度配線領域)
では、隣り合う凹部14間のバリヤ層12及び絶縁体層
11に加わる圧力(研磨圧力)が低減されるため、該領
域の過剰な研磨が抑制され、その結果、エロージョンの
発生が抑制されることになる。
【0020】なお、研磨剤に含有される酸化剤の具体例
としては、過酸化水素、尿素、過塩素酸、塩素酸、過ヨ
ウ素酸、ヨウ素酸などが挙げられるが、その種類は特に
限定されない。
【0021】この第2の工程における導体層13の研磨
速度は、同工程におけるバリヤ層12の研磨速度の50
0倍以上であることが好ましい。すなわち、タンタル
(バリヤ層12)の研磨速度に対する銅(導体層13)
の研磨速度の比が500以上の研磨剤を使用することが
好ましい。
【0022】<第3の工程>次に、バリヤ層12を研磨
して、図1(c)及び図2(c)に示すように絶縁体層
11を露出させる第3の工程について説明する。
【0023】第3の工程においては、凹部14以外の箇
所の絶縁体層11が露出するまでCMP法によってバリ
ヤ層12を研磨して、ウエハの表面を平坦化する。CM
P法による研磨加工の態様は、上記第2の工程の場合と
ほぼ同様である。ただし、第3の工程においては、バリ
ヤ層12の研磨速度が配線部15(導体層13)の研磨
速度の5倍以上であることが好ましい。すなわち、銅
(配線部15)の研磨速度に対するタンタル(バリヤ層
12)の研磨速度の比が5以上の研磨剤を使用すること
が好ましい。
【0024】本実施形態によって得られる効果につい
て、以下に記載する。 ・ 本実施形態によれば、第2の工程において凹部14
以外の箇所のバリヤ層12の厚みが増大することによっ
て配線部15の過剰な研磨が抑制されるので、ディッシ
ングの発生を抑制することができる。
【0025】・ 本実施形態によれば、第2の工程にお
いて凹部14以外の箇所のバリヤ層12の厚みが増大す
ることによって高密度配線領域の過剰な研磨が抑制され
るので、エロージョンの発生を抑制することができる。
【0026】・ バリヤ層12の厚みの増大に起因する
ディッシング及びエロージョンの抑制効果を効果的に発
揮するためには、第2の工程でバリヤ層12が研磨され
るのを抑制することが肝要である。第2の工程における
導体層13の研磨速度が同工程におけるバリヤ層12の
研磨速度の500倍以上であれば、第2の工程でバリヤ
層12が研磨されるのを効果的に抑制することができ、
バリヤ層12の厚みの増大に起因するディッシング及び
エロージョンの抑制効果を効果的に発揮することができ
る。
【0027】・ 第3の工程におけるバリヤ層12の研
磨速度が同工程における配線部15(導体層13)の研
磨速度の5倍以上であれば、第3の工程で配線部15が
研磨されることによってディッシングが進行するのを抑
制することができる。
【0028】・ 電気抵抗の小さい銅によって配線部1
5を形成しているため、配線抵抗を小さくすることがで
きる。 ・ 配線部15(導体層13)と絶縁体層11の間にタ
ンタルからなるバリヤ層12が介在しているので、配線
部15(導体層13)を構成する銅が絶縁体層11に拡
散するのを防止することができる。
【0029】なお、前記実施形態を次のように変更して
構成することもできる。 ・ バリヤ層12を窒化タンタル又は窒化チタンで形成
するように変更してもよい。
【0030】・ 導体層13をアルミニウム若しくはア
ルミニウム合金、又はタングステン若しくはタングステ
ン合金で形成するように変更してもよい。ただし、その
場合には、第1金属層をチタン又は窒化チタンで形成す
るように併せて変更することが好ましい。なお、アルミ
ニウム合金の例としてはアルミニウム−銅合金、アルミ
ニウム−ケイ素−銅合金などが挙げられる。
【0031】
【実施例】次に、実施例及び比較例を挙げて本発明をさ
らに具体的に説明する。 <実施例1>凹部が形成された絶縁体層の上層にバリヤ
層(タンタル;層厚25nm)及び導体層(銅;層厚1
000nm)が順次積層されたテストウエハ(854パ
ターンウエハ;インターナショナル・セマテック社製)
を用意した。そして、このテストウエハに対して、バリ
ヤ層が露出するまで導体層を研磨する一段目の研磨加工
を行なった後、続いて絶縁体層が露出するまでバリヤ層
を研磨する二段目の研磨加工を行なった。なお、一段目
及び二段目の研磨加工の研磨条件はそれぞれ下記の
1)、2)の通りである。
【0032】1)一段目の研磨加工の研磨条件 研磨機:Mirra(アプライドマテリアルズ社製)、
研磨パッド:IC1000(ロデール社製)、ターンテ
ーブル回転速度:100rpm、研磨ヘッド回転速度:
100rpm、研磨圧力:2psi(≒13.8kP
a)、研磨剤供給速度:200ml/min なお、研磨剤としては、砥粒(コロイダルシリカ)、酸
化剤(過酸化水素)、キレート剤及び保護膜形成剤を含
有する研磨剤を使用した。この研磨剤は、銅の研磨速度
が500nm/min、タンタルの研磨速度が1nm/
minであって、タンタルの研磨速度に対する銅の研磨
速度の比は500である。
【0033】2)二段目の研磨加工の研磨条件 研磨機:Mirra(アプライドマテリアルズ社製)、
研磨パッド:IC1000(ロデール社製)、ターンテ
ーブル回転速度:100rpm、研磨ヘッド回転速度:
100rpm、研磨圧力:3psi(≒20.7kP
a)、研磨剤供給速度:200ml/min なお、研磨剤としては、砥粒(コロイダルシリカ)、加
工促進剤(酸)、保護膜形成剤及びpH調整剤を含有す
る研磨剤を使用した。この研磨剤は、銅の研磨速度が1
0nm/min、タンタルの研磨速度が100nm/m
inであって、銅の研磨速度に対するタンタルの研磨速
度の比は10である。
【0034】一段目の研磨加工終了後にウエハの断面を
観察し、凹部以外の箇所のバリヤ層の厚みを計測したと
ころ40nmであった。すなわち、一段目の研磨加工前
の厚み(25nm)に比べて厚みが増大していた。
【0035】一方、一段目の研磨加工終了後にウエハの
低密度配線領域(凹部が疎に形成された領域)でディッ
シング量D′(図1(b)参照)を触針式プロファイラ
を使って計測したところ80nmであった。また、高密
度配線領域(凹部が密に形成された領域)でディッシン
グ量D′(図2(b)参照)とエロージョン量E′(図
2(b)参照)の和を触針式プロファイラを使って計測
すると80nmであった。
【0036】これに対し、二段目の研磨加工終了後にウ
エハの低密度配線領域でディッシング量D(図1(c)
参照)を計測すると40nmであった。また、高密度配
線領域でディッシング量D(図2(c)参照)とエロー
ジョン量E(図2(c)参照)の和を計測すると40n
mであった。
【0037】<実施例2〜7及び比較例1>実施例1に
おいて一段目の研磨加工で使用される研磨剤のタンタル
の研磨速度に対する銅の研磨速度の比(選択比A)、及
び二段目の研磨加工で使用される研磨剤の銅の研磨速度
に対するタンタルの研磨速度の比(選択比B)をそれぞ
れ下記表1に示すように変更した。それ以外については
実施例1と同様にして、テストウエハに対して一段目の
研磨加工及び二段目の研磨加工を順次行なった。なお、
選択比A、Bの調整は、研磨剤に含まれる各成分の含有
量を増減させることによって実現した。
【0038】そして、各例において、一段目の研磨加工
終了後における凹部以外の箇所のバリヤ層の厚み、一段
目の研磨加工終了後の低密度配線領域におけるディッシ
ング量D′、同高密度配線領域におけるディッシング量
D′とエロージョン量E′の和、二段目の研磨加工終了
後の低密度配線領域におけるディッシング量D、同高密
度配線領域におけるディッシング量Dとエロージョン量
Eの和をそれぞれ計測した。その結果を、実施例1の結
果と併せて下記表1に示す。
【0039】
【表1】 表1に示すように、一段目の研磨加工終了後にバリヤ層
の厚みに増大が認められた実施例1〜7では、バリヤ層
の厚みが増大しなかった比較例1に比べて、D及びD+
Eの値とも減少する結果が得られた。以上の結果から、
一段目の研磨加工において凹部以外の箇所のバリヤ層の
厚みを増大させることによって、ディッシング及びエロ
ージョンの発生を抑制できることが示唆される。
【0040】なお表1に示すように、実施例1〜7の場
合はいずれも、D′からDを減じた値とD′+E′から
D+Eを減じた値がともに、一段目の研磨加工前のバリ
ヤ層の厚み(25nm)よりも大きいのに対し、比較例
1の場合は、それらの値がともに25nmよりも小さく
なっている。
【0041】次に、前記実施形態から把握できる技術的
思想について以下に記載する。・ 請求項1から請求項
5に記載の配線構造の形成方法によって形成される配線
構造を有する半導体装置。
【0042】・ 凹部が形成された絶縁体層の上層に第
1金属層を形成した後、少なくとも前記凹部が完全に埋
まるように前記第1金属層の上層に第2金属層を形成す
る第1の工程と、前記凹部以外の箇所の第1金属層が露
出するまで前記第2金属層を研磨する第2の工程と、前
記凹部以外の箇所の絶縁体層が露出するまで前記第1金
属層を研磨する第3の工程とを含む半導体装置の製造方
法において、前記第2の工程において、研磨剤に含まれ
る酸化剤によって前記凹部以外の箇所の第1金属層を酸
化させてその厚みを増大させるようにしたことを特徴と
する半導体装置の製造方法。
【0043】
【発明の効果】本発明は、以上のように構成されている
ため、次のような効果を奏する。請求項1及び請求項2
に記載の発明によれば、CMP法を用いて配線構造を形
成するにあたりディッシング及びエロージョンの発生を
抑制することができる。
【0044】請求項3に記載の発明によれば、請求項1
又は請求項2に記載の発明の効果に加え、凹部以外の箇
所の第1金属層の厚みの増大に起因するディッシング及
びエロージョンの抑制効果を効果的に発揮することがで
きる。
【0045】請求項4に記載の発明によれば、請求項1
から請求項3のいずれか一項に記載の発明の効果に加
え、第3の工程でディッシングが進行するのを抑制する
ことができる。
【0046】請求項5に記載の発明によれば、請求項1
から請求項4のいずれか一項に記載の発明の効果に加
え、配線抵抗を小さくすることができるとともに、絶縁
体層に銅が拡散するのを防止することができる。
【図面の簡単な説明】
【図1】 実施形態の配線構造の形成手順を模式的に示
すための低密度配線領域におけるウエハの積層方向断面
図。
【図2】 実施形態の配線構造の形成手順を模式的に示
すための高密度配線領域におけるウエハの積層方向断面
図。
【図3】 従来の配線構造の形成手順を模式的に示すた
めの低密度配線領域におけるウエハの積層方向断面図。
【図4】 従来の配線構造の形成手順を模式的に示すた
めの高密度配線領域におけるウエハの積層方向断面図。
【符号の説明】
11…絶縁体層、12…第1金属層としてのバリヤ層、
13…第2金属層としての導体層、14…凹部。
フロントページの続き (72)発明者 ポール レフェイヴィ アメリカ合衆国 12533 ニューヨーク州 ホープウェル ジェット アスペン ロ ード 16 Fターム(参考) 5F033 HH08 HH09 HH11 HH21 HH22 HH32 HH33 MM01 MM12 MM13 PP15 PP27 QQ48 RR03 RR04 SS04 SS11 WW00 XX01 XX10 XX28

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 凹部が形成された絶縁体層の上層に第1
    金属層を形成した後、少なくとも前記凹部が完全に埋ま
    るように前記第1金属層の上層に第2金属層を形成する
    第1の工程と、 前記凹部以外の箇所の第1金属層が露出するまで前記第
    2金属層を研磨する第2の工程と、 前記凹部以外の箇所の絶縁体層が露出するまで前記第1
    金属層を研磨する第3の工程とを含む配線構造の形成方
    法において、 前記第2の工程において、研磨剤に含まれる酸化剤によ
    って前記凹部以外の箇所の第1金属層を酸化させてその
    厚みを増大させるようにしたことを特徴とする配線構造
    の形成方法。
  2. 【請求項2】 凹部が形成された絶縁体層の上層に第1
    金属層を形成した後、少なくとも前記凹部が完全に埋ま
    るように前記第1金属層の上層に第2金属層を形成する
    第1の工程と、 前記凹部以外の箇所の第1金属層が露出するまで前記第
    2金属層を研磨する第2の工程と、 前記凹部以外の箇所の絶縁体層が露出するまで前記第1
    金属層を研磨する第3の工程とを含む配線構造の形成方
    法において、 前記第2の工程後のディッシング量から前記第3の工程
    後のディッシング量を減じた値が、前記第2の工程前に
    おける前記凹部以外の箇所の第1金属層の厚みよりも大
    きいことを特徴とする配線構造の形成方法。
  3. 【請求項3】 前記第2の工程における第2金属層の研
    磨速度が、同工程における第1金属層の研磨速度の50
    0倍以上であることを特徴とする請求項1又は請求項2
    に記載の配線構造の形成方法。
  4. 【請求項4】 前記第3の工程における第1金属層の研
    磨速度が、同工程における第2金属層の研磨速度の5倍
    以上であることを特徴とする請求項1から請求項3のい
    ずれか一項に記載の配線構造の形成方法。
  5. 【請求項5】 前記第1金属層がタンタル又は窒化タン
    タルであって、前記第2金属層が銅であることを特徴と
    する請求項1から請求項4のいずれか一項に記載の配線
    構造の形成方法。
JP2002010675A 2002-01-18 2002-01-18 配線構造の形成方法 Pending JP2003218111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002010675A JP2003218111A (ja) 2002-01-18 2002-01-18 配線構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002010675A JP2003218111A (ja) 2002-01-18 2002-01-18 配線構造の形成方法

Publications (1)

Publication Number Publication Date
JP2003218111A true JP2003218111A (ja) 2003-07-31

Family

ID=27648353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002010675A Pending JP2003218111A (ja) 2002-01-18 2002-01-18 配線構造の形成方法

Country Status (1)

Country Link
JP (1) JP2003218111A (ja)

Similar Documents

Publication Publication Date Title
JP5121348B2 (ja) 化学・機械的研磨(cmp)中における銅のディッシングを防止するための局部領域合金化
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
KR101335946B1 (ko) 텅스텐 연마용 cmp 슬러리 조성물
JP3904578B2 (ja) 半導体装置の製造方法
JP2010153723A (ja) 半導体装置及びその製造方法
JP3033574B1 (ja) 研磨方法
TW200400240A (en) CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same
US6716743B2 (en) Method of manufacturing a semiconductor device
JP2001044156A (ja) 半導体装置の製造方法及び化学研磨装置
JP2000012543A (ja) 半導体集積回路装置の製造方法
JP2003077921A (ja) 半導体装置の製造方法
JP2000021882A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
TW432515B (en) Manufacturing method of copper damascene
JP2002299343A (ja) 半導体装置の製造方法
JPH09167768A (ja) 半導体装置の製造方法
JP2003218111A (ja) 配線構造の形成方法
JP4720089B2 (ja) 半導体装置の配線の形成方法
JP2000012540A (ja) 溝配線の形成方法
JP2001345324A (ja) 半導体装置の製造方法
JPH11265890A (ja) 半導体装置及び製造方法
JP3939270B2 (ja) 配線構造の形成方法
JP2004149667A (ja) 研磨液及びそれを用いた金属の研磨方法
JP2008153571A (ja) 半導体装置の製造方法
JP2001257188A (ja) 半導体集積回路装置の製造方法
JP4605995B2 (ja) 配線構造の形成方法