JP4548759B2 - 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 - Google Patents
化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 Download PDFInfo
- Publication number
- JP4548759B2 JP4548759B2 JP2001112078A JP2001112078A JP4548759B2 JP 4548759 B2 JP4548759 B2 JP 4548759B2 JP 2001112078 A JP2001112078 A JP 2001112078A JP 2001112078 A JP2001112078 A JP 2001112078A JP 4548759 B2 JP4548759 B2 JP 4548759B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- substrate
- alloy
- barrier layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010949 copper Substances 0.000 title claims description 64
- 229910052802 copper Inorganic materials 0.000 title claims description 61
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims description 60
- 238000005498 polishing Methods 0.000 title claims description 33
- 239000000126 substance Substances 0.000 title claims description 15
- 238000005275 alloying Methods 0.000 title 1
- 230000004888 barrier function Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 35
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 29
- 229910045601 alloy Inorganic materials 0.000 claims description 29
- 239000000956 alloy Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 229910002482 Cu–Ni Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910020816 Sn Pb Inorganic materials 0.000 claims description 2
- 229910020922 Sn-Pb Inorganic materials 0.000 claims description 2
- 229910008783 Sn—Pb Inorganic materials 0.000 claims description 2
- 229910007610 Zn—Sn Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910017518 Cu Zn Inorganic materials 0.000 claims 1
- 229910017566 Cu-Mn Inorganic materials 0.000 claims 1
- 229910017752 Cu-Zn Inorganic materials 0.000 claims 1
- 229910017767 Cu—Al Inorganic materials 0.000 claims 1
- 229910017871 Cu—Mn Inorganic materials 0.000 claims 1
- 229910017943 Cu—Zn Inorganic materials 0.000 claims 1
- 229910018605 Ni—Zn Inorganic materials 0.000 claims 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 84
- 235000012431 wafers Nutrition 0.000 description 24
- 239000004020 conductor Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000002002 slurry Substances 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000006104 solid solution Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910002528 Cu-Pd Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
開示される本発明は、集積回路半導体製造物の分野に関する。具体的には、銅の化学・機械的研磨（ＣＭＰ）中に生じる銅のディッシング現象の防止のための手順を開示する。
【０００２】
【従来の技術】
金属膜が集積回路の製造における種々の目的のために使用されている。例えば、金属膜を用いて、半導体ウェハの表面の上に相互接続線（interconnective lines）、接触部分、および他の導電機構を形成してもよいことが知られている。
【０００３】
最近では、集積回路における金属被覆に銅および銅合金を使用することへの関心が高まっている。銅は、金属特性に関して特に魅力的ないくつかの特性を有している。特に、銅はアルミニウム合金よりも低い電気固有抵抗を有し、アルミニウム合金ほど電気移動の影響を受けない。
【０００４】
半導体製造は、通常、誘電酸化膜の離散層において、タングステンまたは銅による配線すなわち、メタライゼーションを施すことを含む。これらの膜層を形成するために用いられる酸化物は、典型的に、ホスホシリケートガラス（ＰＳＧ）、ボロホスホシリケートガラス（ＢＰＳＧ）、または二酸化珪素（ＳｉＯ２）を含む。酸化層は従来の平坦化技術を用いて平坦化される。その後、酸化層をエッチングするか、別のやり方では、酸化層に一連のトレンチおよび孔をパターニングするために処理する。次いで、薄バリア層を酸化層の上に堆積する。バリア層は通常、Ｔｉ／ＴｉＮスタックを形成するために互いの上に堆積するチタン（Ｔｉ）および窒化チタン（ＴｉＮ）の薄膜、または、Ｔａ／ＴａＮスタックを形成するためのタンタル（Ｔａ）および窒化タンタル（ＴａＮ）を含む。このようなバリア層を、通常、物理気相成長法、またはスパッター堆積法として知られる堆積法により堆積するが、あるいは、より均一な被覆を行うために化学気相成長法（ＣＤＶ）により堆積してもよい。したがって、バリア層は、トレンチおよび孔の表面、および酸化層の上側面を被覆する役割を果たし、金属化層と酸化層との間に良好な接着性をもたらすために使用される。次いで、導電材料（例えば、タングステン（Ｗ）、銅（Ｃu）からなる）層をバリア層上に堆積することにより金属化をもたらす。ここで、ＷまたはＣuはトレンチおよび孔を完全に満たしている。したがって、満たされたトレンチは線、ダマスク、または「大域配線層」を形成し、一方、満たされた孔は、「局部相互接続」としても知られるスタッドまたはビアを含む。次いで、酸化膜の表面からバリア層およびタングステン層または銅層を除去することにより、配線層の製造を達成する。これは、通常、平坦化技術を使用することにより達成される。
【０００５】
集積回路の製造中にウェハを平坦化する多数の知られている方法（例えば、ブロック抵抗および抵抗エッチングバック、ブロック抵抗およびガラス上スピンなど）がある。選択した方法は化学・機械的研磨（ＣＭＰ）である。ＣＭＰは、ウェハの完全な平坦化を与える。しかしながら、トレンチ平坦化のためにＣＭＰを用いることで直面する困難の１つは、典型的な十分にへこんだフィールド構造のトレンチにおいて生じ、銅（Ｃｕ）（弾性的かつ可塑的）の機械的研磨に関連する「ディッシング」の影響である。「ディッシング」は、広域のトレンチにおいて特に深刻であり、研磨中の「ディッシング」の影響により広域のトレンチにおいて誘電材料が薄くなり、その結果、誘電体の浸食が起こる。
【０００６】
半導体／集積回路を形成する１つの方法は、ダマスク工程として知られている工程を含む。ダマスク工程は、化学・機械的研磨により直接的に規定される導電性相互接続および他の機能を提供する。従来のダマスク工程は、例えば酸化物などの誘電体をウェハ基板に形成することにより着手する。フォトレジスト層を形成するために、誘電体を例えばリソグラフィを用いてパターニングする。誘電体により２つの側の上に、かつ基板またはバリア層により下側に画定された誘電体にトラフが形成される。通常、バリア層はまた、トラフの２つの側壁上に形成される。導電材料（例えば銅またはタングステン）の正角ブラケット層がウェハ基板上に堆積される。最後に、ウェハの表面を研磨し、それにより、導電材料を平面誘電体面に残しながら、過剰に堆積された導電材料を除去する。
【０００７】
典型的な単一のまたは二重のダマスク構造において、基板にわたるパターン密度変化により、銅のディッシングは、ＣＭＰ中の研磨速度が異なることから生じる。これにより、銅が完全に除去されたチップ上のある領域では、下にあるバリア層が研磨スラリーに対して露出するが、その一方、他の領域では依然として基板表面上に銅が残っているままである。銅およびバリア層の双方を完全に研磨仕上げる試みにおいて、トレンチ領域上に晒された銅が過度の研磨を受ける。この過度の研磨により銅のディッシングが引き起こされる。
【０００８】
バリア層を完全に除去する試みにおいて、ＣＭＰ中における過度の研磨により誘電体膜（バリア層の下）の過度の損失がある場合に、「浸食」に関連した問題が生じる。ディッシングおよび浸食の双方は、今日、ＣＭＰが直面している深刻な問題である。ディッシングの影響を低減し抑制する試みにおいて、研磨方法、器具、材料を改変させるよう一層の努力が向けられている。
【０００９】
上記の方法を、図２（ａ）ないし図２（ｃ）においてより明確に記載する。トレンチ領域２２を例えば、光食刻、異方性エッチング、またはその他のエッチングおよび食刻技術などの従来の方法により基板に画定する。例えばチタン、窒化チタン、タングステン、窒化タングステン、またはその複合物（complex）などの耐火金属（あるいは耐火金属合成物）のバリア層２４を、通常、基板の表面上に形成して、そこに堆積された層２６に示されるように、導電銅材料に接着層を提供する。任意選択的に、導電体材料（例えば銅）のシード層（図示せず）をバリア層上に堆積して導電体材料の接着を拡張する。
【００１０】
最終的な仕上げの製造物を製造するために、基板の頂部面上に堆積されたバリア層に加えて、トレンチまたはビア上に延在する過度の銅は、トレンチが導電体材料で満たされている状態のままである間に、ウェハ基板上に平坦面を残して除去する必要がある。平坦化技術（例えば化学・機械的研磨（ＣＭＰ））方法が過度の銅およびバリア層を除去するために用いられる。
【００１１】
化学・機械的研磨は、ある工程中にある半導体ウェハの表面に沿って、不連続面を「平坦化」または除去するために、研磨パッドとともに化学的スラリーを用いる半導体平坦化技術である。化学・機械的研磨において、研磨材のあるウェハに対しての研磨パッドの機械的な動きは、ウェハの表面の晒された部分を選択的に除去するために化学的方法と組み合わされる機械応力をもたらす。スラリーは、多数の役割を果たす。すなわち、スラリーはそこにおいて研磨材粒子が拡散される媒体であり、化学的方法を促進する化学薬品を供給する。化学・機械的研磨における最適な結果を得るためには、通常、化学的方法と機械的方法との間に相乗関係が存在する。
【００１２】
従来の技術において、図２（ｂ）に示されるように、化学・機械的研磨方法を用いて、基板２０の頂部面上にバリア層２４および一部分の銅層２６を残したまま銅層２６の上側部分の除去を達成する。基板２０の平坦面を形成する試みにおいて、トレンチ２２の頂部端上に残っているバリア層および一部分の銅をＣＭＰにより研磨する。図２（ｃ）に示されるように、トレンチに残っている銅のディッシング（２７に示される）（２７表記なし）が生じ、その結果非平坦面がもたらされるのは、この研磨の段階中においてである。これは、銅と比べて比較的硬質であるバリア層の間の硬さの違いによるためであり、バリア層に銅よりも低い速度で研磨を行わせる。ＣＭＰ研磨パッドにより研磨される表面が押し下げられるため、銅はバリア層に比べてより速く研磨され、それにより、バリア層が除去される際に不均一な面を形成する。
【００１３】
【発明が解決しようとする課題】
上記のようなディッシングの従来の問題に取り組むために、図３（ａ）ないし図３（ｆ）に示されるように、本発明による方法を用いることによりディッシング現象を低減、あるいは除去する。
【００１４】
【課題を解決するための手段】
本発明は、集積回路／半導体の製造において平坦面を提供するために、化学・機械的研磨（ＣＭＰ）中における銅のディッシングの問題を解決することに関する。
【００１５】
本発明によれば、銅合金の局部領域堆積によって化学・機械的研磨（ＣＭＰ）中における銅のディッシングが著しく低減し、場合によっては除去される。銅合金を、銅と、銅とともに一連の均一の固溶体を形成する金属とから形成する。一連の均一の固溶体をともに形成する金属を用いて銅合金を形成することにより、導電材料で満たされた凹領域上にある空乏金属領域層の表面上のかかる合金からなる局部領域堆積層により、導電材料に対してＣＭＰ処理を行っている間に用いられるスラリー研磨の選択性を低めることが可能となる。一連の均一の固溶体をともに形成する金属による銅合金は、銅の酸化特性、機械的特性、電気的特性、剛性パラメータ、および硬質パラメータを変化させると考えられる。これらの特性における変化により、合金層を非合金銅層よりもバリア層に対して一層等しい速度で研磨することが可能となる。このようにして、バリア層と銅合金との研磨速度が１：１に近づくため、半導体または集積回路（あるいは同様の装置）の凹領域（トレンチ）におけるＣＭＰ処理による銅のディッシングが回避される。
【００１６】
本発明のさらなる利点および目的は、本明細書に包含される図面とともに以下の詳細な説明を読むことで理解されよう。
【００１７】
次に本発明の実施形態を添付の図面を参照により説明する。
【００１８】
例示的用途の図面は、一定の基準で縮尺されておらず単に概略図として表されたものであり、本出願の全体を読むことで当業者が判断することのできる本発明の特定のパラメータまたは構造を詳細に描くことを意図していないことを強調しておく。
【００１９】
【発明の実施の形態】
本発明による、集積回路／半導体のウェハ上に平坦面を形成する方法において、図１に示されるように、層化ウェハ（層状ウェハ）に化学・機械的研磨（ＣＭＰ）処理を施して平坦面を形成する。図１に示されるように、基板ウェハ１０は、バリア層１４により被覆されており、かつ導電材料（すなわち銅）１６で満たされている凹部分（すなわちトレンチ）１２を備え、その上に局部的に堆積された銅合金層１８を有する。任意選択的に、銅層２０をさらに銅合金層上に堆積して、合金の局部堆積（もしあれば）に晒されていないウェハの残存領域を覆う。
【００２０】
本発明による方法において、図３（ａ）ないし図３（ｆ）に示すように、基板ウェハ３０を提供する。凹部分３２を従来の方法（例えば光食刻、異方性エッチング、または他の従来の手段など）により基板に形成する。例えばチタン、窒化チタン、タンタル、または窒化タンタルなどの耐火金属またはその合成物からなるバリア層３６を基板３０の表面３４上に形成する。典型的に５０Ａ〜５００Ａの厚さであり、より典型的には１００Ａ〜２５０Ａの厚さであるバリア層３６はまた、バリア層３６に被覆されるトレンチ領域３２内に堆積する導電銅材料（図３（ｂ）において３８で示す）に接着層をもたらす。図３（ｂ）に示すように、銅層３８を、その下にあるウェハの頂部面に近づく高さにまでトレンチを満たすように堆積する。任意選択的に、半導体材料の薄シード層（図示せず）をバリア層３６上に形成して、導電材料の接着を拡張することができる。
【００２１】
この点において、本発明の方法は、図３（ｃ）に示す構造の頂部面上に銅合金層４０を堆積することにより銅合金層４０を形成する新たな（novel）ステップを含む。電気めっき、気相成長法（物理または化学）、またはその他の従来の堆積技術により銅合金層を堆積することができる。銅合金は式Ｃｕ−Ｍからなり、Ｍは典型的に、銅とともに一連の均一な固溶体を形成する金属である。金属Ｍは、例えばＮｉ、Ｚｎ、Ｓｉ、Ａｕ、Ａｇ、Ａｌ、Ｃｒ、Ｍｎ、Ｐｄ、Ｐｂ、Ｓｎ、またはそれらの合成物の金属から選択される。金属Ｍは、合金の約７０重量％までの量で存在してもよく、典型的には、合金の約１０重量％〜約４０重量％の量、より典型的には、合金の約３０重量％の量で存在してもよい。合金中の金属Ｍの量は、合金の硬さがバリア層の硬さに近づくか、あるいは一致するように調製される。合金の典型的な厚さは約２００Ａ〜約１，０００Ａの間であり、より典型的には約５００Ａ〜約８００Ａの間である。合金の厚さは、ＣＭＰによる研磨の際、下にある誘電体層が晒されると、研磨を停止することができるように設計される。
【００２２】
任意選択的に、最終の層化するステップにおいて、次に銅層４４を図３（ｄ）に示すように銅合金層４０の頂部に堆積する。この任意選択的なステップは、凹部分上の合金の局部堆積が合金層４０の高さよりも下にウェハの他の部分を残す場合に存在する。
【００２３】
従来の技術の方法におけるように、図３（ｅ）（銅層４４が除去されている）に示すようにＣＭＰ処理を用いて銅層４４の除去を行う。次に、銅合金層４０およびバリア層３６を研磨することにより、図３（ｆ）に示すように基板３０上に平坦面３４を形成する。本発明にしたがって、Ｃｕ−Ｍ合金層４０およびバリア層３６の研磨を、双方の層がほぼ同じの速度で（または、理想的にできるだけ同じ速度に近い速度で）研磨されるよう調整する。ＣＭＰにおいて使用されるスラリーは、ＣＭＰ処理において従来用いられているものである。例として、Ｋｌｅｂｏｓａｌ １５０１、Ｃａｂｏｔ ５５１２などが挙げられるが、これらに限定されない。残留合金要素（元素）が、銅導電材料３８の基板４６上に残存しうる。銅中にすばやく拡散する合金元素（例えば金）は、銅導電材料３８の表面４６上の面にフィンガープリントを残しやすい。
【００２４】
表１における以下の記載は本発明による多数のＣｕ−Ｍ合金である。
【表１】
【００２５】
他の金属合金Ｃｕ−Ａｕ、Ｃｕ−Ｚｎ−Ｐｂ、Ｃｕ−Ｚｎ−Ｓｎ、Ｃｕ−Ｓｎ−Ｐｂ、および銅とともに一連の均一な固溶体を形成する他の銅／金属合金（すなわち、Ｐｄが７０重量％の量で存在するＣｕ−Ｐｄ合金）も含まれるが、これらに限定されない。合金中の金属の量を、バリア層との研磨の速度が１：１であるように調整することができる。
【００２６】
好適な実施形態において、約３０重量％のＮｉを有するＣｕ−Ｎｉ合金層を電気めっき方法により、バリア層（例えば、ＴｉまたはＴａを含むバリア層）の頂部に形成する。このＣｕ−Ｎｉ合金層は、バリア層と１：１の速度でＣＭＰにより研磨された場合に、本明細書中に上記したようにトレンチにおける銅のディッシングを低減する。
【００２７】
本発明の特定の実施形態を詳細に説明してきたが、特許請求の範囲に規定された本発明の範囲から逸脱することなく、多数の改変、変更および修正を行ってもよいことを理解されたい。
【図面の簡単な説明】
【図１】 ＣＭＰ前の本発明によるウェハの断面を示す図である。
【図２】 ａはＣＭＰ前の従来の技術のウェハを示し、ｂおよびｃは結果としてディッシングをもたらすＣＭＰ中およびＣＭＰ後における、従来の技術のウェハを示す図である。
【図３】 ａないしｆは本発明による方法を用いた、ウェハ上の平坦面の形成を示す図である。
【符号の説明】
１０ 基板ウエハ
１２ 凹部分（トレンチ）
１４ バリア層
１６ 導電材料
１８ 銅合金層
２０ 銅層
３０ 基板ウエハ
３２ 凹部分
３４ 表面
３６ バリア層
３８ 銅層
４０ 合金層
４４ 銅層
４６ 基板
【発明の属する技術分野】
開示される本発明は、集積回路半導体製造物の分野に関する。具体的には、銅の化学・機械的研磨（ＣＭＰ）中に生じる銅のディッシング現象の防止のための手順を開示する。
【０００２】
【従来の技術】
金属膜が集積回路の製造における種々の目的のために使用されている。例えば、金属膜を用いて、半導体ウェハの表面の上に相互接続線（interconnective lines）、接触部分、および他の導電機構を形成してもよいことが知られている。
【０００３】
最近では、集積回路における金属被覆に銅および銅合金を使用することへの関心が高まっている。銅は、金属特性に関して特に魅力的ないくつかの特性を有している。特に、銅はアルミニウム合金よりも低い電気固有抵抗を有し、アルミニウム合金ほど電気移動の影響を受けない。
【０００４】
半導体製造は、通常、誘電酸化膜の離散層において、タングステンまたは銅による配線すなわち、メタライゼーションを施すことを含む。これらの膜層を形成するために用いられる酸化物は、典型的に、ホスホシリケートガラス（ＰＳＧ）、ボロホスホシリケートガラス（ＢＰＳＧ）、または二酸化珪素（ＳｉＯ２）を含む。酸化層は従来の平坦化技術を用いて平坦化される。その後、酸化層をエッチングするか、別のやり方では、酸化層に一連のトレンチおよび孔をパターニングするために処理する。次いで、薄バリア層を酸化層の上に堆積する。バリア層は通常、Ｔｉ／ＴｉＮスタックを形成するために互いの上に堆積するチタン（Ｔｉ）および窒化チタン（ＴｉＮ）の薄膜、または、Ｔａ／ＴａＮスタックを形成するためのタンタル（Ｔａ）および窒化タンタル（ＴａＮ）を含む。このようなバリア層を、通常、物理気相成長法、またはスパッター堆積法として知られる堆積法により堆積するが、あるいは、より均一な被覆を行うために化学気相成長法（ＣＤＶ）により堆積してもよい。したがって、バリア層は、トレンチおよび孔の表面、および酸化層の上側面を被覆する役割を果たし、金属化層と酸化層との間に良好な接着性をもたらすために使用される。次いで、導電材料（例えば、タングステン（Ｗ）、銅（Ｃu）からなる）層をバリア層上に堆積することにより金属化をもたらす。ここで、ＷまたはＣuはトレンチおよび孔を完全に満たしている。したがって、満たされたトレンチは線、ダマスク、または「大域配線層」を形成し、一方、満たされた孔は、「局部相互接続」としても知られるスタッドまたはビアを含む。次いで、酸化膜の表面からバリア層およびタングステン層または銅層を除去することにより、配線層の製造を達成する。これは、通常、平坦化技術を使用することにより達成される。
【０００５】
集積回路の製造中にウェハを平坦化する多数の知られている方法（例えば、ブロック抵抗および抵抗エッチングバック、ブロック抵抗およびガラス上スピンなど）がある。選択した方法は化学・機械的研磨（ＣＭＰ）である。ＣＭＰは、ウェハの完全な平坦化を与える。しかしながら、トレンチ平坦化のためにＣＭＰを用いることで直面する困難の１つは、典型的な十分にへこんだフィールド構造のトレンチにおいて生じ、銅（Ｃｕ）（弾性的かつ可塑的）の機械的研磨に関連する「ディッシング」の影響である。「ディッシング」は、広域のトレンチにおいて特に深刻であり、研磨中の「ディッシング」の影響により広域のトレンチにおいて誘電材料が薄くなり、その結果、誘電体の浸食が起こる。
【０００６】
半導体／集積回路を形成する１つの方法は、ダマスク工程として知られている工程を含む。ダマスク工程は、化学・機械的研磨により直接的に規定される導電性相互接続および他の機能を提供する。従来のダマスク工程は、例えば酸化物などの誘電体をウェハ基板に形成することにより着手する。フォトレジスト層を形成するために、誘電体を例えばリソグラフィを用いてパターニングする。誘電体により２つの側の上に、かつ基板またはバリア層により下側に画定された誘電体にトラフが形成される。通常、バリア層はまた、トラフの２つの側壁上に形成される。導電材料（例えば銅またはタングステン）の正角ブラケット層がウェハ基板上に堆積される。最後に、ウェハの表面を研磨し、それにより、導電材料を平面誘電体面に残しながら、過剰に堆積された導電材料を除去する。
【０００７】
典型的な単一のまたは二重のダマスク構造において、基板にわたるパターン密度変化により、銅のディッシングは、ＣＭＰ中の研磨速度が異なることから生じる。これにより、銅が完全に除去されたチップ上のある領域では、下にあるバリア層が研磨スラリーに対して露出するが、その一方、他の領域では依然として基板表面上に銅が残っているままである。銅およびバリア層の双方を完全に研磨仕上げる試みにおいて、トレンチ領域上に晒された銅が過度の研磨を受ける。この過度の研磨により銅のディッシングが引き起こされる。
【０００８】
バリア層を完全に除去する試みにおいて、ＣＭＰ中における過度の研磨により誘電体膜（バリア層の下）の過度の損失がある場合に、「浸食」に関連した問題が生じる。ディッシングおよび浸食の双方は、今日、ＣＭＰが直面している深刻な問題である。ディッシングの影響を低減し抑制する試みにおいて、研磨方法、器具、材料を改変させるよう一層の努力が向けられている。
【０００９】
上記の方法を、図２（ａ）ないし図２（ｃ）においてより明確に記載する。トレンチ領域２２を例えば、光食刻、異方性エッチング、またはその他のエッチングおよび食刻技術などの従来の方法により基板に画定する。例えばチタン、窒化チタン、タングステン、窒化タングステン、またはその複合物（complex）などの耐火金属（あるいは耐火金属合成物）のバリア層２４を、通常、基板の表面上に形成して、そこに堆積された層２６に示されるように、導電銅材料に接着層を提供する。任意選択的に、導電体材料（例えば銅）のシード層（図示せず）をバリア層上に堆積して導電体材料の接着を拡張する。
【００１０】
最終的な仕上げの製造物を製造するために、基板の頂部面上に堆積されたバリア層に加えて、トレンチまたはビア上に延在する過度の銅は、トレンチが導電体材料で満たされている状態のままである間に、ウェハ基板上に平坦面を残して除去する必要がある。平坦化技術（例えば化学・機械的研磨（ＣＭＰ））方法が過度の銅およびバリア層を除去するために用いられる。
【００１１】
化学・機械的研磨は、ある工程中にある半導体ウェハの表面に沿って、不連続面を「平坦化」または除去するために、研磨パッドとともに化学的スラリーを用いる半導体平坦化技術である。化学・機械的研磨において、研磨材のあるウェハに対しての研磨パッドの機械的な動きは、ウェハの表面の晒された部分を選択的に除去するために化学的方法と組み合わされる機械応力をもたらす。スラリーは、多数の役割を果たす。すなわち、スラリーはそこにおいて研磨材粒子が拡散される媒体であり、化学的方法を促進する化学薬品を供給する。化学・機械的研磨における最適な結果を得るためには、通常、化学的方法と機械的方法との間に相乗関係が存在する。
【００１２】
従来の技術において、図２（ｂ）に示されるように、化学・機械的研磨方法を用いて、基板２０の頂部面上にバリア層２４および一部分の銅層２６を残したまま銅層２６の上側部分の除去を達成する。基板２０の平坦面を形成する試みにおいて、トレンチ２２の頂部端上に残っているバリア層および一部分の銅をＣＭＰにより研磨する。図２（ｃ）に示されるように、トレンチに残っている銅のディッシング（２７に示される）（２７表記なし）が生じ、その結果非平坦面がもたらされるのは、この研磨の段階中においてである。これは、銅と比べて比較的硬質であるバリア層の間の硬さの違いによるためであり、バリア層に銅よりも低い速度で研磨を行わせる。ＣＭＰ研磨パッドにより研磨される表面が押し下げられるため、銅はバリア層に比べてより速く研磨され、それにより、バリア層が除去される際に不均一な面を形成する。
【００１３】
【発明が解決しようとする課題】
上記のようなディッシングの従来の問題に取り組むために、図３（ａ）ないし図３（ｆ）に示されるように、本発明による方法を用いることによりディッシング現象を低減、あるいは除去する。
【００１４】
【課題を解決するための手段】
本発明は、集積回路／半導体の製造において平坦面を提供するために、化学・機械的研磨（ＣＭＰ）中における銅のディッシングの問題を解決することに関する。
【００１５】
本発明によれば、銅合金の局部領域堆積によって化学・機械的研磨（ＣＭＰ）中における銅のディッシングが著しく低減し、場合によっては除去される。銅合金を、銅と、銅とともに一連の均一の固溶体を形成する金属とから形成する。一連の均一の固溶体をともに形成する金属を用いて銅合金を形成することにより、導電材料で満たされた凹領域上にある空乏金属領域層の表面上のかかる合金からなる局部領域堆積層により、導電材料に対してＣＭＰ処理を行っている間に用いられるスラリー研磨の選択性を低めることが可能となる。一連の均一の固溶体をともに形成する金属による銅合金は、銅の酸化特性、機械的特性、電気的特性、剛性パラメータ、および硬質パラメータを変化させると考えられる。これらの特性における変化により、合金層を非合金銅層よりもバリア層に対して一層等しい速度で研磨することが可能となる。このようにして、バリア層と銅合金との研磨速度が１：１に近づくため、半導体または集積回路（あるいは同様の装置）の凹領域（トレンチ）におけるＣＭＰ処理による銅のディッシングが回避される。
【００１６】
本発明のさらなる利点および目的は、本明細書に包含される図面とともに以下の詳細な説明を読むことで理解されよう。
【００１７】
次に本発明の実施形態を添付の図面を参照により説明する。
【００１８】
例示的用途の図面は、一定の基準で縮尺されておらず単に概略図として表されたものであり、本出願の全体を読むことで当業者が判断することのできる本発明の特定のパラメータまたは構造を詳細に描くことを意図していないことを強調しておく。
【００１９】
【発明の実施の形態】
本発明による、集積回路／半導体のウェハ上に平坦面を形成する方法において、図１に示されるように、層化ウェハ（層状ウェハ）に化学・機械的研磨（ＣＭＰ）処理を施して平坦面を形成する。図１に示されるように、基板ウェハ１０は、バリア層１４により被覆されており、かつ導電材料（すなわち銅）１６で満たされている凹部分（すなわちトレンチ）１２を備え、その上に局部的に堆積された銅合金層１８を有する。任意選択的に、銅層２０をさらに銅合金層上に堆積して、合金の局部堆積（もしあれば）に晒されていないウェハの残存領域を覆う。
【００２０】
本発明による方法において、図３（ａ）ないし図３（ｆ）に示すように、基板ウェハ３０を提供する。凹部分３２を従来の方法（例えば光食刻、異方性エッチング、または他の従来の手段など）により基板に形成する。例えばチタン、窒化チタン、タンタル、または窒化タンタルなどの耐火金属またはその合成物からなるバリア層３６を基板３０の表面３４上に形成する。典型的に５０Ａ〜５００Ａの厚さであり、より典型的には１００Ａ〜２５０Ａの厚さであるバリア層３６はまた、バリア層３６に被覆されるトレンチ領域３２内に堆積する導電銅材料（図３（ｂ）において３８で示す）に接着層をもたらす。図３（ｂ）に示すように、銅層３８を、その下にあるウェハの頂部面に近づく高さにまでトレンチを満たすように堆積する。任意選択的に、半導体材料の薄シード層（図示せず）をバリア層３６上に形成して、導電材料の接着を拡張することができる。
【００２１】
この点において、本発明の方法は、図３（ｃ）に示す構造の頂部面上に銅合金層４０を堆積することにより銅合金層４０を形成する新たな（novel）ステップを含む。電気めっき、気相成長法（物理または化学）、またはその他の従来の堆積技術により銅合金層を堆積することができる。銅合金は式Ｃｕ−Ｍからなり、Ｍは典型的に、銅とともに一連の均一な固溶体を形成する金属である。金属Ｍは、例えばＮｉ、Ｚｎ、Ｓｉ、Ａｕ、Ａｇ、Ａｌ、Ｃｒ、Ｍｎ、Ｐｄ、Ｐｂ、Ｓｎ、またはそれらの合成物の金属から選択される。金属Ｍは、合金の約７０重量％までの量で存在してもよく、典型的には、合金の約１０重量％〜約４０重量％の量、より典型的には、合金の約３０重量％の量で存在してもよい。合金中の金属Ｍの量は、合金の硬さがバリア層の硬さに近づくか、あるいは一致するように調製される。合金の典型的な厚さは約２００Ａ〜約１，０００Ａの間であり、より典型的には約５００Ａ〜約８００Ａの間である。合金の厚さは、ＣＭＰによる研磨の際、下にある誘電体層が晒されると、研磨を停止することができるように設計される。
【００２２】
任意選択的に、最終の層化するステップにおいて、次に銅層４４を図３（ｄ）に示すように銅合金層４０の頂部に堆積する。この任意選択的なステップは、凹部分上の合金の局部堆積が合金層４０の高さよりも下にウェハの他の部分を残す場合に存在する。
【００２３】
従来の技術の方法におけるように、図３（ｅ）（銅層４４が除去されている）に示すようにＣＭＰ処理を用いて銅層４４の除去を行う。次に、銅合金層４０およびバリア層３６を研磨することにより、図３（ｆ）に示すように基板３０上に平坦面３４を形成する。本発明にしたがって、Ｃｕ−Ｍ合金層４０およびバリア層３６の研磨を、双方の層がほぼ同じの速度で（または、理想的にできるだけ同じ速度に近い速度で）研磨されるよう調整する。ＣＭＰにおいて使用されるスラリーは、ＣＭＰ処理において従来用いられているものである。例として、Ｋｌｅｂｏｓａｌ １５０１、Ｃａｂｏｔ ５５１２などが挙げられるが、これらに限定されない。残留合金要素（元素）が、銅導電材料３８の基板４６上に残存しうる。銅中にすばやく拡散する合金元素（例えば金）は、銅導電材料３８の表面４６上の面にフィンガープリントを残しやすい。
【００２４】
表１における以下の記載は本発明による多数のＣｕ−Ｍ合金である。
【表１】
他の金属合金Ｃｕ−Ａｕ、Ｃｕ−Ｚｎ−Ｐｂ、Ｃｕ−Ｚｎ−Ｓｎ、Ｃｕ−Ｓｎ−Ｐｂ、および銅とともに一連の均一な固溶体を形成する他の銅／金属合金（すなわち、Ｐｄが７０重量％の量で存在するＣｕ−Ｐｄ合金）も含まれるが、これらに限定されない。合金中の金属の量を、バリア層との研磨の速度が１：１であるように調整することができる。
【００２６】
好適な実施形態において、約３０重量％のＮｉを有するＣｕ−Ｎｉ合金層を電気めっき方法により、バリア層（例えば、ＴｉまたはＴａを含むバリア層）の頂部に形成する。このＣｕ−Ｎｉ合金層は、バリア層と１：１の速度でＣＭＰにより研磨された場合に、本明細書中に上記したようにトレンチにおける銅のディッシングを低減する。
【００２７】
本発明の特定の実施形態を詳細に説明してきたが、特許請求の範囲に規定された本発明の範囲から逸脱することなく、多数の改変、変更および修正を行ってもよいことを理解されたい。
【図面の簡単な説明】
【図１】 ＣＭＰ前の本発明によるウェハの断面を示す図である。
【図２】 ａはＣＭＰ前の従来の技術のウェハを示し、ｂおよびｃは結果としてディッシングをもたらすＣＭＰ中およびＣＭＰ後における、従来の技術のウェハを示す図である。
【図３】 ａないしｆは本発明による方法を用いた、ウェハ上の平坦面の形成を示す図である。
【符号の説明】
１０ 基板ウエハ
１２ 凹部分（トレンチ）
１４ バリア層
１６ 導電材料
１８ 銅合金層
２０ 銅層
３０ 基板ウエハ
３２ 凹部分
３４ 表面
３６ バリア層
３８ 銅層
４０ 合金層
４４ 銅層
４６ 基板
Claims (7)
- 集積回路を製造する方法であって、
表面を有する基板を供給するステップであって、該基板は該表面に画定された凹部分を有する、該ステップと、
前記基板表面及び前記凹部分の底面及び側壁表面上にバリア層を形成するステップと、
前記基板に画定された前記凹部分に銅を堆積するステップと、
前記銅の表面上に銅合金層を供給するステップであって、前記銅合金が、式Ｃｕ−Ｍからなり、ＭがＮｉ、Ｚｎ、Ｓｉ、Ａｕ、Ａｇ、Ａｌ、Ｍｎ、Ｐｄ、Ｐｂ、Ｓｎ又はそれらの合成物であり、Ｍは前記銅合金の７０重量％までの量で存在してもよく、典型的には前記銅合金の１０乃至４０重量％の量、より典型的には前記銅合金の３０重量％の量で存在する、該ステップと、
結果としてもたらされる構造を化学的機械的研磨により平坦化するステップとからなり、
前記銅合金の量は前記銅合金と前記バリア層との研磨速度が１：１の割合になるように調節され、これにより前記基板の前記凹部分に堆積された銅のディッシングを防止する
方法。 - 前記バリア層は、前記銅を堆積するステップの前に前記表面の前記凹部分の上に形成され、さらに前記銅を堆積するステップにおいて、前記銅は、前記基板の前記表面の高さにまで堆積される請求項１に記載の方法。
- 前記バリア層は、耐火金属のみ、あるいは窒素と結合された耐火金属の少なくとも１つの耐火金属から形成される請求項２に記載の方法。
- 前記金属ＭはＮｉである請求項１に記載の方法。
- 前記合金は、Ｃｕ−Ｎｉ、Ｃｕ−Ｚｎ、Ｃｕ−Ｚｎ−Ｐｂ、Ｃｕ−Ｚｎ−Ｓｎ、Ｃｕ−Ｓｎ−Ｐｂ、Ｃｕ−Ｎｉ−Ｚｎ、Ｃｕ−Ａｌ、Ｃｕ−Ａｕ、Ｃｕ−Ｍｎ、およびＣｕ−Ｐｄからなる群から選択される請求項１に記載の方法。
- 表面を有する基板と、前記基板は前記表面に画定された凹部分を有し、
前記基板表面及び前記凹部分の底面及び側壁表面上に配置されたバリア層と、
前記バリア層上及び前記基板に画定された凹部分内に位置付けられる銅プラグと、
前記銅プラグの上面上に位置付けられる銅合金層とを含む半導体装置であって、
前記銅合金層の一部は前記基板表面により生ずる平面下に位置し、
前記銅合金は、式Ｃｕ−Ｍからなり、ＭはＮｉ，Ｚｎ，Ｓｉ，Ａｕ，Ａｇ，Ａｌ，Ｍｎ，Ｐｄ，Ｐｂ，Ｓｎ及びそれらの合成物からなる群より選択され、Ｍは前記合金の７０重量％までの量で存在してもよく、典型的には前記合金の１０乃至４０重量％の量、より典型的には前記合金の３０重量％の量で存在する半導体装置。 - 表面を有する基板と、前記基板は前記表面に画定された凹部分を有し、
前記基板表面及び前記凹部分の底面及び側壁表面上に配置されたバリア層と、前記バリア層はチタン又はタンタルを含み、
前記バリア層上及び前記基板に画定された凹部分内に位置付けられる銅プラグと、
前記銅プラグの上面上に位置付けられる銅合金層とを含む半導体装置であって、
前記銅合金層の一部は前記基板表面により生ずる平面下に位置し、
前記銅合金は、式Ｃｕ−Ｍからなり、ＭはＮｉ，Ｚｎ，Ａｌ，Ｓｎ，Ｐｂ，Ｍｎ，Ａｕ及びそれらの合成物から選択され、Ｍは前記合金の７０重量％までの量で存在してもよく、典型的には前記合金の１０乃至４０重量％の量、より典型的には前記合金の３０重量％の量で存在する半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/547,132 US6461225B1 (en) | 2000-04-11 | 2000-04-11 | Local area alloying for preventing dishing of copper during chemical-mechanical polishing (CMP) |
| US09/547132 | 2000-04-11 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007206087A Division JP5121348B2 (ja) | 2000-04-11 | 2007-08-08 | 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009076A JP2002009076A (ja) | 2002-01-11 |
| JP4548759B2 true JP4548759B2 (ja) | 2010-09-22 |
Family
ID=24183460
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001112078A Expired - Fee Related JP4548759B2 (ja) | 2000-04-11 | 2001-04-11 | 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 |
| JP2007206087A Expired - Lifetime JP5121348B2 (ja) | 2000-04-11 | 2007-08-08 | 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007206087A Expired - Lifetime JP5121348B2 (ja) | 2000-04-11 | 2007-08-08 | 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6461225B1 (ja) |
| JP (2) | JP4548759B2 (ja) |
| KR (1) | KR100707705B1 (ja) |
| GB (1) | GB2368189B (ja) |
| TW (1) | TW508687B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6602117B1 (en) * | 2000-08-30 | 2003-08-05 | Micron Technology, Inc. | Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods |
| US7172497B2 (en) * | 2001-01-05 | 2007-02-06 | Asm Nutool, Inc. | Fabrication of semiconductor interconnect structures |
| US7081398B2 (en) | 2001-10-12 | 2006-07-25 | Micron Technology, Inc. | Methods of forming a conductive line |
| KR100443795B1 (ko) * | 2002-01-17 | 2004-08-09 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
| US6930391B2 (en) * | 2002-08-27 | 2005-08-16 | Intel Corporation | Method for alloy-electroplating group IB metals with refractory metals for interconnections |
| CA2519942A1 (en) | 2003-03-25 | 2004-10-14 | Neopad Technologies Corporation | Chip customized polish pads for chemical mechanical planarization (cmp) |
| US7183199B2 (en) * | 2003-12-01 | 2007-02-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of reducing the pattern effect in the CMP process |
| US7199045B2 (en) * | 2004-05-26 | 2007-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-filled openings for submicron devices and methods of manufacture thereof |
| US7118966B2 (en) * | 2004-08-23 | 2006-10-10 | Micron Technology, Inc. | Methods of forming conductive lines |
| US20060071338A1 (en) * | 2004-09-30 | 2006-04-06 | International Business Machines Corporation | Homogeneous Copper Interconnects for BEOL |
| KR101138113B1 (ko) * | 2004-12-28 | 2012-04-24 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
| JP4529880B2 (ja) * | 2005-11-21 | 2010-08-25 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2008010453A (ja) * | 2006-06-27 | 2008-01-17 | Fujifilm Corp | 半導体装置の製造方法 |
| JP5239156B2 (ja) * | 2006-12-20 | 2013-07-17 | 富士通株式会社 | 配線形成方法及び半導体装置 |
| DE102007004884A1 (de) * | 2007-01-31 | 2008-08-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht |
| US9490209B2 (en) | 2013-03-13 | 2016-11-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electro-migration barrier for Cu interconnect |
| EP2779224A3 (en) * | 2013-03-15 | 2014-12-31 | Applied Materials, Inc. | Methods for producing interconnects in semiconductor devices |
| KR101991922B1 (ko) * | 2017-04-28 | 2019-06-21 | 주식회사 진영알앤에스 | 금 적층 구리 필름 및 그 제조 방법 |
| KR20210024893A (ko) | 2019-08-26 | 2021-03-08 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| CN110921765A (zh) * | 2019-10-24 | 2020-03-27 | 清华大学 | 一种降低油田采出水粘度并同时杀菌的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5618381A (en) | 1992-01-24 | 1997-04-08 | Micron Technology, Inc. | Multiple step method of chemical-mechanical polishing which minimizes dishing |
| US5607718A (en) | 1993-03-26 | 1997-03-04 | Kabushiki Kaisha Toshiba | Polishing method and polishing apparatus |
| US5380546A (en) * | 1993-06-09 | 1995-01-10 | Microelectronics And Computer Technology Corporation | Multilevel metallization process for electronic components |
| JPH09115866A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5676587A (en) | 1995-12-06 | 1997-10-14 | International Business Machines Corporation | Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride |
| US5893752A (en) | 1997-12-22 | 1999-04-13 | Motorola, Inc. | Process for forming a semiconductor device |
| JPH11186273A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US6083835A (en) * | 1998-07-24 | 2000-07-04 | Taiwan Semiconductor Manufacturing Company | Self-passivation of copper damascene |
| US6004188A (en) * | 1998-09-10 | 1999-12-21 | Chartered Semiconductor Manufacturing Ltd. | Method for forming copper damascene structures by using a dual CMP barrier layer |
| US6114246A (en) * | 1999-01-07 | 2000-09-05 | Vlsi Technology, Inc. | Method of using a polish stop film to control dishing during copper chemical mechanical polishing |
| US6258711B1 (en) * | 1999-04-19 | 2001-07-10 | Speedfam-Ipec Corporation | Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers |
-
2000
- 2000-04-11 US US09/547,132 patent/US6461225B1/en not_active Expired - Lifetime
-
2001
- 2001-04-10 GB GB0108994A patent/GB2368189B/en not_active Expired - Fee Related
- 2001-04-11 JP JP2001112078A patent/JP4548759B2/ja not_active Expired - Fee Related
- 2001-04-11 KR KR1020010019270A patent/KR100707705B1/ko not_active IP Right Cessation
- 2001-04-11 TW TW090108664A patent/TW508687B/zh not_active IP Right Cessation
-
2007
- 2007-08-08 JP JP2007206087A patent/JP5121348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010100891A (ko) | 2001-11-14 |
| US6461225B1 (en) | 2002-10-08 |
| JP2002009076A (ja) | 2002-01-11 |
| GB0108994D0 (en) | 2001-05-30 |
| GB2368189A (en) | 2002-04-24 |
| JP5121348B2 (ja) | 2013-01-16 |
| KR100707705B1 (ko) | 2007-04-18 |
| TW508687B (en) | 2002-11-01 |
| JP2007335890A (ja) | 2007-12-27 |
| GB2368189B (en) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5121348B2 (ja) | 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 | |
| KR0128264B1 (ko) | 반도체 디바이스, 라이너와 금속도선 및 비아의 형성방법 | |
| US5753967A (en) | Damascene process for reduced feature size | |
| US6258711B1 (en) | Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers | |
| US6251786B1 (en) | Method to create a copper dual damascene structure with less dishing and erosion | |
| US5854140A (en) | Method of making an aluminum contact | |
| US6391780B1 (en) | Method to prevent copper CMP dishing | |
| JP4049978B2 (ja) | メッキを用いた金属配線形成方法 | |
| US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
| US6103625A (en) | Use of a polish stop layer in the formation of metal structures | |
| US6372632B1 (en) | Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer | |
| JP2001148386A (ja) | 銅ｃｍｐ後の障壁層バフ加工 | |
| US6492260B1 (en) | Method of fabricating damascene metal wiring | |
| JP3206578B2 (ja) | 多層配線構造をもつ半導体装置の製造方法 | |
| US8991042B2 (en) | Method for fabricating semiconductor device | |
| US6503828B1 (en) | Process for selective polishing of metal-filled trenches of integrated circuit structures | |
| JP2001044156A (ja) | 半導体装置の製造方法及び化学研磨装置 | |
| JP2002299343A (ja) | 半導体装置の製造方法 | |
| US20010051431A1 (en) | Fabrication process for dishing-free cu damascene structures | |
| US6777807B1 (en) | Interconnect integration | |
| US6521537B1 (en) | Modification to fill layers for inlaying semiconductor patterns | |
| JP2000357675A (ja) | ディッシング及びエロージョンを低減させるための銅ｃｍｐ方法 | |
| US6638868B1 (en) | Method for preventing or reducing anodic Cu corrosion during CMP | |
| US5994241A (en) | Method of forming conductive lines on a semiconductor wafer | |
| US20030146512A1 (en) | Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070831 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071109 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |