TW504696B - A method and apparatus for testing multi-port memories - Google Patents
A method and apparatus for testing multi-port memories Download PDFInfo
- Publication number
- TW504696B TW504696B TW089122493A TW89122493A TW504696B TW 504696 B TW504696 B TW 504696B TW 089122493 A TW089122493 A TW 089122493A TW 89122493 A TW89122493 A TW 89122493A TW 504696 B TW504696 B TW 504696B
- Authority
- TW
- Taiwan
- Prior art keywords
- port
- read
- write
- area
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
504696 A7 經濟部智慧財產局員工消費合作社印f ——_— B7 一 " ' 11111 11111 I .......................................... 丨丨丨丨丨丨_五、發明說明() 發明領域: 本發明係概括關於記憶體誤差的測試方法和設備,特 別是關於測試嵌入式記憶體之誤差的方法和設備^ 發明背景: 電子工業的演進受到近代小型裝置中具有較大功能 性的激勵,其導致了在小型裝置上探究此等小型裝置之 新發現的用途(例如醫療器具及監測器等),並在小型電 子裝置上逐漸增加了更大的功能。 此種演變使電子裝置成為社會不可缺少的—部分。 消費者現在購買及需求的電子裝置更小、功能更強,且 具有前所未有的速度。此等要求持續推動電子工業超越 先前被認為不可能達到的限度。 一個改進成熟的領域係在於積體電路之内嵌式記憶 體的測試,尤其是目前已應用於微處理器和通訊設備的 多螓記憶體β由於蜂口周圍的高閘極總數及,習知用於 測試嵌入多埠記憶體的方法經常不能應用。特別是,由 於從外部引線取得資料、位址及控制信號所伴隨的問 題,高門檻數經常使多埠記憶體不可能或非常難於進行 完整測試。另外,可能基於在記憶體内外共同操作及通 遒的緣故,埠口之偏移數將使測試非常困難β 因此,以嵌入記憶體本身的一部分來測試其完整性 將具有顯著的優點❶本發明即提供此種方法和設備。 I mgMm n n ft— l· n n ft— >1 Ml «I n I i I t— ft— i i ml i ϋ ϋ n n mmmmm .·t] {讀先閲讀背面之注意事項再填寫本頁)
I I
線J : n n n · 應 I 窗雪— 第2貰
經濟部智慧財產局員工消費合作社印製 504696 A7 B7 五、發明說明() 發明目的及概述丄, 本發明係一種測試多埠記憶體之方法和系統,特別 是當一或多個埠口在沒有介入邏輯之下無法直接進行測 試的情況。本發明之方法和系統將多琿記憶體分成至少 兩部分,而後用於測試無法直接進行測試的一或多個蜂 V 〇 圖式簡辈說明 凡熟習此項技術之人士在參照以下之圖式並配合詳 細說明後,當可完全明瞭本發明之多種目的與優點,其 中: 第1圖為一記憶體系統的方塊圖,該系統具有無法直接 進行測試之輸出口的記憶體; 第2圖為具有多埠記憶體(「測試中的記憶體」)之記憶 體系統和功能邏輯記憶體的方塊圖; 第3圖例示根據本發明之較佳實施例在記憶體上執行錯 誤測試過程的方塊圖。 號#照說明丄 1 0 0 記憶體系統 1 02 可控性輸入口 10 4 記憶體 10 6 功能邏輯/記憶體 10 8 輸出口 200 記憶體系統 2 0 2 寫入埠-1 204 窝入埠· 2 2 0 6 多埠記憶體 2 0 8 讀取埠_ 1 第3頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -----瓤--------訂----- (請先閱讀背面之注意事項再填寫本頁) ^lil!—— * ϋ ϋ —m -I «I I ϋ I —9 ί I- 504696 A7 B7 五、發明說明() 2 10讀取埠-2 212功能邏輯/記憶體
312高速暫存區a 314高速暫存區B 發明詳細銳峨: 在以下的詳細說明中,所提出的各項特定細節係為 了提供對本發明之完整瞭解。然而,凡熟習此項技術者 顯然可知本發明可以不同的細節加以實施。在其它情況 下’為了不讓不必要的細節混淆本發明,為人所熟知的 電路已顯示於方塊國中。大部分而言,由於時序的考量 無關於本發明之完整理解,且對於熟習相關技術領域之 人士而I皆為習知技術,因此其細節與相關事物皆已略 除。 記憶體進行測試的目的係為了確保其以所設計的方 式運作。在典型的情沉下,測試型態或模式將會被用於 驗證此等運作該等型態或模式被設計用來測試已知某 些記憶體經常出錯的情沉(例如黏接、轉接、耦接及相 鄰型態感應的失效等)。用於測試記憶體的M a r c h C型 態的例子如下列表1所示。 (請先閱讀背面之注意事項再填寫本頁) _ —8 n ϋ ϋ ---訂 ----I---線! 經濟部智慧財產局員工消費合作社印製 轰 1 ·在§己憶體的每一位址寫入° 2. 讀取0,而後在記憶體中增量通過每一位址而寫入1。 3. 讀取1,而後在記憶體中增量通過每一位址而寫入 4·讀取0,而後在記憶體中增量通過每一位址而寫入1。 5 ·讀取1,而後在記憶鱧中增量通過每一位址而寫入〇 ° 6.在記憶體的每一位址讀取〇s。 赏 4 第 I釐 公 97 2 X 10 2 /1* 格 規 A4 S)A -N (C 準 標 家 國 國 中 用 適 度 尺 張 |紙 本
五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 當冗憶體的輪出端與輸入端能夠為吾人直接存取 時’此等型態最有效率Q有時記憶體的輸出與輸入的設 計無法直接存取,因而某些邏輯線路或其它記憶體必須 用於存取測試中的記憶體,即如第丨圖所示者。 第1圖為一記憶體系統1 0 0的方塊圖,該系統具有 搽法直接進行測試之輸出口的記憶體i 0 4 。詳言之, 1己憶體系統1 0 0包括測試中的記憶體1 0 4,其具有可 直接控制的輸入端1 〇 2,以及可藉功能邏輯/記憶體1 〇 6 觀察的輸出端108。 如第2圖所示,類似可觀察輸出端從多埠記憶體的 每一個讀取埠相距更遠^ 經濟部智慧財產局員工消費合作社印製 第2圖為一方塊圖,其描述具有一多埠記憶體 2 0 6 (「測試中的記憶體」)和功能/邏輯記憶體2 1 2的 記憶體系統2 0 0。多埠記憶體2 〇 6包括兩個讀取埠(讀 取埠-1 208和讀取埠-2 210)和兩個寫入埠(寫入埠-1 2 0 2和窝入埠-2 2 0 4 )。記憶體系統2 0 0亦包括功能邏 輯/記憶體2 1 2,其位於讀取埠_ 2 2 1 〇的輸出端,並且 供應給寫入埠-2 204 。因此,只有窝入埠-1 202和讀 取埠-1 2 0 8分別具有可控性及可觀察性。此導致僅能 透過功能邏輯/記憶體2 1 2將記憶體2 0 6的資料讀出而 測試讀取埠2 1 0,並且回到同一個記憶體2 0 6 〇 本發明可纾解以上所提到的問題,即藉分割記憶體 的一部分做為一高速暫存區,並且利用此區r憑藉寫 入」,即如與第3圖有關之說明。雖然本發明係以第2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 504696 A7 B7 五、發明說明( 圖所示之二埠記憶體進行說明,但熟習此項技術之人士 當可理解,本發明同樣可應用於各種尺寸(例如16、32 及6埠口等)的多埠記憶體中,只要其中至少有一讀取 埠為可觀察的即可(亦即介入邏輯電路不會改變有效監 測測試資料的能力)^ 第3圖為一方塊圖,其例示根據本發明之較隹實施 例’藉由在第2圖所示之多埠記憶體2 0 6上執行錯誤測 試的過程。本發明之測試過程將記憶體2 0 6分割成兩部 分(高速暫存區A 312和高速暫存區B 314)而做為高 速暫存區,並將此等高速暫存區312、314用於「憑藉 寫入J❹為了確保第一部分沒有缺陷,至少需要兩區。 下列表11說明讀取埠2和寫入埠2 ( 2 1 0及2 0 4 )所使 用之M a r e h C -測試模式的例子β在此例中,可假設高 速暫存區A 312位於位址〇,而高速暫存區β 314則 位於位址F。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 ·使用寫入埠- 2 ·讀取0 (讀取 讀進讀取埠-入埠-1 ) & •讀取1 (讀取 讀入讀取埠· 入蜂-1 ) 〇 4 ·讀取0 (讀取 讀進讀取埠-入埠-1 ) 〇 .讀取1 (讀取 進讀取埠-
表II 1在記憶體的每一位址寫入0 s。 埠-2通過寫入位址〇的寫入埠· 2 ,然後 1 ),再於記憶體每一位址增加寫入1 (寫 蜂-2通過寫入位址〇的寫入埠,然後 1)’再於記憶體每一位址增加寫入〇(寫 埠-2通過窝入位址〇的寫入埠·2 ,然後 1,再於記憶體每一位址減少寫入丨(窝 埠-2通過寫在位址〇的寫入埠_2,然後 1),再於記憶體每一位址減入〇 (寫 第6貰 丨X 297公釐)
五、發明說明( F的寫入埠* 2 -位址增加寫人 然後 〇(寫 通過寫在位址F的寫入埠-2 ,然後 再於記憶體每一位址減少寫入1(寫 入埠-1 ) <* ^ Ϊ 3寫产埠-1的記憶體在每一位址讀取0s •ί讀H取f、-2f過寫在位址F的寫入埠_2,然後讀 $廣1,埠-1 ),再於記憶體每一位址增加寫人1 (窝7 8·ΐ取ι1(讀取埠·2通過窝在位址 讀,讀取埠-1 ),再於記憶體每 入埠-1 )。 9·讀取0(讀取埠-2 讀進讀取埠-1 )., 入埠-1 ) 〇 1 气取…1 (讀取埠-2通過寫在位址F的寫入埠-2,献 ί 4進1 f取埠-1 ),再於記憶體每一位址減少寫人〇 (¥ H•使用讀取埠_1在記憶體的每一位址讀〇s 〇 本發明之處理過程既適用於透過記憶體206的引 線,亦可透過内建自我測試(Built-In-Self-Test, B I S T )而加以應用β 經由以上之詳細說明,吾人可清楚瞭解本發明的操 作和結構β雖然以上所例示及描逑者,其技術特徵係較 佳的方法和系統,但顯而易見的各種變更與/或修飾皆不 脫離所附之申請專利範圍所界定之本發明的精神及範 η» 圍0 f請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 貰 7 第 本紙張尺度適用中國國家標準(CNSU4規格(210 X 297公釐〉
Claims (1)
- 504696 A8 B8 C8 D8 六、申請專利範圍 .-種測試多埠記憶體之方法,該多埠記憶體具有第一 和第二if取埠及寫人蜂,該第1取埠和該第_寫入蜂 皆不可直接測試,藉該第-寫入埠所寫入的資料係該第 一讀取埠之函數,該方法至少包括下列步驟·· _ 將記憶體分為一第一區域;以及 指定該第一區域之實體位址,以使該第二讀取埠能 夠讀取從該第一寫入埠寫出的資料。 ^ 如申請專利範圍第丨項所述之方法,其更包括下列步 騾: 利用該第二寫入埠,將資料寫入該第一區域。 如申請專利範圍第2項所述之方法,其更包括下列步 騾: 利用該第二讀取埠,讀取已窝入之資料' 4 ·如申請專利範圍第3項所述之方法,其更包括丁列步 騾: 將該記憶體分為一第二區域。 (請先閱讀背面之注意事項再填寫本頁) 峰 訂: .線. 經濟部智慧財產局員工消費合作社印製 •如申請專利範圍第4項所述之方法,其中由讀第二讀 取埠寫入之資料與由該第一讀取埠所讀取之資料不完 全相同。 第8頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^U4696 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 6.如申請專利範圍第5嚷所述之方法,其更包括下驟: 指定該第一區域之實體位址 能讀取寫入此位址之資料。 7 ·如申請專利範圍第6項所逑之驟: 列步 ,以使該第二讀取埠不 方法,其更包括下列步 指定該第二區域之實體位址, 續取寫入該第一寫入淳之資料β 以使該第二讀取能夠 8·如申請專利範圍第7項所述之方法,其更包括下列步 驟* 利用該第二寫入埠,將該資料寫入該第二區域。 9 ·如申請專利範園第8項所述之方法,其更包括下列步 驟: 利用該第一讀取埠’讀取寫入該第二區域之資料。 夏0 · —種測試多埠記憶體之方法,該多埠記憶體具有第 一和第二讀取埠及窝入埠,該第一讀取埠和該第一寫 入埠皆不可直接測試,且該第一讀取埠之輸出端提供 至該第一窝入埠,該方法至少包含下列步驟: 將記憶體分為一第一區域;以及 指定該第一區域之實體位址,以使該第二讀取埠能 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I I *#-r°4a *ww MOW aa I I · «I n {請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504696 C8 ...___ D8 __ 六、申請專利範圍 夠讀取寫入該第一寫入埠之資料; 利用該第二窝入埠,將資料寫入該第一區域; 利用該第二讀取埠讀取已寫入之資料; 將該記憶體分為一第二區域; 指定該第一區域之實體位址,以使該第二讀取埠不 能夠讀取寫入此處之資料; 指定該第二區域之實體位址,以使該第二讀取埠能 辨漬取寫入該第一寫入埠之資料; 利用該第二寫入埠,將資料寫入該第二區域;以及 利用該第一讀取埠,讀取寫入該第二區域之資料^ 1 i · 一種用於測試多埠記憶體之設備,該多埠記憶體具 有第一讀取埠和第二寫入埠,該第一讀取埠和寫入蜂 無法直接測試,且該第一讀取埠之輸出端提供至該第 一寫入埠,該設備至少包含: 將記憶醴分成第一區域之裝置;以及 指定該第一區域之實體位址的裝置,以使該第二讀 取埠能夠讀取寫入該第一寫入埠之資料 1 2 ·如申請專利範圍第1 1項所述之設備,其更包含: 利用該第二寫入埠,將資料寫入該第一區域之裝置。 1 3 ·如申請專利範圍第1 2項所述之設備,其更包含: 利用該第二讀取埠,讀取已寫入之資料的裝置。 第10貰 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意寧項再填寫本頁) 螓 -線· 504696 AS B8 CB D8 六、申請專利範圍 1 4 ·如申請專利範圍第1 3項所述之設備,其更包含: 將記憶體分為一第二區域之裝置。 1 5 ·如申請專利範圍第1 4項所逑之設備,其更包含: 指定該第一區域之實體位址的裝置,以使該第二讀 取埠不能夠讀取寫入此處之資料。 1 6 ·如申請專利範圍第1 5項所述之設備,其更包含: 指定該第二區域之實體位址的裝置,以使該第二讀 取埠能夠讀取寫入該第一寫入埠之資料。 1 7 ·如申請專利範園第1 6項所述之設備,其更包含: 利用該第二寫入埠,將資料寫入該第二區域之裝置《 1 8 ·如申請專利範園第1 7項所述之設備,其更包含*· 利用該第一讀取埠,讀取窝入該第二區域之資料的裝 置。 (請先Μ讀背面之注意事項再填寫本頁) 齊 訂- 參 經濟部智慧財產局員工消費合作社印製 第11頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/514,870 US6557127B1 (en) | 2000-02-28 | 2000-02-28 | Method and apparatus for testing multi-port memories |
Publications (1)
Publication Number | Publication Date |
---|---|
TW504696B true TW504696B (en) | 2002-10-01 |
Family
ID=24049014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089122493A TW504696B (en) | 2000-02-28 | 2000-10-25 | A method and apparatus for testing multi-port memories |
Country Status (4)
Country | Link |
---|---|
US (2) | US6557127B1 (zh) |
JP (1) | JP3548126B2 (zh) |
KR (1) | KR100429336B1 (zh) |
TW (1) | TW504696B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7599242B2 (en) | 2005-09-28 | 2009-10-06 | Hynix Semiconductor Inc. | Test circuit for multi-port memory device |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6557127B1 (en) * | 2000-02-28 | 2003-04-29 | Cadence Design Systems, Inc. | Method and apparatus for testing multi-port memories |
US6836833B1 (en) * | 2002-10-22 | 2004-12-28 | Mips Technologies, Inc. | Apparatus and method for discovering a scratch pad memory configuration |
US7827017B2 (en) * | 2002-12-17 | 2010-11-02 | Cadence Design Systems, Inc. | Method and system for implementing circuit simulators |
US7260759B1 (en) | 2004-06-16 | 2007-08-21 | Sun Microsystems, Inc. | Method and apparatus for an efficient memory built-in self test architecture for high performance microprocessors |
US7178076B1 (en) | 2004-06-16 | 2007-02-13 | Sun Microsystems, Inc. | Architecture of an efficient at-speed programmable memory built-in self test |
US7293199B1 (en) | 2004-06-22 | 2007-11-06 | Sun Microsystems, Inc. | Method and apparatus for testing memories with different read/write protocols using the same programmable memory bist controller |
US7206979B1 (en) | 2004-06-28 | 2007-04-17 | Sun Microsystems, Inc. | Method and apparatus for at-speed diagnostics of embedded memories |
US7443760B2 (en) * | 2005-09-29 | 2008-10-28 | Hynix Semiconductor Inc. | Multi-port memory device with serial input/output interface |
US7711934B2 (en) * | 2005-10-31 | 2010-05-04 | Mips Technologies, Inc. | Processor core and method for managing branch misprediction in an out-of-order processor pipeline |
US7734901B2 (en) * | 2005-10-31 | 2010-06-08 | Mips Technologies, Inc. | Processor core and method for managing program counter redirection in an out-of-order processor pipeline |
US7562191B2 (en) * | 2005-11-15 | 2009-07-14 | Mips Technologies, Inc. | Microprocessor having a power-saving instruction cache way predictor and instruction replacement scheme |
US7873820B2 (en) * | 2005-11-15 | 2011-01-18 | Mips Technologies, Inc. | Processor utilizing a loop buffer to reduce power consumption |
US7496771B2 (en) * | 2005-11-15 | 2009-02-24 | Mips Technologies, Inc. | Processor accessing a scratch pad on-demand to reduce power consumption |
US7721071B2 (en) * | 2006-02-28 | 2010-05-18 | Mips Technologies, Inc. | System and method for propagating operand availability prediction bits with instructions through a pipeline in an out-of-order processor |
US20070204139A1 (en) | 2006-02-28 | 2007-08-30 | Mips Technologies, Inc. | Compact linked-list-based multi-threaded instruction graduation buffer |
US20070208968A1 (en) * | 2006-03-01 | 2007-09-06 | Anand Krishnamurthy | At-speed multi-port memory array test method and apparatus |
US20080016326A1 (en) * | 2006-07-14 | 2008-01-17 | Mips Technologies, Inc. | Latest producer tracking in an out-of-order processor, and applications thereof |
US7370178B1 (en) * | 2006-07-14 | 2008-05-06 | Mips Technologies, Inc. | Method for latest producer tracking in an out-of-order processor, and applications thereof |
US7650465B2 (en) | 2006-08-18 | 2010-01-19 | Mips Technologies, Inc. | Micro tag array having way selection bits for reducing data cache access power |
US7657708B2 (en) * | 2006-08-18 | 2010-02-02 | Mips Technologies, Inc. | Methods for reducing data cache access power in a processor using way selection bits |
US8032734B2 (en) * | 2006-09-06 | 2011-10-04 | Mips Technologies, Inc. | Coprocessor load data queue for interfacing an out-of-order execution unit with an in-order coprocessor |
US7647475B2 (en) * | 2006-09-06 | 2010-01-12 | Mips Technologies, Inc. | System for synchronizing an in-order co-processor with an out-of-order processor using a co-processor interface store data queue |
US9946547B2 (en) | 2006-09-29 | 2018-04-17 | Arm Finance Overseas Limited | Load/store unit for a processor, and applications thereof |
US8078846B2 (en) | 2006-09-29 | 2011-12-13 | Mips Technologies, Inc. | Conditional move instruction formed into one decoded instruction to be graduated and another decoded instruction to be invalidated |
US7594079B2 (en) * | 2006-09-29 | 2009-09-22 | Mips Technologies, Inc. | Data cache virtual hint way prediction, and applications thereof |
US20080082793A1 (en) * | 2006-09-29 | 2008-04-03 | Mips Technologies, Inc. | Detection and prevention of write-after-write hazards, and applications thereof |
TW201226950A (en) | 2006-12-27 | 2012-07-01 | Hynix Semiconductor Inc | Semiconductor device and its testing method |
KR100878301B1 (ko) | 2007-05-10 | 2009-01-13 | 주식회사 하이닉스반도체 | 다중 테스트 모드를 지원하는 테스트 회로 |
KR100910869B1 (ko) | 2007-06-08 | 2009-08-06 | 주식회사 하이닉스반도체 | 테스트시 필요한 채널의 갯수를 줄인 반도체 메모리장치 |
US7890286B2 (en) | 2007-12-18 | 2011-02-15 | Hynix Semiconductor Inc. | Test circuit for performing multiple test modes |
KR100973040B1 (ko) * | 2009-07-31 | 2010-07-29 | 엘아이지넥스원 주식회사 | 듀얼포트램의 포트 시험 장치 및 그 방법 |
KR101094945B1 (ko) | 2009-12-28 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 장치 및 이의 프로브 테스트 방법 |
US8677196B1 (en) | 2011-06-20 | 2014-03-18 | Cadence Design Systems, Inc. | Low cost production testing for memory |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63103984A (ja) | 1986-10-21 | 1988-05-09 | Fujitsu Ltd | マルチポ−トメモリ試験方法 |
EP0403821B1 (en) * | 1989-05-31 | 1995-02-01 | Fujitsu Limited | Semiconductor integrated circuit device incorporating a test circuit |
JP2838425B2 (ja) | 1990-01-08 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置 |
JPH03219349A (ja) * | 1990-01-25 | 1991-09-26 | Toshiba Corp | 多ポートメモリ回路のテスト装置 |
JP3014424B2 (ja) * | 1990-08-31 | 2000-02-28 | 富士通株式会社 | 多ポートメモリの試験方式 |
FR2682212A1 (fr) * | 1991-10-04 | 1993-04-09 | Thomson Composants Militaires | Procede de test de memoires multiport. |
US5737748A (en) | 1995-03-15 | 1998-04-07 | Texas Instruments Incorporated | Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory |
US5918003A (en) | 1995-06-07 | 1999-06-29 | International Business Machines Corporation | Enhanced built-in self-test circuit and method |
US5925142A (en) | 1995-10-06 | 1999-07-20 | Micron Technology, Inc. | Self-test RAM using external synchronous clock |
KR0170210B1 (ko) | 1995-12-07 | 1999-03-30 | 김광호 | 메모리 장치의 테스트 회로 |
US5802070A (en) | 1996-10-03 | 1998-09-01 | International Business Machines Corporation | Testing associative memory |
JPH10162600A (ja) | 1996-11-26 | 1998-06-19 | Mitsubishi Electric Corp | テスト機能内蔵半導体記憶装置 |
US5812469A (en) * | 1996-12-31 | 1998-09-22 | Logic Vision, Inc. | Method and apparatus for testing multi-port memory |
US5831988A (en) | 1997-01-23 | 1998-11-03 | Unisys Corporation | Fault isolating to a block of ROM |
DE29706024U1 (de) * | 1997-04-04 | 1997-07-31 | Trw Occupant Restraint Systems Gmbh, 73551 Alfdorf | Schloßstraffer für ein Sicherheitsgurtsystem |
US6070256A (en) * | 1997-05-29 | 2000-05-30 | Nortel Networks Corporation | Method and apparatus for self-testing multi-port RAMs |
US5896331A (en) | 1997-12-23 | 1999-04-20 | Lsi Logic Corporation | Reprogrammable addressing process for embedded DRAM |
US6173425B1 (en) * | 1998-04-15 | 2001-01-09 | Integrated Device Technology, Inc. | Methods of testing integrated circuits to include data traversal path identification information and related status information in test data streams |
US6216241B1 (en) * | 1998-10-08 | 2001-04-10 | Agere Systems Guardian Corp. | Method and system for testing multiport memories |
US6360344B1 (en) * | 1998-12-31 | 2002-03-19 | Synopsys, Inc. | Built in self test algorithm that efficiently detects address related faults of a multiport memory without detailed placement and routing information |
US6557127B1 (en) * | 2000-02-28 | 2003-04-29 | Cadence Design Systems, Inc. | Method and apparatus for testing multi-port memories |
-
2000
- 2000-02-28 US US09/514,870 patent/US6557127B1/en not_active Expired - Fee Related
- 2000-10-25 TW TW089122493A patent/TW504696B/zh not_active IP Right Cessation
- 2000-12-29 KR KR10-2000-0085402A patent/KR100429336B1/ko not_active IP Right Cessation
-
2001
- 2001-02-23 JP JP2001048744A patent/JP3548126B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-28 US US10/425,003 patent/US7032144B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7599242B2 (en) | 2005-09-28 | 2009-10-06 | Hynix Semiconductor Inc. | Test circuit for multi-port memory device |
US7808851B2 (en) | 2005-09-28 | 2010-10-05 | Hynix Semiconductor Inc. | Test circuit for multi-port memory device |
Also Published As
Publication number | Publication date |
---|---|
US7032144B2 (en) | 2006-04-18 |
KR100429336B1 (ko) | 2004-04-29 |
US20040006727A1 (en) | 2004-01-08 |
KR20010085274A (ko) | 2001-09-07 |
US6557127B1 (en) | 2003-04-29 |
JP2001296337A (ja) | 2001-10-26 |
JP3548126B2 (ja) | 2004-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW504696B (en) | A method and apparatus for testing multi-port memories | |
US6178532B1 (en) | On-chip circuit and method for testing memory devices | |
US5966388A (en) | High-speed test system for a memory device | |
TW446953B (en) | Method and structure for testing embedded memories | |
JP3078530B2 (ja) | 不揮発性半導体メモリic及びそのバーンインテスト方法 | |
US7596730B2 (en) | Test method, test system and assist board | |
US20080235537A1 (en) | System and method for electronic testing of multiple memory devices | |
KR20010104363A (ko) | 예상 응답을 생성하는 주지의 양호한 디바이스를 이용한집적 회로 디바이스의 효율적인 병렬 테스트 | |
US20080052570A1 (en) | Memory device testable without using data and dataless test method | |
WO2008131086A1 (en) | Systems and devices for implementing sub-threshold memory devices | |
WO2002021234A3 (en) | Bist for parallel testing of on-chip memory | |
US7526691B1 (en) | System and method for using TAP controllers | |
TW394847B (en) | Parallel bit test circuit for testing a semiconductor device in parallel bits | |
TW393647B (en) | One-chip clock synchronized memory device | |
TW200839620A (en) | Card reader controller and its method of detecting interferences | |
TW503398B (en) | Semiconductor device and semiconductor device testing method | |
KR100694413B1 (ko) | 메모리 테스트 장치 및 그 테스트 방법 | |
JPS63241649A (ja) | マイクロコンピユータ・システム | |
TW407283B (en) | Embedded memory device and its burn-in method | |
US7130231B2 (en) | Method, apparatus, and computer program product for implementing enhanced DRAM interface checking | |
JP4734762B2 (ja) | メモリカード | |
DE112021007357T5 (de) | Kassettengehäuse, sondenvorrichtung, server-rack und lagersystem technisches gebiet | |
US20080235542A1 (en) | Electronic testing device for memory devices and related methods | |
JPS5896260A (ja) | Icメモリ試験方式 | |
JPS5819800A (ja) | 揮発性記憶装置の動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |