KR100973040B1 - 듀얼포트램의 포트 시험 장치 및 그 방법 - Google Patents

듀얼포트램의 포트 시험 장치 및 그 방법 Download PDF

Info

Publication number
KR100973040B1
KR100973040B1 KR1020090070914A KR20090070914A KR100973040B1 KR 100973040 B1 KR100973040 B1 KR 100973040B1 KR 1020090070914 A KR1020090070914 A KR 1020090070914A KR 20090070914 A KR20090070914 A KR 20090070914A KR 100973040 B1 KR100973040 B1 KR 100973040B1
Authority
KR
South Korea
Prior art keywords
dual port
port ram
port
ram
dual
Prior art date
Application number
KR1020090070914A
Other languages
English (en)
Inventor
이용환
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020090070914A priority Critical patent/KR100973040B1/ko
Application granted granted Critical
Publication of KR100973040B1 publication Critical patent/KR100973040B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

듀얼포트램의 포트 시험 장치 및 그 방법이 개시된다. 본 듀얼포트램의 포트 시험 장치는, 듀얼포트램의 타 포트와 연결되어 있으며, 듀얼포트램과 마스터간에 통신을 가능하게 하는 통신부; 및 통신부에 인에이블 신호를 인가하여 마스터가 상기 통신부를 통해 듀얼포트램의 타 포트를 시험하게 하는 점검부;를 포함한다. 그리하여 듀얼포트램의 일 포트에 프로세서가 직접 연결되어 있지 않더라고 듀얼포트램의 타 포트에 연결된 프로세서가 듀얼포트램을 시험할 수 있어 듀얼포트램을 사용하는 시스템의 신뢰도를 높일 수 있다.
듀얼포트램, 포트, 시험

Description

듀얼포트램의 포트 시험 장치 및 그 방법{THE APPARATUS FOR TESTING PORT OF DUAL PORT RAM AND THE METHOD THEREOF}
본 발명은 듀얼포트램의 포트 시험 장치 및 그 방법에 관한 것으로, 보다 구체적으로 듀얼포트램에 외부기기가 연결되어 있지 않은 경우 듀얼포트램의 포트 시험 장치 및 그 방법에 관한 것이다.
프로세서간 통신의 성능 향상을 위해 기존의 에스램을 이용하는 방식 대신에 듀얼포트램을 이용하는 것이 보편화되었다. 이는 에스램을 이용하는 경우, 프로세서간 에스램의 버스 점유와 관련된 버스 중재 로직이 필요한 반면에 듀얼포트램의 경우 프로세서간 버스가 독립되어 있어서 버스 중재 로직이 필요 없으며, 서로 다른 주소를 억세스하는 경우에 2개의 프로세서가 동시에 메모리에 접근할 수 있기 때문에 성능향상을 도모하기 위해 듀얼포트램을 사용한다.
상기와 같은 듀얼포트램을 동작시키는 방식으로 폴링 방식과 인터럽트 방식이 있다.
폴링 방식은 하나의 프로세서가 듀얼포트램에 데이터를 기록한 후 플래그 등의 특정 부분을 이용하여 다른 프로세서에게 자신의 메모리의 사용을 완료했음을 알리게 되고, 다른 프로세서는 이 플래그를 주기적으로 체크하여 자신이 처리해야 한다고 판단되면 듀얼포트램을 판독하여 해당 데이터를 처리하는 방식이다.
인터럽트 방식은 하나의 프로세서가 듀얼포트램에 메모리 액세스를 끝낸 후에 듀얼포트램의 특정 영역을 액세스하여 다른 프로세서로 인터럽트가 발생하도록 한다. 수신측 프로세서는 평상시에는 듀얼포트램을 액세스하지 않고, 상기 인터럽트를 받는 경우에만 듀얼포트램을 액세스하므로 성능의 향상을 도모할 수 있다.
한편, 상기와 같이 듀얼포트램이 동작하기 위해서는 듀얼포트램의 양 포트가 정상적으로 동작하여야 하는 것이 선행되어야 한다. 듀얼포트램의 포트를 시험하기 위해서는 듀얼포트램에 2개의 프로세서가 연결되어야 한다. 그리하여 하나의 프로세서만으로도 듀얼포트램의 양 포트를 시험하는 방안을 모색할 필요가 있다.
본 발명은 상기한 문제점을 해결하기 위해 듀얼포트램의 일 포트와 연결된 프로세서가 직접 연결되지 않는 듀얼포트램의 타 포트를 시험할 수 있는 듀얼포트램의 포트 시험 장치 및 그 방법을 제공한다.
상기 목적을 달성하기 위한 본 발명에 따른, 듀얼포트램의 포트 시험 장치는, 듀얼포트램의 일 포트가 프로세서와와 연결되어 있는 듀얼포트램의 포트 시험 장치에 있어서, 상기 듀얼포트램의 타 포트와 연결되어 있으며, 상기 듀얼포트램의 타 포트와 상기 프로세서간에 통신을 가능하게 하는 통신부; 및 상기 통신부에 인 에이블 신호를 인가하여 상기 프로세서가 상기 통신부를 통해 상기 듀얼포트램의 타 포트를 시험하게 하는 점검부;를 포함한다.
그리고, 상기 점검부는, 상기 듀얼포트램의 타 포트에 타 프로세서가 직접 연결되어 있으면, 상기 통신부에 디스에이블신호를 인가하는 것이 바람직하다.
또한, 상기 점검부는, 상기 듀얼포트램의 타 포트에 타 프로세서가 연결되어 있는지 여부를 판단하는 판단부; 및 상기 듀얼포트램의 타 포트에 상기 타 프로세서가 연결되어 있지 않으면, 상기 통신부에 인에이블 신호를 인가하여 상기 마스터가 상기 통신부를 통해 상기 듀얼포트램의 타 포트를 시험하게 하는 통신제어부;를 포함하는 것이 바람직하다.
그리고, 상기 듀얼포트램이 복수 개의 듀얼포트램인 경우, 상기 점검부는 상기 프로세서로부터 수신된 어드레스 신호를 기초로 상기 복수 개의 듀얼포트램 중 상기 어드레스 신호에 대응되는 듀얼포트램을 선택하는 칩 선택부;를 더 포함하고, 상기 통신제어부는, 상기 어드레스 신호에 대응되는 듀얼포트램의 타 포트에 상기 타 프로세서가 연결되어 있지 않으면, 상기 통신부에 인에이블 신호를 인가하여 상기 마스터가 상기 통신부를 통해 상기 어드레스 신호에 대응되는 듀얼포트램의 타 포트를 시험하게 하는 것이 바람직하다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른, 듀얼포트램의 포트 시험 방법은, 듀얼포트램의 일 포트에 연결되어 있는 프로세서가 듀얼포트램의 포트를 시험하는 방법에 있어서, 상기 듀얼포트램의 타 포트에 타 프로세서가 연결되어 있는지 여부를 판단하는 제1 단계; 및 상기 듀얼포트램의 타 포트에 상기 타프로세서 가 연결되어 있지 않으면, 상기 프로세서는 듀얼포트램의 타 포트를 시험하는 제2 단계;를 포함한다.
그리고, 상기 제2 단계는, 상기 프로세서는 상기 듀얼포트램의 일 포트를 통해 상기 듀얼포트램의 특정 어드레스에 데이터를 라이트하는 단계;상기 프로세서는 상기 듀얼포트램의 타 포트를 통해 상기 듀얼포트램의 특정 어드레스에서 데이터를 리드하는 단계; 및 상기 라이트한 데이터와 상기 리드한 데이터가 동일한 경우, 상기 듀얼포트램의 리드동작이 정상인 것으로 판단하는 단계;를 포함하는 것이 바람직하다.
그리고, 상기 제2 단계는, 상기 프로세서는 상기 듀얼포트램의 타 포트를 통해 상기 듀얼포트램의 특정 어드레스에 데이터를 라이트하는 단계;상기 마스터는 상기 듀얼포트램의 일 포트를 통해 상기 듀얼포트램의 특정 어드레스에서 데이터를 리드하는 단계; 및 상기 라이트한 데이터와 상기 리드한 데이터가 동일한 경우, 상기 듀얼포트램의 라이트 동작이 정상인 것으로 판단하는 단계;를 포함하는 것이 바람직하다.
또한, 상기 듀얼포트램이 복수 개의 듀얼포트램인 경우, 상기 프로세서로부터 수신된 어드레스 신호를 기초로 상기 복수 개의 듀얼포트램 중 상기 어드레스 신호에 대응되는 듀얼포트램을 선택하는 단계;를 더 포함하고,상기 제1 단계는, 상기 어드레스 신호에 대응되는 듀얼 포트램의 타 포트에 타 프로세서가 연결되어 있는지 여부를 판단하는 것이 바람직하다.
본 발명에 의하면, 듀얼포트램의 한쪽 포트에 프로세서가 직접 연결되어 있지 않더라고 포트 시험 장치를 통해 프로세서가 직접 연결되지 않는 듀얼포트램의 포트를 시험할 수 있어 듀얼포트램을 사용하는 시스템의 신뢰도를 높일 수 있다.
또한, 듀얼포트램이 복수 개 있는 경우에도 하나의 마스터 및 하나의 포트 시험장치로 복수 개의 듀얼포트램의 포트를 시험할 수 있기 때문에 경제적인 효과가 있다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 듀얼포트램을 시험할 수 있는 시스템에 관한 도면이다.
도 1에 도시된 바와 같이, 본 시스템은 마스터(110), 듀얼포트램(130), 슬레이브(150), 및 포트 시험 장치(170)를 포함한다.
마스터(110)와 슬레이브(150)는 프로세서의 일종으로, 마스터(110) 및 슬레이브(150)는 듀얼포트램(130)과 어드레스 신호, 제어 신호 및 데이터 신호가 모두 연결되어 있다. 그리고, 마스터(110) 및 슬레이브(150)에서 지원하는 타이밍과 듀얼포트램(130)의 타이밍이 맞으면 듀얼포트램(130)의 리드/라이트 동작을 정상적으로 수행하게 되고, 프로그램을 이용하여 듀얼포트램(130)의 모든 영역에 대해 시험이 가능하게 된다.
포트 시험 장치(170)는 판단부(172) 및 통신제어부(174)를 포함하는 점검부(173)와 통신부(176)를 포함한다.
판단부(172)는 슬레이브(150)가 듀얼포트램(130)에 연결되어 있는지 여부를 판단하여 그 결과를 통신제어부(174)로 인가한다. 구체적으로, 슬레이브(150)가 듀얼포트램(130)과 연결되면 슬레이브(150)는 듀얼포트램(130) 연결신호를 판단부(172)로 인가하고, 판단부(172)는 그 결과를 통신제어부(174)로 인가한다.
통신제어부(174)는 마스터(110)로부터 수신된 제어신호와 판단부(172)로부터 인가된 신호를 기초로 통신부(176)를 제어한다. 구체적으로, 마스터(110)로부터 포트 시험에 대응되는 제어신호를 수신하고 판단부(172)로부터 듀얼포트램(130) 연결신호를 인가받지 않으면, 통신제어부(174)는 인에이블 신호를 생성하여 통신부(176)로 인가한다. 그러나, 통신제어부(174)가 마스터(110)로부터 포트 신호에 대응되는 제어신호를 수신받지 않거나 판단부(172)로부터 듀얼포트램(130) 연결 신호를 인가받게 되면, 통신제어부(174)는 디스에이블 신호를 생성하여 통신부(176)로 인가한다.
통신부(176)는 통신제어부(174)로부터 인에이블신호를 인가받으면 통신부(176)를 활성화하여 마스터(110)가 듀얼포트램(130)과 통신하도록 한다. 그러나, 통신제어부(174)로부터 디스에이블 신호를 인가받으면 통신부(176)는 활성화되지 않는다.
여기서, 판단부(172)로부터 듀얼포트램 연결신호를 인가받으면, 통신제어부(174)는 디스에이블 신호를 생성하여 통신부(176)로 인가하는데, 듀얼포트램(130)에 슬레이브(150)가 직접 연결되어 있으면, 슬레이브(150)에 연결된 듀얼포트램(130)의 포트는 슬레이브(150)가 직접 시험할 수 있기 때문이다.
도 2는 본 발명의 일 실시예에 따른 듀얼포트램의 포트에 대한 리드 시험 방법에 관한 흐름도이다.
먼저 포트 시험 장치(170)의 판단부(172)는 듀얼포트램(130)의 포트B에 슬레이브(150)가 연결되어 있는지 판단한다. 슬레이브(150)로부터 듀얼포트램 연결신호를 인가받으면 판단부(172)는 슬레이브(150)가 듀얼포트램(130)의 포트B에 연결되어 있다고 판단한다. 그러나, 상기한 듀얼포트램 연결신호를 인가받지 않으면 슬레이브(150)는 연결되어 있지 않다고 판단한다.
슬레이브(150)가 듀얼포트램(130)의 포트B에 연결되어 있지 않다고 판단되면, 통신제어부(174)는 마스터(110)로부터 시험 제어신호를 전송하였는지 판단한다. 마스터(110)는 듀얼포트램(130)의 특정 어드레스 신호와 함께 시험 제어신호를 전송할 수 있다. 이와 같은 경우, 통신제어부(174)는 시험 제어신호가 수신되었다고 판단한다.
통신제어부(174)는 판단부(172)로부터 듀얼포트램 연결신호를 인가받지 않고 마스터(110)로부터 시험 제어 신호를 인가받으면, 통신부(176)에 인에이블 신호를 인가하여 통신부(176)가 활성화되도록 한다.
이후, 듀얼포트램(130)의 포트A에 직접 연결된 마스터(110)는 듀얼포트램(130)의 포트A를 통해 데이터를 특정 어드레스에 라이트한다.
그리고, 마스터(110)는 통신부(176) 및 듀얼포트램(130)의 포트B를 통해 특정 어드에스에 있는 데이터를 리드한다.
그리고 나서, 마스터(110)는 라이트된 데이터와 리드된 데이터를 비교하여 동일한지 여부를 판단한다.
라이트된 데이터와 리드된 데이터가 동일하면 마스터(110)는 포트B의 리드 동작이 정상이라고 판단한다.
한편, 슬레이브(150)가 듀얼포트램(130)의 포트B에 연결되어 있다고 판단되면, 슬레이브(150)가 직접 듀얼포트램(130)과 통신하여 듀얼포트램(130)의 포트B의 정상 여부를 판단한다. 그리하여시험 포트 장치는 통신부(176)를 활성화시킬 필요가 없다.
도 3은 본 발명의 일 실시예에 따른 듀얼포트램의 포트에 대한 라이트 시험 방법에 관한 흐름도이다.
먼저 포트 시험 장치(170)의 판단부(172)는 듀얼포트램(130)의 포트B에 슬레이브(150)가 연결되어 있는지 판단한다.
슬레이브(150)가 듀얼포트램(130)의 포트B에 연결되어 있지 않다고 판단되면, 통신제어부(174)는 마스터(110)로부터 시험 제어신호를 전송하였는지 판단한다. 마스터(110)는 듀얼포트램(130)의 특정 어드레스 신호를 포함하는 시험 제어신호를 전송할 수 있다. 이와 같은 경우, 통신제어부(174)는 시험 제어신호가 수신되었다고 판단한다.
통신제어부(174)는 판단부(172)로부터 듀얼포트램 연결신호를 인가받지 않고 마스터(110)로부터 시험 제어 신호를 인가받으면, 통신부(176)에 인에이블 신호를 인가하여 통신부(176)가 활성화되도록 한다.
이후, 듀얼포트램(130)의 포트A에 직접 연결된 마스터(110)는 통신부(176) 및 듀얼포트램(130)의 포트B를 통해 특정 어드레스에 데이터를 라이트한다.
그리고, 마스터(110)는 듀얼포트램(130)의 포트A를 통해 특정 어드레스에 있는 데이터를 리드한다.
그리고 나서, 마스터(110)는 라이트된 데이터와 리드된 데이터를 비교하여 동일한지 여부를 판단한다.
라이트된 데이터와 리드된 데이터가 동일하면 마스터(110)는 포트B의 라이트 동작이 정상이라고 판단한다.
상기와 같이, 듀얼포트램의 포트에 슬레이브나 마스터와 같은 프로세서가 직접 연결되어 있지 않더라고 포트 시험 장치를 통해 마스터가 직접 연결되지 않는 듀얼포트램을 시험할 수 있어 듀얼포트램을 사용하는 시스템의 신뢰도를 높일 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 듀얼포트램을 시험하는시스템에 관한 도면이다.
도 1에 도시된 시스템과는 달리 도 4에 도시된 시스템은 듀얼포트램(130)이 복수 개 있고, 슬레이브(150)도 복수 개 있다. 그리고 마스터(110)는 복수 개의 듀얼포트램(130) 중 어느 하나의 듀얼포트램(130)의 포트가 정상인지 여부를 판단할 수 있다.
보다 구체적으로, 마스터(110)가 특정 어드레스 신호를 포함하는 시험 제어신호를 포트 시험 장치(170)에 전송하면, 포트 시험 장치(170)의 칩 선택부는 시험 제어신호를 복호화하여 특정 어드레스 신호에 대응되는 듀얼포트램(130)을 선택하 는 칩 선택신호를 생성하여 판단부(172) 및 통신제어부(174)에 전송한다. 그러면, 판단부(172)는 선택된 듀얼포트램(130)의 포트 B에 슬레이브(150)가 연결되어 있는지 여부를 판단하고, 슬레이브(150)가 연결되어 있지 않다고 판단되면, 그 결과를 통신제어부(174)로 인가한다.
통신제어부(174)는 선택된 듀얼포트램(130)에 대응되는 통신부(176)에 인에이블신호를 인가하여 마스터(110)가 선택된 듀얼포트램(130)의 포트를 시험할 수 있도록 한다.
이와 같이, 듀얼포트램이 복수 개 있는 경우에도, 하나의 마스터 및 하나의 포트 시험 장치로 복수 개의 듀얼포트램의 포트를 시험할 수 있기 때문에 경제적이다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1은 본 발명의 일 실시예에 따른 듀얼포트램을 시험할 수 있는 시스템에 관한 도면,
도 2는 본 발명의 일 실시예에 따른 듀얼포트램의 포트에 대한 리드 시험 방법에 관한 흐름도,
도 3은 본 발명의 일 실시예에 따른 듀얼포트램의 포트에 대한 라이트 시험 방법에 관한 흐름도,
도 4는 본 발명의 또 다른 실시예에 따른 듀얼포트램을 시험하는시스템에 관한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110: 마스터 130: 듀얼포트램
150: 슬레이브 170: 포트 시험 장치
172: 판단부 173: 점검부
174: 통신제어부 176: 통신부
178: 칩선택부

Claims (8)

  1. 듀얼포트램의 일 포트가 마스터와 연결된 듀얼포트램의 포트 시험 장치에 있어서,
    상기 듀얼포트램의 타 포트와 연결되어 상기 듀얼포트램의 타 포트와 상기 마스터간에 통신을 가능하게 하는 통신부; 및
    상기 듀얼포트램의 타 포트에 슬레이브가 연결되어 있는지 여부를 판단하는 판단부와, 상기 듀얼포트램이 복수 개로 형성된 경우에 상기 마스터에서 수신되는 어드레스 신호를 기초로 상기 복수 개의 듀얼포트램 중 상기 어드레스 신호에 대응되는 듀얼포트램을 선택하는 칩 선택부와, 상기 듀얼포트램이 복수 개로 형성되지 않고, 상기 듀얼포트램의 타 포트에 상기 슬레이브가 연결되어 있지 않은 경우에 상기 마스터가 상기 통신부를 통해 상기 듀얼포트램의 타 포트를 시험하도록 상기 통신부로 인에이블 신호를 인가하며, 상기 듀얼포트램이 복수 개로 형성된 경우에 상기 어드레스 신호에 대응되는 듀얼포트램의 타 포트에 상기 슬레이브가 연결되어 있지 않으면 상기 마스터가 상기 통신부를 통해 상기 어드레스 신호에 대응되는 듀얼포트램의 타 포트를 시험하도록 상기 통신부에 인에이블 신호를 인가하는 통신제어부를 구비하는 점검부를 포함하는 것을 특징으로 하는 듀얼포트램의 포트 시험 장치.
  2. 제 1항에 있어서,
    상기 점검부는,
    상기 듀얼포트램의 타 포트에 상기 슬레이브가 직접 연결되어 있으면, 상기 통신부에 디스에이블신호를 인가하는 것을 특징으로 하는 듀얼포트램의 포트 시험 장치.
  3. 삭제
  4. 삭제
  5. 듀얼포트램의 일 포트와 연결된 마스터를 이용하여 듀얼포트램의 포트를 시험하는 방법에 있어서,
    상기 듀얼포트램의 타 포트에 슬레이브가 연결되어 있는지 여부를 판단하는 단계;
    상기 듀얼포트램의 타 포트에 상기 슬레이브가 연결되어 있지 않다고 판단된 경우, 상기 마스터는 상기 듀얼포트램의 타 포트를 통해 상기 듀얼포트램의 특정 어드레스에 데이터를 라이트하는 단계;
    상기 마스터는 상기 듀얼포트램의 일 포트를 통해 상기 듀얼포트램의 특정 어드레스에서 데이터를 리드하는 단계;
    상기 라이트한 데이터와 상기 리드한 데이터가 동일한 경우, 상기 듀얼포트램의 라이트 동작이 정상인 것으로 판단하는 단계; 및
    상기 듀얼포트램이 복수 개로 형성되었는지 판단하여 상기 듀얼포트램이 복수 개로 형성된 경우 상기 마스터에서 어드레스 신호를 수신하여 상기 수신된 어드레스 신호를 기초로 상기 복수 개의 듀얼포트램 중 상기 어드레스 신호에 대응되는 듀얼포트램을 선택하는 단계를 포함하는 것을 특징으로 하는 듀얼포트램의 포트 시험 방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020090070914A 2009-07-31 2009-07-31 듀얼포트램의 포트 시험 장치 및 그 방법 KR100973040B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090070914A KR100973040B1 (ko) 2009-07-31 2009-07-31 듀얼포트램의 포트 시험 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070914A KR100973040B1 (ko) 2009-07-31 2009-07-31 듀얼포트램의 포트 시험 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR100973040B1 true KR100973040B1 (ko) 2010-07-29

Family

ID=42646150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070914A KR100973040B1 (ko) 2009-07-31 2009-07-31 듀얼포트램의 포트 시험 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100973040B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000012441A (ko) * 1998-12-11 2000-03-06 조창환 양동력(揚動力) 유압터빈을 이용한 발전방법 및 그 장치
KR20010085274A (ko) * 2000-02-28 2001-09-07 포만 제프리 엘 다중포트 메모리를 테스트하기 위한 방법 및 장치
KR20010089916A (ko) * 2000-03-13 2001-10-17 박종섭 듀얼포트램의 포트 시험장치 및 시험방법
JP2004079105A (ja) 2002-08-21 2004-03-11 Yaskawa Electric Corp デュアルポートメモリ試験装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000012441A (ko) * 1998-12-11 2000-03-06 조창환 양동력(揚動力) 유압터빈을 이용한 발전방법 및 그 장치
KR20010085274A (ko) * 2000-02-28 2001-09-07 포만 제프리 엘 다중포트 메모리를 테스트하기 위한 방법 및 장치
KR20010089916A (ko) * 2000-03-13 2001-10-17 박종섭 듀얼포트램의 포트 시험장치 및 시험방법
JP2004079105A (ja) 2002-08-21 2004-03-11 Yaskawa Electric Corp デュアルポートメモリ試験装置

Similar Documents

Publication Publication Date Title
KR20170139438A (ko) 디디알 호환 비동기 메모리 모듈 시스템 및 그것의 동작 방법
US20180108396A1 (en) Method and apparatus for decoding commands
US20050289317A1 (en) Method and related apparatus for accessing memory
CN103915119B (zh) 数据储存装置以及快闪存储器控制方法
KR20150145694A (ko) 데이터 처리장치의 메모리 내장 자체 테스트
CN107257964B (zh) Dram电路、计算机系统和访问dram电路的方法
KR20150038792A (ko) 반도체 메모리 장치 및 이의 데이터 입출력 방법
US9442658B2 (en) Apparatuses and methods including selectively providing a single or separate chip select signals
EP2866147A1 (en) Information processing device and method for detecting failure of information processing device
JP2021508871A (ja) システムオンチップシステムのビット単位書き込み装置
KR100973040B1 (ko) 듀얼포트램의 포트 시험 장치 및 그 방법
US9362005B2 (en) Semiconductor device for parallel bit test and test method thereof
US20100191895A1 (en) System, test apparatus and relay apparatus
JP2008262648A (ja) 半導体集積回路装置
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
US8438435B2 (en) Method for testing an address bus in a logic module
CN108226741B (zh) 一种dma自测试电路
KR20080036522A (ko) 엑세스 제어 장치 및 엑세스 제어 방법
US7533204B2 (en) Enumeration of devices on a memory channel
US9373421B2 (en) Semiconductor apparatus with repair information control function
RU2490696C1 (ru) Устройство детектирования и корректирования ошибок с функцией самотестирования памяти
KR20120132871A (ko) 프로세서, 이의 데이터 처리 방법, 및 이를 포함하는 메모리 시스템
US11500580B2 (en) Memory system
US20240203517A1 (en) Logical Memory Repair with a Shared Physical Memory
JP4748871B2 (ja) ワンチップマイクロコントローラシステム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee