TW502405B - Semiconductor device and semiconductor device manufacturing method - Google Patents

Semiconductor device and semiconductor device manufacturing method Download PDF

Info

Publication number
TW502405B
TW502405B TW090117528A TW90117528A TW502405B TW 502405 B TW502405 B TW 502405B TW 090117528 A TW090117528 A TW 090117528A TW 90117528 A TW90117528 A TW 90117528A TW 502405 B TW502405 B TW 502405B
Authority
TW
Taiwan
Prior art keywords
film
conductive wiring
insulating film
copper
semiconductor device
Prior art date
Application number
TW090117528A
Other languages
English (en)
Inventor
Taizo Oku
Junichi Aoki
Youichi Yamamoto
Takashi Koromokawa
Kazuo Maeda
Original Assignee
Canon Sales Co Inc
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Sales Co Inc, Semiconductor Process Lab Co filed Critical Canon Sales Co Inc
Application granted granted Critical
Publication of TW502405B publication Critical patent/TW502405B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

502405
發明背景： 1.發明領域： 本發明是係有關於半導體裝置 =說隹用來埋入將銅或以鋼為主的銅薄膜所形成：導： 佈線，進而形成埋入式絕緣薄膜（buried丨麵丨…叫 film) 乂及/、有銅阻隔性的導電佈線層間絕緣薄膜的製 造方法。 2.相關技術說明： 應 ^近年來，由於半導體積體電路裝置在較高集積度和較 兩密度的進步，因此微縮化與減少電路圖案厚度的要求被 提出來了。此外，更高速的檔案傳輸率也被要求了。 所以，具有低介電常數的絕緣介層薄膜，和因此延伸出來 的小RC延遲（RC del ay)(稱之為低介電常數絕緣介層薄膜） 便被引用了。當中這些絕緣薄膜為，^肿膜（相對介電常 數約3·5 - 3.8)，多孔隙8^膜（介電常數約3〇 —3 υ等 等。 · 同時，導電佈線的材料也從傳統的鋁（Α丨）轉變成低 電阻的銅（Cu)，或以銅為主的銅薄膜所形成，稱之為銅導 電佈線。
所以，在習知技術中，為了建構出一個具有傳統多層 次的銅導電佈線半導體裝置，當作一介層絕緣薄膜的低介 電常數絕緣薄膜，在銅導電佈線上被形成。以本例來說 ’因為銅導電佈線内的銅已經準備要擴散進入低介電常數 絕緣介層薄膜中，並會增加介於上和下銅導電佈線的漏電
2060-4207-PF ； Nivek.ptd 五、發明說明（2) = (Leakage current)。如此，所以為了防止銅元素 進入低介電常數絕緣介層薄膜中，由含氣（N)和石夕⑶ f矽（S1 )和奴（c )的阻隔絕緣膜在低介電 緣膜與銅導電佈線間被介入。 、、’邑 然而’含氮（N)和石夕（Si )，或石夕⑶）和碳 =j緣薄膜有很高的相對介電常數。所以，即使 =膜厚度的絕緣薄膜’當做阻隔絕緣薄膜，整個介Μ 緣薄膜的介電常數仍然增加。 曰、、邑 大約5的切⑶），石炭 氏㈣ί得比含氣（N)，m絕緣薄膜的㈡ 很有效率地抑制漏電流増加。 #膜不此 地抑制漏雷續，备、，e h J ^ ^ 為了很有效率 制漏電机’虱必須進一步地被引入在 午 厌（c )的阻隔絕緣薄膜。 、b 1 )和 然而用因2流可以被降低至有效率的層次。 斤的問4部因為鋼導電佈線的表面被 因為如此，阻隔絕緣薄 而梃成， 剝落。 、一低；|電〶數絕緣薄膜被輕易地 發明概述： 本發明的目的，县袒#曰士 半導體襄置和半導體裝置的製造二絕=臈剝落能力的 銅為主的銅薄膜所做 q 1盍銅薄膜或以 介於由銅薄膜所形成的之;有低介電常數 乃一維持低介電常數的絕緣薄膜夾於多：：
2060.4207.pF;Nivek>ptd 第7頁 ^02405 五、發明說明（3) 構造中及其製造方法，當維持銅在高阻性 J;r(SlN)薄膜，當内埋入層絕緣薄膜被埋:在！Γ 接導^，以及埋人式導電佈線絕緣薄膜在 在1 埋入的地方形成。 电师綠被 這些優點可經由本發明的媸制r · 到，並將在下文加以解^的構Mc〇nflguratlon)而達 P】-CVD TMS Si02薄膜’如本發明 介於波數_-2㈣^的紅外線吸收強度咖二= »n )峰值，薄膜密度範圍為2.25-2.4〇g/cm3，以 及相對介電常數範圍為3. 3 —4. 3。
^ f發明之發明人的實驗，有上述特性的PE-CVD TMS 八® A ^ 1的溥膜水氣度，以及較氮化矽（S i N)低的相對 ^ ^ 。本發明半導體裝置有被以銅薄膜或以銅為主的 導電佈線所覆蓋的保護層，並且該保護層是由具 v 、〖生的PE-CVD TMS Si02薄膜所形成的。因此，因 為保護層有類似氮化矽（SiN)薄膜的厚度，它可以防止銅 從導電佈線擴散到相關的周邊電路。 ^ ί，有上述特性的導電佈線層間絕緣薄膜被放置在 导=佈線和下導電佈線之間。所以，當半導體裝置維持 常數時’内埋入層絕緣薄膜可二防止銅從導電佈 線擴政到相關的周邊電路。 下表ΐ二Π體裝置有一主要絕緣薄膜，覆蓋上表面和 、/、4 Η。換句活說，有上述特性的保護層被分別
=放置在上導電佈線與主要絕緣薄膜間 要絕緣薄膜間。戶斤以，絕緣薄膜可以 擴散到主要絕緣薄膜。 ’和下導電佈線與 防止銅從導電佈線 更進一步，當使用當做主要絕緣镇勝 曰丄 數的多孔隙絕緣薄膜或塗層絕緣薄膜:夺、、1 :有低"電吊 到主要絕緣薄膜的銅擴散被防止從導電佈線 絕緣薄膜，是藉由反應，一從持：：電常數時。 烷氧基化合物（Alkoxvl Μ ；^饤一個含有Si-Η鍵之 含右ς· · Xyl c⑽Pound)群組中選出 CO N "no2 形成2之薄膜Λ 群組中任何一個所選出的含氧氣體所 成之j膜成形氣體，藉著電漿化所形成的。 μ m，發現到，藉由反應從任何一個含有si—H鍵之 烷氧基化合物群組中選出的，含有Si_H鍵之環氧矽 =及從〇2，n2o，N〇2，c〇2 ，⑶，n2 &H2〇群組中任何一二所 選出的含氧氣體所形成之薄膜成形氣體，藉著將其電漿 化，所形成的含矽絕緣薄膜，是厚的，有非常優良的抗水 性’有少量類似氮化矽（SiN)的薄膜水氣，以及有比氮化 石夕（S i N )低的相對介電常數。 所以，半導體裝置製造方法中，導電佈線層間絕緣薄 膜被放在，介於以銅膜或以銅為主的銅膜被埋入所形成之 下導電佈線的下埋入式導電佈線絕緣薄膜，以及以鋼膜或 以銅為主的銅膜被埋入所形成之上導電佈線的上埋入式導 電佈線絕緣薄膜之間。導電佈線層間絕緣薄膜是由上述的 成形條件所形成的。
2060-4207-PF ； Nivek.ptd
502405 五、發明說明（5) 換句話說，因為導電佈線層間絕緣薄膜被放在上導電 佈線與下導電佈線之間，從上導電佈線擴散到下導電佈線 的銅，可在沒有阻隔絕緣薄祺的情況下被避免，並且半導 體在整個介於導電佈線之間的絕緣薄膜能達到低介電常數 而且，本發明的 護層，是依序交替地 線層間絕緣薄膜/以 以上的埋入式絕緣薄 間絕緣薄膜和埋入式 保護層，分別地。然 ，由導電佈線層間絕 而且，然後，唯一或 孔與導電佈線溝，來 電佈線。在此例中， 入式絕緣薄膜所層疊 内部形成接觸孔與導 膜將接觸孔及導電佈 (Dual Damascene me 如上述結構，因 所做成的導電佈線和 線到主要絕緣薄膜的 而且’如果主要 例，藉由本發明含石夕 主要絕緣 從底部形 及依序交 膜從底部 絕緣薄膜 後，接觸 緣薄膜和 主要由鋼 形成連接 形成，以 成的連接 電佈線溝 線溝填滿 thod) ° 為保護層 主要絕緣 銅擴散可 絕緣薄膜 絕緣薄膜 薄膜和 成兩層 替地從 所層疊 ，至少 孔與導 埋入式 所組成 導體以 導電佈 導體與 ’然後 的方法 含矽薄 或兩層 底部形 而成的 包括主 電佈線 絕緣薄 的金屬 及連接 線層間 銅導電 用銅薄 是叫做 膜所做 以上的 成兩層 。導電 要絕緣 溝是， 膜所形 被埋入 連接導 絕緣薄 佈線， 膜或類 “雙鑲 成的保 導電佈 或兩層 佈線層 薄膜和 交替地 成的， 在接觸 體的導 膜與埋 然後在 似的薄 嵌法” 在介於用銅薄膜或類似薄膜 薄膜間被置入，從銅導電佈 被防止。 是由SiOF薄膜所形成的，舉 所做成的保護層，擴散至周
第10頁
邊電路部份的氟（FI our ine)元素可被防止。 $外’因為保護層，不但是氮化矽（s i N )薄膜而且是 八，”電常數絕緣薄膜，所以在介於導電佈線間的整個絕 緣薄膜的介電常數可被降低。 0 進一步’因為本發明中含矽絕緣薄膜所做成的保護層 是被形成來覆蓋下導電佈線，所以進入周邊電路部份的鋼 擴散可被防止。
更進一步說明，因為本發明中含矽絕緣薄膜有著，重 要地:像氮化矽（S i N )薄膜的低漏電流，不像含氮和碳的 、、緣/專膜引入氧氣來降低漏電流是不需要的。雖然用來 連接以銅或類似所做成的導電佈線的導電佈線層間絕緣薄 膜和保護層隨時會剝落掉，如果以銅或類似所做成的導電 佈線的表面被引入的氧氣或引入製程中的氧氣所氧化，在 本發明是不可能會有剝落現象。 ^ 再者二如果主要絕緣薄膜是塗層絕緣薄膜所形成的， 薄膜的剝落是可以被防止的，而且從塗層絕緣薄膜進入周 邊電路部份，因水氣所造成的放電也是可以被防止的，因 為本發明的保護層對塗層絕緣薄膜有很好的黏致力 (Adhesiveness ) 〇
★此外，半導體的形成是由，從底部，導電佈線層間絕 緣薄膜，和兩組或以上的絕緣薄膜，依序地，層疊而成的 埋入式導電佈線絕緣薄膜，以及如本發明由含矽絕緣薄膜 所形成的保護層，然後接觸孔和與接觸孔相連的導電佈線 溝，越過導電佈線層間絕緣薄膜及埋入式導電佈線絕緣薄
2060-4207-PF ； Nivek.ptd 第11頁 502405 五、發明說明（7) 膜，如此它們的開放區域，交替地，從較低面，依序地， 被擴大。換句話說，保護層在從絕緣薄膜被蝕刻的地方被 曝露出來，或當絕緣薄膜被，選擇地，蝕刻時，扮演絕緣 薄膜的下置薄膜被蝕刻。在此例中，因為本發明保護層是 ^的’這樣的薄膜能，有效地，被當做光罩來使用，或 著’這樣的薄膜能當做停止器，來防止保護層下所形成的 絕緣薄膜被過度的蝕刻。 圖式簡單說明：
、第1圖係為用在如本發明第一實施例的半導體裝置製 造方法中之電漿薄膜成形設備側邊示圖； 仏1 至s2E圖係為用在如本發明S —實際例，用來 展現出數個樣品的社=2 緣薄膜的特性’" s Μπ妁、、Ό構以及數個比較樣品結構的斷面圖； 實施例，ϋ著薄膜Ί用在如本發明利用第2A圖的第二 厚产的檢^社要、）设備所形成的含矽絕緣薄膜的薄用 /子度的檢視結果，所做出的表格； 第4圖係為用在^ 士 1 藉著薄膜成形設備所形成發的明人利用第2A，的第二實施例，
量的檢視結果圖； 、3矽絕緣薄膜的抗水性和水I
第5 A圖係為用在如本 藉著薄膜成形設備所形成 利用第2A圖的第二實施例， 度檢視結果圖； B石夕絕緣薄膜的紅外線吸收強 第5B圖係為用在如本發 實施例，藉著薄膜成彡讲 利用比較樣品第2 A圖的第二 WX 所形成的含矽絕緣薄膜的，紅
第12頁 502405
修正I 案號 90117528 五、發明說明（8) 外線吸收強度檢視詰果圖； 第6圖係為用在如本發明利用樣品第2 B圖的第二實施 例，藉著薄膜成形設備所形成的含石夕絕緣薄膜的，抗水力 檢視結果圖； 第7圖係為用在如本發明利用例子第2 B圖的第二實施 例，藉著薄膜成形設備所形成的含矽絕緣薄膜，由 P r e s s u r e - c ο 〇 k e r測試法’所得到的抗水力檢視結果圖； 第8圖係為用在如本發明第一實施例，藉著薄膜成形 設備所形成的含矽絕緣薄膜’利用第2C圖的9塗層絕緣薄^ 的黏致力檢視結果，所做出的表格； 《 ' ' < ' 第9圖係為用在如本發明第二實施例，利用 圖 由熱循環（Heat Cycle)所造成的缺陷產生率（^{㊀以 generating rate)的檢視結果圖； 例，藉著薄膜成 十生到銅的檢視結 第10圖係為用在如本發明的第二實施 形設備所形成的含石夕絕緣薄膜從阻隔層特 果圖； 實施例的半 第11A 至第11B圖係為用在如本發明第 導體裝置製造方法的斷面圖； 第12A至12B圖係為用在如本發明第： 比較樣品之半導體裝置製造方法的斷面圖一；^ ’利用 第13A至第13G圖係為用在如本發明曾 用比較樣品之半導體裝置製造方法本的發斷月面第圖四實广^ 第1 4圖係為用在如本發明第四實施例， 之半導體裝置製造方法的斷面圖。 j用比幸父樣品
502405 五、發明說明（9) 符號說明： 1〜反應室； 2〜上電極板（第一電極）； 3〜下電極板（第二電極）； 4〜排氣線； 5〜〈開/關〉閥； 6〜排氣裝置； 7〜高功率電源供應器（RFPower supply); 8〜低功率電源供應器（RF Power supply); 9a〜管線； 9b-9f〜支線； 10a 〜10η，10P 〈開/ 關〉閥； 11 a〜11 e流率調整器； 1 2〜加熱器； 2 0〜被成膜基底； 31，41，61，81 〜基底； 32, 35, 6 7, 82,83,85, 87, 89〜埋入式導電佈線絕緣薄 膜； 3 3，6 5〜下導電佈線； 3 3b，3 6b，3 7b，6 5b，7 0b，8 0b，81b，8 9b 〜銅薄膜； 34, 39, 66, 8 2, 84, 86〜導電佈線層間絕緣膜； 36, 80〜連接導體； 37〜上導電佈線； 3 8〜保護層；
2060-4207-PF ； Nivek.ptd 第14頁 502405 五、發明說明（ίο) 39a，39c 〜SiN 薄膜； 39b〜SiO薄膜； 42, 51，52〜保護層； 42a，42C，42b，51b，6 3a，6 6a，6 6c，6 7b，8 2a，8 2b，8 2c，8 2 d，83d，84d，85d，86d，87b，90 阻隔絕緣膜（PE-CVD TMS S i 02薄膜）； 4 2 e，51 e〜上保護層； 42d，51d〜下保護層； 44a〜無機塗層絕緣薄膜； 43 〜7mol% 磷酸（Phosphorus)的 BPSG 薄膜； 44b〜有機塗層絕緣薄膜； 44c〜塗層絕緣薄膜； 4 5〜電極板； 51a，51C 〜PE-CVD TEOS Si02 薄膜； 52a 〜PE-CVD SiH4 Si02 薄膜； 53〜SiN薄膜； 62〜下導電佈線埋入絕緣薄膜； 62a〜主要絕緣薄膜； 63, 6 7b〜保護層； 64, 69, 88b，88d，88f〜導電佈線溝； 65〜導電佈線； 65a〜TaN薄膜； 66b? 67a,82a,82c,83a,83c, 84a,84c, 85a, 85c, 86a, 86 c，8 7 a〜主要絕緣薄膜；
2060-4207-PF ； Nivek.ptd 第15頁 502405 五、發明說明（11) 66c〜第二上保護層； 6 7〜埋入式導電佈線絕緣薄膜； 67a〜主要絕緣薄膜； 68，88a, 88c，88e 〜開放部份（Qpening ); 70a〜TaN薄膜；
82a，82b，82c，82d，83d，84d，85d，86d87d 〜PE-CVD TMS Si02薄膜的保護層； 88a，88b，88p，88d，88e，88f 〜開放部份； 89a〜銅擴散防止薄膜；
101〜電漿CVD薄膜成形設備； 1 0 1 A〜阻隔絕緣膜被形成的地方之薄膜成形部分； 101B〜具有許多氣體供給來源之薄膜成形氣體供應部 分0 實施例說明 本發明的實施例，將會參考伴隨在下面的圖而加以解 釋。 (第一實施例） 第1圖係顯示如本發明第一實施例中半導體裝置及其 製造方法之平行薄板式電漿薄膜成形設備1 〇 1的侧視圖。
此電漿薄膜成形設備101的組成為，在基底20上含石夕 絕緣薄膜被形成的地方之薄膜成形部分1 〇 1A，和具有許多 氣體供給來源之薄膜成形氣體供應部分1 〇 1B，每一來源均 當做薄膜成形氣體的供給源。 ’、 如第1圖所示，薄膜成形部分101A包含了内壓可被降
2060-4207-PF · Nivek.ptd 第16頁 502405 發明說明（12) 低的反應室1，且反應室1經過排氣線4而連接到排氣裝置 6(EXhaUSting apparatus)。為了控制介於反應室1和'^排氣 裝置6的開與關的開關閥（Valve)5，在排氣線4的中間被提 供。如真空測量計（Vacuum gauge)，一個為了監測反應 室1的壓力，而在反應室1被提供之壓力量測方法。 〜 一對相互對立的上電極板（第一電極）2和下電極板（第 一電極）3在反應室1被提供。如真空測量計（ gauge) ’ 一個為j監測反應室！的壓力，而在反應室1被提 供之壓力量測方法。一對相互對立的上電極板（第一電極） 2和下電極板（第二電極）3在反應室1被提供。當提供一電 源功率為380kHz之低功率電源供應器（RF P〇wer supply)7 是被連接在下電極板時，提供一電源功率為13·56ΜΗζ之高 頻電源供應器（RF Power supply )7是被連接在上電極板。 被電漿化的薄膜成形氣體是藉著從電源供應器78所提供 到上電極板2與下電極板3的能源。上電極板2，下電極板 3 ,以及電源供應器7，8是構成電漿化薄膜成形氣體之電 漿產生方法。 電漿產生方法，有許多利用第一 2和第二3平行板型 (Paral 1 el-plate type)之電極板的電漿產生方法。利用 電子迴旋共振（ECR ; Electron Cyclotron Resonance)法 的電漿產生方法，或靠天線的高功率電源所照射出來的 Helicon 電槳等。 冋電極板（Higher Electrode)2也可被利用為氣體散 佈器。多數的接觸孔未示於圖中）是在上電極板（Upper
502405
Electrode)2中所形成的，並且接觸孔的開口部份是置放 在下極板3對面表面上的接觸孔開口部份，當做薄膜成形 氣體，的放電口（進入口）。薄膜成形氣體的放電口等等' 是被連接在通過管線9a的薄膜成形氣體供應區（p〇rt i〇n )101B。而且，視情況而定，上電極板2也會有加熱器（未 示於圖中）。這是因為，如果上電極板2在成形過程中升溫 到大約1 00度，可以避免薄膜成形氣體的反應物在上電極 板2上所形成之題粒黏附現象。 下極板3也可被用為基底20的載桌（Loading Table)。 加熱器12為了下極板3而被提供來昇溫承載在電極板3上的 基板20。 在薄膜成形氣體供應區（portion)lOlB中，含有Si - Η 鍵之烧氧基化合物的供應源，Si -Η鍵之環氧矽氮烷的供應 源，從〇2，Μ，Ν〇2，C〇2 ，C0和HJ群組中任何一個所選 出的含氧氣體而成的供應源，4的供應源，以及ν2的供應 源。 〜 含有Si-Η鍵之烷氧基化合物或Si—H鍵之環氧矽氮烷， 被當做應用在本發明的薄膜成形氣體，接下來所使用的， 可被用來視為典型的例子。 (i) 含有Si-Η鍵之烷氧基化合物（Alk〇xyl c〇mpound) 三甲氧基矽烷（Trimethoxysi lane (TMS : SiH(OCL) 3 )) (ii) Si-H鍵之環氧矽氮烷（Sil〇xane) 4次曱基石夕氮烧（丁61:^11161:1^18 11〇}(&1^;11^30:
2060-4207-PF ； Nivek.ptd 第18頁 502405 五、發明說明（14) (CH3)2his - 0-SiH(CH3)2) 這些氣體在薄膜成形氣體供應區101A的反應室1中經 由支線9b-9f和支線9所連接的地方被適當地提供。流率調 整器11a至lie與支線9 b-9f為了控制10b至l〇k開與關器的< 開/關〉閥10b，在支線9b-9f之中間被提供。為了控制管線 9a的開與關器1 0a在支線9a之中間被提供。而且，為了清 除在支線内9b-9e中所流的1^ 2氣體，介於供應源氮氣n2管 線9以及其餘的外至9 e之間的支線之控制開與關器的1 〇 1 ，1 Op和1 On被提供。除了 9b至9 e之間的支線之外，氮氣 N2也被用來清除支線9 a和反應室1的殘留氣體。 如前面所提到的薄膜成形設備1〇1，至少含有3丨—H鍵 之任何院氧基化合物（Alkoxyl compound)和Si-H鍵之環氧 石夕氮烧（Si loxane)的供應源以及含氧氣體的供應源被提 供’且為了電漿化薄膜成形氣體，電漿CVI)產生方法，2， 3，7和8也被提供。 含S 1 ’ 0 ’ c ’ Η的絕緣薄膜可在使用前面所提到的電 聚CVD產生设備的電漿CVI)法而被形成。所以，如第二部份 所展不在，下來將要說明，這是有可能形成具有低介電常 數的/微置水氣，厚，優良的抗水性絕緣薄膜。而且，此 絕緣薄膜對有機或無機塗層絕緣薄膜具有良好的黏附力， 而且有很高的能力來防止銅擴散。 具體祝明’提供高功率與低功率的電源供應器7，8分 別連接至第一 9 ^。τ _ , # 第一3 平行板型（Paral lel-plate type) 電極板。所以，帶將 電水可在分別連接至2和3電極板所使用的
502405 五、發明說明（15) 高功率與低功率電源而被產生。所以，用此法 絕緣薄膜是厚的。 成的 (第二實施例） 由本發明的發明人，經上述電漿CVD裝置所形成， 於含矽絕緣薄膜所做的調查結果，將會在下文被解釋。 首先，如同前面所提到的電漿CVD裝置，廣為人知的平^一 板型電漿CVD裝置被使用。上2電極板和下3電極板中的下 電極板3也被當傅基底支撐，且用來加熱基底的加熱器工2 在下電極板3被建立起來。 (樣品的成形） ★ 第2A至第2E圖係為本發明（含矽絕緣薄膜）有氧化石夕 薄膜（S i 0)的樣品斷面圖。 立在第2A圖中所示，一具有氧化矽薄膜（Si〇)的樣品S1 (意思為含矽絕緣薄膜），而且在下文將被稱為" TMS Si〇2薄膜"42a，此薄膜是在矽基底41上利用含三甲氧 基矽烷（Trimethoxysilane (TMS)的薄膜成形氣體的pE -CVD法所形成的。為了比較的理由，在矽基底41上利用含 四甲氧基矽烷（tetraethoxysilane) (TE0S)的薄膜成形 氣體的ΡΕ-CVD法所形成的具有氧化矽薄膜（Si〇)的比較樣 品CS1(在下文將被稱為"PE-CVD SiH4 Si〇2薄膜），和在 石夕基底41上利用含單矽烷（Monosi lane)(sin4)的薄膜成形 氣體的ΡΕ-CVD法所形成的具有氧化矽薄膜（Si〇)的比較樣 品CS2(在下文將被稱為” ΡΕ-CVD TEOS Si02薄膜）51a被提 供。
2060-4207-PF ； Nivek.ptd 第20頁 502405 五、發明說明（16) ^ 在第2E圖中所示，S1A樣品藉著在PE-CVD TMS Si02 4 2 a薄膜上進一步所被成形的電極板4 5而成形，s 1樣品在 PE-CVD TMS Si〇2 42a薄膜的碎基底41上被形成。水銀探針 被當做電極板45，且一介於水銀探針與pe-CVD TMS Si02 42a薄膜間的接觸面積是〇. 0230 cm2。 在第2B圖中所示，樣品S2， S3的成形是藉由，形成 具有含有7 mol%填酸（Phosphorus)的BPSG薄膜43，和大約 5 0 0nm的薄膜厚度，以及PE-CVD TMS Si02 42b薄膜，在石夕 基板上41，依序地，被測試。樣品S2中PE-CVD TMS Si02 42b薄膜的薄膜厚度被設定為1〇〇 ηπι，且樣品S3中PE-CVD TEOS Si02 4 2b薄膜的薄膜厚度被設定為200 nm。為了做比 較，比較樣品CS3用取代PE-CVD TMS Si 02 42b薄膜，具有 20 0 nm薄膜厚度的PE-CVD TMS Si 02 5 1 b薄膜，比較樣品 CS4用具有，類似地，200 nm薄膜厚度的PE-CVD SiH4 Si〇2 薄膜52b，且比較樣品CS5使用氮化矽（Si N)薄膜（在下文將 -被稱為"PE-CVD SiN薄膜）53，是以利用含SiH4，NH3 ,與 ~ N2，類似地，有200 nm薄膜厚度的薄膜成形氣體的電漿 CVD法所形成的，被準備起來了。 在第2C圖中所示，樣品S5，樣品S4，藉著在矽基板41 上，依序地，形成低介電常數絕緣薄膜44a，44b與PE-CVD TMS Si02薄膜42c而形程的。無機塗層絕緣薄膜44a在樣品 S45中被當做低介電常數絕緣薄膜，和有機塗層絕緣薄膜 4 4 b在樣品S 5 ’類似地，被使用。為了做比較，比較樣品 036,087，使用取代？£-(^1)丁1^8102薄膜4 2〇的？£-(^0
2060-4207-PF ； Nivek.ptd 第21頁 502405 五、發明說明（17) T E 0 S S i 02薄膜5 1 C，被形成。被當做低介電常數絕緣薄膜 的無機塗層絕緣薄膜44a，被使用在比較樣品CS6，而有機 塗層絕緣薄膜44b在比較樣品CS7，被類似地使用。 無機塗層絕緣薄膜為一種藉塗層液，如HSQ(商品名： 由Dow Corning Co· Ltd所製造），MSQ(商品名），R7(商品 名：由Hitachi Chemical Co· Ltd所製造）等等，將它塗 層上的絕緣薄膜。具有一個碳或少於一個碳的化合物被， 特別地，被當做·化合物成份，包括在塗層液内。有機塗層 絕緣薄膜為一種藉塗層液，如FLARE(商品名：由a 11 i ed
Signal Co· Ltd所製造），SiLK(商品名），R7(商品名：由 Dow Chemical Co· Ltd所製造）等等，將它塗層上的絕緣 薄膜。具有兩個碳或多於兩個碳的化合物被，特別地，當 做化合物成份，包括在塗層液内。 在第2D圖中所示，樣品S6是藉形成具有15〇 nm薄膜厚
度的PE-CVD TMS Si02薄膜42d(下保護層），具有2〇〇 膜厚度的塗層絕緣薄膜（主要絕緣薄膜）44C，和具有200 nm薄膜厚度的PE-CVD TMS Si02薄膜42e(上保護層），依序 地，在矽基板41上而形成的。塗層絕緣薄膜44c的形成， 是以旋轉塗層（Spin-Coating)塗層液（Fox (商品名））；藉 分解HSQ(Hydrogen SilseSquioxane)成為溶劑，然後在氮 氣中分別以150度’200度，與350度溫度下烘烤塗層液一 为1里。為了做比較，比較樣品CS8使用取代PE-CVD TMS
Si〇2薄膜42d的PE-CVD TEOS Si02薄膜51d被形成來，當做 下保遵層，而且比較樣品C S 9使用取代p E - C V D T M S S i 02薄
2060-4207-PF ； Nivek.ptd
第22頁 502405
膜 42d，42 e 的 PE - CVD TEOS Si02 薄膜 51d，51e 被形成， 當做上及下保護層，被準備起來。 樣品S1至S6的42a至42e PE-CVD TMS Si02薄膜，在 用前面所提到的電漿CVD裝置，是以接下來的薄膜成 f 件所形成的。 乂條 薄膜成形氣體：tms+n2o TMS氣體流率：i〇q seem 〇氣體流手：3 0 0 〇 s c c m 氣壓：0. 7 Torr 電漿化條件 應用在上電極板2的能量密度：q. 3 ff/cm2 (電力功率13· 56MHz) 應用在下電極板3的能量密度：〇. 3 W/cm2 (電力功率380 KHz ) 這個薄膜成形裝置，這些能量密度，分別地，對應到 應用能量750 W至電極板。 基板溫度：300-400度 薄膜成形厚度：t nm 前面所提到的電漿CVD裝置101也被用來形成比較樣品
CS1 的PE-CVD TEOS Si02 薄膜51a，比較樣品CS2 的PE-CVD SiH4 Si02 薄膜52a ’ 比較樣品CS3，CS4， CS6 至 CS9 的 PE-CVD TEOS Si02 薄膜51b-51e，比較樣品CS5 的pe_CVD
SiN薄膜53。 接下來’依上述所形成的42a至42e PE-CVD TMS Si02
2060-4207-PF ； Nivek.ptd 第23頁
薄膜的特性被檢驗。 (i ) 基本特性 述薄膜成形條件㈣膜成形率的範圍約是 1 477而形成仏⑽’以〇2薄膜的折射率範圍在 / 2 ·48，且薄膜應力是—250 Mpa 或 3·08χ 1〇9 dyne ciji使用具有波長6338 A(Angstr〇m)氦氖雷射的橢圓儀 e Usometer)被用來量測折射率。而且，光槓桿 (Optical Uver)雷射掃瞄系統被用來量測薄膜應力。 而且，薄膜厚度（t)是500 nm，pe-CVD TMS Si02薄膜 4 2 a的折射率疋3 · 9。樣品c 1A當做樣品被用來檢測相對介 電常數。 “ 在樣品S1A ’相對介電常數是建立在將一具有1MHz頻 率的小訊號放置在介於矽基板41和電極板45的DC電壓（V) 上所獲得的結果，並測量隨著DC電壓（V )的變化而改變的 電容所計算出來的。 (i i )碳與氮在薄膜的濃度 碳以及氮在PE-CVD TMS Si02薄膜42a的濃度，是以使 用樣品S1的Auger電子光譜法（AES Method)所測量的。 如量測結果，碳的濃度是1· 0 atoms%，而氮的濃度是 2· 1 atoms% 〇 (i i i)薄膜密度 碳與氮在PE-CVD TMS Si02薄膜42a的密度，使用樣品 S1，以廣知的X-Ray 干涉裝置（X-Ray Interference
2060-4207-PF ； Nivek.ptd 第24頁 502405 五、發明說明（20)
Methos)或重量量測裝置（Weight Measuring method)，所 檢測出來的。 為了要做比較，類似的檢測方式在，熱S i 〇2薄膜， PE-CVD TEOS Si02薄膜51a的比較樣品CS1，與取代pe-CVD TMS Si02薄膜42a的比較樣品CS2的PE-CVD SiH4 Si02薄膜 52a 〇 在第3A，3B圖中所示，可發現到pE —CVD TMS Si02薄 膜4 2a有2·33比乓他的絕緣薄膜高的薄膜密度，並且厚。 (i ν )薄膜的水氣量 薄膜的水氣量，使用樣品S1，以TDS( Thermal Desorption Mass Spectroscopy)法之下，在薄膜成形（層 積）後立刻取得的，以及薄膜在大氣壓中停留兩個星期後 所量測的。 這個TDS法是以’將樣品加熱，然後量測從樣品射出 的分子。為了要做比較的理由，類似的檢測方式在PE — Cvd TEOS Si〇2薄膜51a的比較樣品CS1中被執行。 此檢測方式的執行，是以TDS分析設備將樣品從室溫 加熱到800度，然後量化從樣品取出的水氣量。 第4圖所示為檢測結果的圖形。第4圖中，一座標圖以 線性比例指出含水氣量（wt%)和一橫座標圖以線性比例指 出溫度（°C )。 如薄膜成形（層積）後立刻執行的量測，當溫度從室溫 上升到800度時，PE-CVD TMS Si02薄膜42a的含水氣量是 0.11 wt%，反之PE-CVD TEOS Si〇2薄膜51a的含水氣量是
2060-4207-PF ； Nivek.ptd
第25頁 502405 五、發明說明（21) 0· 49 wt%。此外，如兩個星期後所執行的量測，pE-CVD TMS Si02薄膜42a的含水氣量僅僅增加〇· 2-0· 3 wt%，因而 含水氣量很少被改變。 如上所述，可發現到，結構水份（Structural water) (薄膜中獲得的水氣量，薄膜成形氣體以及在薄膜成形後 立刻取得的薄膜結構）和物理吸附水份（PhySicai abosorpt ion water )(是被吸附和物理吸附所進入的水 氣）’在PE-CVD TMS Si02薄膜42a中，相反地，比pe-CVD TEOS Si02薄膜51a中來的小。 (v) FT-IR吸附強度 然後，在樣品S1中，以FT-IR分析法（Fourier
Transform Infrared analysis method)，的紅外線吸附 強度所檢測的結果在第5 A圖所示。類似地，在比較樣品 CS1，CS2在第5B圖所示。 第5 A圖座標圖中，指出吸附強度是以線性比例被表達 (任意單位），而一橫座標圖，指出波數，是以線性比例 (cnr1)所表達，類似地，在第5β圖是真的。 如第5A圖所示，具有中央波數227〇一235〇 cm-i的範圍 的紅外線吸附強度的峰值被確認。相反的，如第5 B圖所 不’這樣的峰值並未在樣品CS1，CS2被看到。 (v i ) 抗水力 第2B圖中所示，pE-CVI) TMS Si02薄膜42a的抗水 I4生 以兩壓潮 '屋力測試（p r e s s u r e - c ο 〇 k e r t e s t)在樣品 SI ’ S2上為例。為了做比較，類似地檢測在使用取代pE-
502405 五、發明說明（22) CVD TMS Si02 薄膜42b 的PE-CVD SiH4 Si02 薄膜51b 的比較 樣品CS3和比較樣品CS5的pE_CVD 薄膜53中被應用。 高壓使潮濕測試的條件在隨後被給予。停留時間 (Leaving time)被用來當做參數。 溫度：1 2 1 度 氣壓：2 atm 潮、屋力：1〇〇 % R.T (Room Temperature) 抗水力的評古，是評估在高壓使潮濕測試後，包含在 檢驗的絕緣薄膜的Ρ = 〇鍵量而被執行的。為了要評估包含 在BPSG薄膜43的Ρ = 0鍵量，Ρ = 〇的吸附係數在藉著FT-IR分 析法被測量出來。如果水氣進入BPSG薄膜43中，在薄膜中 的P = 0鍵因為和水氣反應而消滅。此例，如果為了覆蓋 BPSG薄膜43的PE-CVD TMS Si02薄膜42b有高的抗水力，這 樣的薄膜水氣不會越過，導致BPSG薄膜43的P = 0鍵永遠不 會被消滅。結論，這是有可能性的，P = 0吸附係數隨時間 而改變，變的比較小的話，抗水力會變的比較大。 第6圖所示，為一包含磷酸的絕緣薄膜的隨時間改變 量，在高壓使潮溼力測試後被執行的圖形。一座標圖，指 出P = 0吸附係數（任意單位）是以線性比例被表達，而一橫 座標圖，指出停留時間OKhour))，是以線性比例（cm-i) 所表達。 如第6圖所示的結果’可發現到，即使在樣品S 2，S 3 被停留1 5 0小時後，他們的卜〇吸附係數也很不常從原始 P = 〇吸附係數改變’不管PE-CVD TMS Si02薄膜42的大厚
2060-4207-PF *. Nivek.ptd 第27頁 502405 五、發明說明（23) 度像比，樣品CS5的PE-CVD SiN薄膜53，這是，PE-CVD TfS Si02薄膜42b有，相似地，PE —CVD siN薄膜53的抗水 力。 而且，抗水力另外以樣品S3與比較樣品CS3 測的f壓潮溼力測試被檢測。 高壓使潮溼力測試的條件與上述相同。 結果在第7圖所示，第7圖的座標圖指出的抗水力是以 5性1匕表達·’而一橫座標圖，指出停留時間（H(h〇Ur ))，疋以線性比例（cm—υ所表達。 樣品S3與比較樣品CS3，CS4被用來當做參數。 ^八，i认抗水力的評估，是評估在高壓潮濕力測試後， 包各在松驗的絕緣薄膜的p = 〇鍵量而被執行 结束停留一"f"前的 吸附係數，假設為100，在高壓潮濕 刀/則忒後计异推知所得到的。 如第7圖所示，可發現到，樣品S3有抗 100H)，這超過了比較樣品CS3，CS4。 力為97.4/〇( (vi i)薄膜的漏電流 被檢測的樣品S1A在第2E圖示出被形成。那是， 發明在樣品S1，電極板45，在有薄膜厚度（ PE-CVD TMS Si〇2薄膜42上被形成。 ⑽的 流過矽基底41的漏電流和電極板45在加入— 底41和電極板45的電壓所測量出來的。 I於矽基 如結果，PE-CVD TMS Si〇2薄膜42a的漏電流，以電場
2060-4207-PF ； Nivek.ptd 第28頁 502405 五、發明說明（24) —--- 強度5 MV/cm的單物質在10-8 A/cm2的規則上，且 (Breakdown Vol tage)表示電場是1 〇 5 MV/Cm。 堅 在此情況下，因為本發明的絕緣薄膜本且+ S/N薄膜’很重要地’的小漏電流，不像含石夕和碳的者 薄膜，為了降低漏電流而引入的氧氣是不需要的。結心， 銅薄膜的表面會被引入的氧氣或引入製程的氧氣所^ 而導致來與銅薄膜接觸的阻隔絕緣薄膜隨時會剝落，是不 可能的。 θ / 疋 義 (viii)溥膜的黏附力（Adhesiveness ) 介於如本發明PE-CVD TMS Si〇2薄膜42c和下置低介電 常數絕緣薄膜44a，44b的黏附力在使用樣品S4，S5而被檢 測。而且，一樣品被控制在薄膜成形前的表面處理和一樣 品沒有被控制在表面處理被準備了，然後，類似的檢測被 執行。在薄膜成形前被執行的表面處理，是用Μ，nh3， Η 2等的電漿來將已經做好的表面做重整。 在比較方面，PE-CVD TEOS Si02薄膜51c被用來取代 PE-CVD TMS Si02薄膜4 2c，且類似的檢驗方式在用無機塗 層絕緣薄膜44a(比較樣品CS6)和有機塗層絕緣薄膜44b(比 較樣品CS7)，當做低介電常數絕緣薄膜，被執行。 在檢驗薄膜的黏附力的測試，剝落測試以利用膠帶 (Tape)和用化學機械研磨cMP(Chemical Mechanical Pol i shing)的剝落測試，在整個晶圓表面上被執行。 如檢驗結果，不管有沒有薄膜成形前的表面處理， PE-CVD TMS Si02薄膜42c對無機塗絕緣薄膜44a和有機塗
2060-4207-PF ； Nivek.ptd 第29頁 502405 五、發明說明（25) 絕緣薄膜44b均具有良好的黏附力。相反的，某程度 力的PE-CVD TEOS Si〇2 薄膜51c 比整個pE_CVD TMs 、 ，，的黏附力差。然後，黏附力的差異性是跟著表面2處專 理，膜成形前是否被應用。這是，#品被控制在薄膜處 高的黏附力。 者比樣…又有被控制在表面處理來的 (ix)如熱循環（Heat cycle)的缺陷產生率 關於樣品S6·和比較樣品CS8，CS9，如熱循環（Heat cycle)的缺陷產生率被檢測。對照的樣品被封在封裝 (Package)中。熱循環的測試條件在接下來被給予。 數被使用為參數。 & 高溫（持續時間）：150度（20 minutes ) 低溫（持續時間）：-55度（20 minutes )
循環數：100，200，30Q，500 C 結果在第9圖示出。第9圖的座標圖指出的缺陷產生率 (%)是以線性比例被表達，而一橫座標圖，指出樣品的種 類。樣品的種類為，樣品S6和比較樣品CS8，CS9，在前面 解=過，依序地，從左邊。隔開的面積是指示出，在特定 循環數時指出缺陷數（Fracti〇n defective)的柱狀圖，隔 開的面積是由指出缺陷數在1〇〇度時的橫向線所晝出的， 隔開的面積是由指出缺陷數在2〇〇度時的垂直線所畫出的 ’隔開的面積是由指出缺陷數（Fract i〇n def ecU ve)在 300度時的斜線所晝出的。在黑底上和白色隔開的面積是 指出缺陷數在5〇〇度。
五、發明說明（26) 如第9圖示出，揭 的本發明的氧化矽，缺；丄用：做上保護層與下保護層 但是缺陷產生率是約2 3广3〇〇Λ或更高時被產生出來，
Rnn辩拄祕a 3 /。 ’即使缺陷產生率在3〇〇度或 500度時增加。比較樣品CS8，在 時，當做在上保護芦盥下保罐 :的氧化矽52d 從100度到500度時被很一致地產+ ψ水更:#缺陷機手在 # 0/ 丁攸很致地產生出來，且整個缺陷產生 羊为25 。比較樣品CS9，在不使用上保護 層的本發明的氧化矽42d，42ρ日年，址於德Ύ 、下保。隻 麻成立丄I / 42e時，缺陷機乎從100度到500 度時被產生出來，特別說明的是，缺陷產生率在3〇〇度或 5 0 0度時增加’且整個缺陷產生率約5 3 %。 (X)對銅薄膜的阻隔特性檢測 (a) TDDBCTime Dependent Dielectric Breakdown ) 測試TDDB測試是，當電壓被用在樣品時，到達介電擊穿 (Dielectric Breakdown)所需要的時間。 此被檢測的樣品的準備是被依序地層疊，如本發明的 PE-CVD TMS Si〇2薄膜和在石夕基底上的銅薄膜。在比較方 面，類似的檢測被應用來使用取代PE-CVD TMS Si02薄膜 的PE-CVD TEOS Si〇2薄膜的樣品，且此樣品置入TiN薄膜 介於銅薄膜和PE-CVD TEOS Si02薄膜之間。 如檢驗結果’10x 105秒的擊穿壽命（breakdown lifetime)是在電場強度為8 MV/cm時所取得的。 相反的，在使用PE-CVD TEOS Si02薄膜的樣品，在電 場強度為8 MV/cm時，可得到每10 X 1〇5秒規則的擊穿壽 命。這意味著，使用PE-CVD TMS Si02薄膜樣品的擊穿壽
2060-4207-PF ； Nivek.ptd 第31頁 502405
命比使用PE-CVD TEOS S%薄膜的樣品多了機乎六位數。 在置入TiN薄膜介於銅薄膜和PE-CVD TE〇s Si〇2薄膜 之間的樣品’在電場強度為7· 5 MV/cm時，可得到每iq χ、 1 05秒規則的擊穿壽命。 如上述，這是可以認為，使用pE-CVD TMs Si02薄膜 樣品的擊穿壽命比使用PE - CVD TEOS Si 02薄膜的樣品多了 機乎六位數，且對銅有阻隔特性，這是和TiN薄膜相似 的，或著比它還多。 (b)熱阻抗的檢測（Heat Resistance) 如第1 0圖示出，此被檢測的樣品的準備是層疊，如本 發明的125 nm厚度的PE —CVD TMS Si〇2薄膜與在矽基底上 的銅薄膜（未顯示），因而互相接觸在一起。 此檢測是量測ΡΕ-CVD TMS Si〇2薄膜中的濃度分佈狀 態:在以薄膜成形（以第1 〇圖的點線所代表）後立刻取得的 狀悲的基礎上，在樣品已做了預設的時間後（三種，即是 ，1小時（連鎖雙破折線），7小時（實線），15小時（點— 破折線）），在470度的溫度下。 第1 〇圖所示為檢測結果的圖形。第丨〇圖，在左邊的座 標圖指出鋼濃度’與矽濃度（cm_3 )，被表達為對數比例 (Logarithmic scale)。橫座標圖，指出量測從pe-cvd TMS Si〇2薄膜表面到銅薄膜邊的深度（nm)是線性比例 (Linear Scale) 〇 如第1 0圖所示，分佈是不常從薄膜成形後立刻取得的 为佈而改變。換句話說，可發現到，PE 一 cvd TMS Si02薄
2060-4207-PF； Nivek.ptd 第32頁 五、發明說明（28) 膜對銅有著非常有效的阻隔特性 如上述，含有Si-Η鍵之烷氧 compound)，如TMS，被使用，卷土 化 a *(Α11ί0χΗ 體中。但是，含有si—H鍵之環：：=3在薄膜成形氣 被使用。 7氮烷（Sil〇xane)也可能 而且在上述，化〇被用來當做含氧翁 02，N〇2 ’ co2，C0，及M群組氧^體^疋’從 被使用。 订個所選出的也可能 上述：膜：二，二與H2群組中任何-個所選出而被加人 上述的/專膜成形氣體，則密度可以 * 。 (第三實施例） 9 ° 法將發明的第三實施例的半導體裝置製造方 法將t下文的參考第11A以及第11B圖而被解釋。 第11A圖係為如本發明第三實施例的半導體裝置斷面 視圖，第11B圖係為沿著第11A圖線的斷面視圖。 此半導體裝置是由約1 m厚的Si〇F薄膜所做成的下埋 入，導電佈線絕緣薄膜32在基底31上，下導電佈線溝32a ’是由下埋入式導電佈線絕緣薄膜32和埋在裏面的下導電 佈線33所形成。而且，由本發明約1〇 ηιη厚pe —CVD TMS S1 〇2薄膜（含矽絕緣薄膜）所做成的導電佈線層間絕緣薄膜 (保護層）34，和由約1 m厚的SiOF薄膜所做成的上導電佈 線埋入絕緣薄膜3 5，依序地，層疊所形成。如本發明的 ?£-(^〇1^13 8丨02薄膜，具有波數227 0-235 0(：111-1範圍的紅 外線吸附強度的峰值，以及2· 25-2· 40 g/Cm3範圍的薄膜
2060-4207-PF ； Nivek.ptd 第33頁 502405 五、發明說明（29) 岔度’以及3·3-4·3範圍的相對介電常數。 一接觸孔3 4 a在導電佈線層間絕緣薄膜3 4被形成，一 上導電佈線溝35在上埋入式導電佈線絕緣薄膜32a被形 成。上導電佈線溝3 5有比接觸孔3 4 a還大的開口面積，並 與接觸孔34a相通。 一 TaN(銅擴散防止薄膜）36a和銅薄膜36b，被埋入在 接觸孔34a和上導電佈線溝35，以雙鑲嵌法（Dual Damascene meth9d)埋入來形成，
^PE：CVD
Si〇2薄膜所做成的最上層保護層38所覆蓋。 如本申請書發明人在前面提到所做的實驗，具有前述 =性，本發明PE_CVD TMS Si〇2薄膜具有高機械強度， Ϊ二ΐί力’和類似於㈣薄膜的低水氣，而且有比“N 薄膜低的介電常數。 本π 二=例，當接觸銅薄膜33b時，具有前述特性的 I t eTMS Si〇2薄膜’所做成的導電佈線層間絕 接2d形成來覆蓋上導電佈線33的銅薄膜33b。當 ’最上層保護層38是被形成來覆蓋上導 %怖綠<37的鋼薄膜361)。 sin ^ # ^ ^ ^ ^ ^ > t t ^ ^ ’專膜時’匕此防止銅從下導雷你绩卜 導”散到相關的周邊電路導電佈線33及上 層間ί緣：膜3下導：：Ϊ:緣薄膜32是被導電佈線 厅覆盖’而上導電佈線埋入絕緣薄膜35是
502405 五、發明說明（30) 被覆蓋在關於導電佈線層間絕緣薄膜34與最上層保護層38 的上表面及下表面中。如此地，埋入式導電佈線絕緣薄膜 3 2，3 5的外來水氣的滲透可被阻擋，所以埋入式導電佈線 絕緣薄膜32，35的相對介電常數可以避免被改變，因為水 氣的吸附。 而且，因為下導電佈線3 3是被導電佈線層間絕緣薄膜 34所覆蓋，上導電佈線37是被最上層保護層38所覆蓋，導 電佈線33，37的.腐蝕可以被避免。 接下來，前面提到的半導體裝置製造方法將被描述。 TMS + N20被用來當做導電佈線層間絕緣薄膜34的薄膜成形 氣體，這是將下埋入式導電佈線絕緣薄膜放入下導電佈線 33被埋入的地方以及上埋入式導電佈線絕緣薄膜35放入上 導電佈線37被埋入的地方。 首先，如第11 A圖所示，具有1 um薄膜厚度的siOF所 形成的薄膜，埋入式導電佈線絕緣薄膜32是在矽基底31 (基底）上所形成的。然後，導電佈線溝32a是由蝕刻埋入 式導電佈線絕緣薄膜32所形成的，然後，TaN薄膜33a在導 電佈線溝32a的内表面上所形成，如同銅擴散防止薄膜。 然後’銅晶種（Seed)層（未顯示）在TaN薄膜的表面上，以 濺鍍法（Sputter method)形成，然後銅膜33b在那裏以鍍 層法（Plat ing method)被埋入。銅膜33b與TaN薄膜33a， 兩者均以CMP法來平坦其表面。因此，銅膜33b所組成的下 導電佈線33與TaN薄膜33a被形成。這些元素構成基底2〇。 然後，具有幾十個nm薄膜厚度的PE-CVD TMS Si02薄膜
2060-4207-PF ； Nivek.ptd 第35頁 502405 五、發明說明（31) 所做成的導電佈線層間絕緣薄膜34在以使用TMS + N20的電 漿CVD法下被形成。相關的細節部份將在下文被解釋。 那是，為了要形成PE_CVD TMS Si02薄膜，首先基底 20被載入在電漿薄膜成形設備1 〇 1的反應室1中，然後由基 底支撐架23所支撐。然後，基底20被加熱並維持在35〇度 的溫度。TMS與^0氣體被引入以第1圖分別地所示的1〇〇 seem和300 seem流率，來維持〇·7 torr的氣壓電漿薄膜成 形設備1 0 1的反應室1中。 然後’具有380 KHz功率的0· 3 w/cm2的電源被應用在 下電極板3 ’而具有13· 56 MHz功率的0.3 w/cm2的電源也 被應用在上電極板2。 結論’ TMS與Νδ0被電漿化。具有幾十個⑽薄膜厚度的 PE-CVD TMS Si〇2薄膜所做成的導電佈線層間絕緣薄膜34 ’在維持這條件一預設時間後被形成。如檢驗，成形的 PE-CVD TMS Si〇2薄膜所構造成的導電佈線層間絕緣薄膜 34有約3· 9的相對介電常數，這是以1 mHz功率，且在電場 強度為5 MV/cm時有1〇-8 A/cm的漏電流所量測出來的。 然後，具有1 um薄膜厚度的si〇F所形成的埋入式導電 佈線絕緣薄膜35是在導電佈線層間絕緣薄膜34上，並使用 和形成Si OF薄膜一樣的方法所形成的。 然後，主要由鋼薄膜36b所做成的連接導體36和上導 電佈線37是以廣為人知的“雙鑲嵌法，，（Dual Damascene method)所形成的。有許多和雙鑲嵌法一樣的方法，接下 來，一個例子將會被，詳細地，在裏面解釋。
2060-4207-PF ； Nivek.ptd 502405 五、發明說明（32) 这是，一阻抗層在埋入式導電佈線絕緣薄膜35上被形 成，然後，一阻抗層開放部份在接觸孔成形區域以黃光法 (Photolithography Method)而被形成。然後，為了要通 過埋入式導電佈線絕緣薄膜35與導電佈線層間絕緣薄膜W 的開放部份，所以將開放部份蝕刻。結論，接觸孔34&在 埋入式内導電佈線絕緣薄膜3 4 5中被形成了。 然 電佈線 間絕緣 區域， 。然後 放部份 具備有 能力， 接接觸 3 5被形 然後 後，另一個阻抗層被形成 溝形成區被形成。阻抗層 薄膜3 4中被形成出一個比 且在導電佈線層間絕緣薄 ，埋入式導電佈線絕緣薄 。這個時候，因為下置導 為了抵抗導電佈線埋入層 餘刻被停止在導電佈線層 孔34a的導電佈線溝35a在 成0 開放部份在導 的開放部份在導電佈線層 接觸孔3 4 a還要大的開放 膜34裏面含有接觸孔34a 膜35被餘刻經過阻抗層開 電佈線層間絕緣薄膜3 4， 絕緣薄膜3 5的餘刻氣體的 間絕緣薄膜34。結論，連 埋入式導電佈線絕緣薄膜 然後，銅薄膜3 6b在接觸孔34a的内表面，如上述的導 電佈線溝35a，被形成，一銅晶種層（Cu seed layer)藉著 濺鍍法被形成，而且，然後，一連接導體36和上導電^線 ^藉著將銅薄膜36b裏面填滿而被形成。上述的步驟叫做 雙鑲嵌法（Dual Damascene method)。 然後，一保護層38以薄膜成形法，被形成在本發明被 應用的整個表面上。因此，此半導體裝置完成。 如上所述，如本發明的第三實施例，當做導電佈線層
2060-4207-PF ； Nivek.ptd 第37頁 502405 五、發明說明（33) " —----- 間絕緣薄膜34的PE-CVD TMS Si02薄膜在脾锋赠山， 電水化後，而被形成。TMS的組成是由含有以刊鍵之烷氧 基化合物（Alkoxyl compound)和含氧氣體的ν2〇反應而成 如本發明的？£-(^0了113 81〇2薄膜大約有39的相對 電常數和類似SiN薄膜的膜厚。所以，整個介於導電佈線 的絕緣薄膜的有效介電常數，當維持對銅的高阻隔特性和 低漏電流時，在不降低保護層的功能下，可被降低。 相對的’第12A以及第12B圖是展示出，如比較樣品的 夕層導電佈線結構。從第11 A以及第11 b圖中所引述出來的 不同處為，一被各具有幾十個nm薄膜厚度的39a，39c SiN 薄膜所夾層的導電佈線層間絕緣薄膜39的具有大約1 薄 膜厚度的SiO薄膜39b，被用來取代由本發明所應用的 PE-CVD TMS Si〇2薄膜所做成的導電佈線層間絕緣薄膜34 ’然後，具有幾十個nm薄膜厚度的SiN薄膜40被用來取代 由PE-CVD TMS Si02薄膜所做成的保護層38。 在這個例子，因為具有大約7 · 2的高相對介電常數的 SiN薄膜39a，39c，40被使用了，所以整個介於導電佈線 的絕緣薄膜的介電常數變高了。在第12A圖，第12B圖以及 第11A和11B圖中參考的元素所代表的意義是相同，所以他 們的解釋將被省略。 在這個方法，如本發明的第三實施例，從銅導電佈線 33，37的銅擴散，在沒有像SiN薄膜的阻隔絕緣薄臈下可 被阻擋’且整個介於導電佈線的阻隔絕緣的低介電常數能
502405 五、發明說明（34) 被達成。 而且，由PE-CVD TMS Si02薄膜所做成的導電佈線層 間絕緣薄膜34，在介於以Si 0F薄膜所形成的下埋入導電佈 線絕緣薄膜32以及上埋入導電佈線絕緣薄膜35之間被中置 入，且由PE-CVD TMS Si02薄膜所做成的最上層保護層38 也被形成來覆蓋上埋入導電佈線絕緣薄膜35。所以，到周 邊電路的氟（Flo urine)元素擴散，在藉著埋入式内導電佈 線絕緣薄膜34和皋上層保護層38可被避免。 此外，導電佈線層間絕緣薄膜34被形成來覆蓋主要以 銅溥膜33a所形成的下導電佈線33，且最上層保護層38被 形成來覆蓋主要以銅薄膜3 6a所形成的上導電佈線37，到 周邊電路的銅元素擴散可被防止。 進一步，因為本發明本身的絕緣薄膜的漏電流，像 SiN薄膜，是非常小的，要減少漏電流而將氧氣引入並不 是必要的’不像含矽，碳的絕緣薄膜。因此，這是沒有可 能性的，下導電佈線33和上導電佈線37的銅薄膜33b，37b 的表面會因為被所引入的氧氣或引入製程的氧氣所氧化， 導致連接銅薄膜33b，37b，的内導電佈線埋入絕緣薄膜34 和最上層保護層3 8隨時會剝離。 、 由包括含石夕無機化合物或有機化合物的塗層液 的塗層絕緣薄膜可被當做埋入式導電佈線絕緣薄膜32 使用。在此例，PE-CVD TMS Si〇2薄膜當做導電佈線异門 絕緣薄膜34，或對塗層絕緣薄膜有良好黏附力 θ 薄膜的剝落可被防止，而且從塗層絕緣薄膜到周邊= 1 2060-4207-PF » Nivek.ptd 第39頁 502405 五、發明說明（35) 水氣的放電也可被更完全地防止。 (第四實施例） 接下來，如本發明的第四實施例的半導體裝置製造方 法將在下文的參考第13A圖，13G圖而被解釋。 第1 3G圖係為如本發明第三實施例的半導體裝置斷面視 圖〇 如第1 3 G圖所示，此半導體裝置是下導電佈線埋入絕 緣薄膜6 2在基底61上所提供的。下埋入式導電佈線絕緣薄 膜62是由主要絕緣薄膜62以及約50 nm厚PE-CVD Si02薄 膜所做成的第一上保護層6 3 a，依序地層疊所形成。由當 做銅擴散防止薄膜的TaN薄膜65a所組成的下導電佈線65和 銅薄膜65b，埋入在下埋入式導電佈線絕緣薄膜62所挖出 來的下導電佈線溝。一半導體基底，其他傳導層或絕緣基 底，可被用來當做主要基底61。 此半導體裝置是以在前面所提到的元素，有接觸孔6 8 的導電佈線層間絕緣薄膜6 6以及埋入在上導電佈線71中 的，上埋入式導電佈線絕緣薄膜67在導電佈線溝69所提供 的。 ’、 具有接觸孔68的導電佈線層間絕緣薄膜66是以本發明 中約50 nm厚PE-CVD Si02薄膜所做成的第二上保護層66a ’主要絕緣薄膜66，和本發明中約50 nm厚PE-CVD Si02 溥膜所做成的第二上保護層6 6 c所構成。埋入式上導電佈 線絕緣薄膜67是以主要絕緣薄膜67a和本發明中約5〇 nm 厚PE-CVD Si〇2薄膜所做成的第三上保護層67b所構成。
2060-4207-PF * Nivek.ptd 第40頁 502405 五、發明說明（36) 導電佈線溝6 9有比接觸孔6 8大的開放區域，且被形成 來連接接觸孔68。接觸孔68和導電佈線溝69被，完整地， 埋入在，由當做銅擴散防止薄膜的TaN薄膜7〇a和銅薄膜 7 0 b所組成的連接導體7 〇，和由當做銅擴散防止薄膜的τ a n 薄膜70a和銅薄膜7〇b所組成的上導電佈線71。且整個最上 層表面被由本發明中PE-CVD Si02薄膜所做成的最上層保 遠層7 2所覆蓋。 具有低介電.常數的S i OF薄膜和多孔隙絕緣薄膜可被使 用在如上述的主要絕緣薄膜62a，66b，67a。 如本發明的PE-CVD TMS Si02薄膜，具有波數2270-23 5 0 cm_1範圍的紅外線吸附強度的峰值，以及2. 25-2. 40 g/cm3範圍的薄膜密度，以及3· 3-4· 3範圍的相對介電常 數。 如上所述，PE-CVD TMS Si02膜，有高機械強度，厚 ，高抗水性，有至少類似氮化矽（Si N)的薄膜水氣度，及 較氮化石夕（S i N )低的相對介電常數。 如這個實施例，下埋入式導電佈線絕緣薄膜6 2 a的主 要絕緣薄膜62a被具有上述特性的PE-CVD Si02薄膜所做成 的保護層6 3 a所覆蓋，而且主要絕緣薄膜6 6 b，6 7 a被保護 層66a，66c以及具有上述特性的PE-CVD Si 02薄膜所做成 的保護層6 6 c，6 7 b，分別地所覆蓋。所以，保護層β β a， 6 6c，6 7b可以防止外來水氣滲透進入主要絕緣薄膜63a， 66b，67a中，亦可以防止主要絕緣薄膜63a，66b，67a的 相對介電常數改變。進一步，因為保護層66a，66c，67b
2060-4207-PF ； Nivek.ptd 第41頁 502405
可以防止外來水氣滲透進入半導體的内部，導電佈線β5 71的腐蝕可以被防止。 ’ 66a，66c，67b是由具有低 Si〇2薄膜與SiN薄膜所形成， ，71之間的絕緣薄膜可降低它 而且，因為保護層63a 相對介電常數的PECVD TMS 整個中置入介於導電佈線65 的介電常數。 進一步，具有上述所提及特性的PE —CVD Si〇2薄膜所 做成的保護層66a被形成來覆蓋下導電佈線β5，特別是銅 薄膜65b，具有上述所提及的特性的PE-CVD Si〇2薄膜所做 成的最上層保護層72被形成來覆蓋上導電佈線了丨，特別是 銅薄膜70b。所以，保護層66a，72可以防止銅從主要是銅 薄膜65b，70b所做成的導電佈線65，71擴散到關於周邊電 路的地方。 第1 3 A至第1 3 G圖係為如本發明第四實施例的半導體 裝置製造方法的斷面視圖。TMs+^o被用來當做保護層63a ，66a，66c，67b，72的薄膜成形氣體。 首先，如第13A圖所示，熱氧化薄膜，bpsg薄膜，或 其他相似的，所做成的下置絕緣薄膜62a在主要基底61上 被形成，然後，約50 nm厚的PE-CVD TMS Si〇2薄膜63a在 使用當做薄膜成形氣體的TMS + N2〇的電漿CVD法所形成。成 形的PE-CVD TMS Si〇2薄膜63a有約3.9的相對介電常數， 這是以1 MHz功率，且在電場強度為5 MV/cm時有1〇-8 A/cm 的漏電流，所量測出來的。 然後，如第1 3 C圖所示’導電佈線溝6 4是線路圖案化
2060-4207-PF； Nivek.ptd 第 42 頁 502405 五、發明說明（38) '一 PE-CVD TMS Si〇2薄膜63a和下置絕緣薄膜62a所形成的。 PE-CVD TMS Si02薄膜63a扮演保護層。 然後，如第13C圖所示，一TaN薄膜在當做導電佈線溝 64内表面上的銅擴散防止層被形成。然後，一銅種層（未 顯示）被形成，然後一銅薄膜651)被填入來形成由TaN薄膜 6 5a和銅薄膜65b所組成的下導電佈線65。 然後’如第13D圖所示，本發明中pE-CVD Si〇2薄膜所 做成的阻隔絕緣·薄膜6 6a用來覆蓋下導電佈線65被形成了 ，然後’當做導電佈線層間絕緣薄膜主體的絕緣薄膜6 6 b 和本發明中PE-CVD Si02薄膜所做成的保護層66c，在連接 導體被埋入的導電佈線層間絕緣薄膜所形成的地方被形 成。然後，本發明中PE-CVD Si02薄膜所做成的埋入式導 電佈線絕緣薄膜的主要絕緣薄膜67a與保護層67b在保護層 6 c上’以同樣的方法，在連接導體被埋入的導電佈線層間 絕緣薄膜所形成的地方被形成。在這個例子，具有低介電 常數的Si0F薄膜被用來當做導電佈線層間絕緣薄膜66的主 要絕緣薄膜66b和内埋入式導電佈線絕緣薄膜67的主要絕 緣薄膜6 7 a，類似於第三實施例。 然後，如第13E圖至第13G圖所示，連接導體70和上導 電佈線71藉由廣為人知的雙鑲嵌法而形成。雙鑲嵌法將會 詳細地在下文中被解釋。 這是，阻抗層在埋入式導電佈線絕緣薄膜67b上被形 成，然後，阻抗層開放部份在接觸孔形成區域，以黃光法 (Photolithography Method)而被形成。然後，保護絕緣
2060-4207-PF ； Nivek.ptd 第43頁 五、發明說明（39) -—----- ,主要絕緣薄膜67&，保護層66c，和主要絕緣薄 ^ 被蝕刻經過開放部份的阻抗層，來穿過他們。結 :開放部份68在導電佈線層間絕緣薄膜的保護層66c和 主要絕緣薄膜66b被形成了。 、然後，另一個阻抗層（未顯示）被形成，且然後一開放 :饧，導電佈線溝形成區被形成。阻抗層的開放部份在這 阻抗層中被形成出一個比第一開放部份還要大的開放區 ，*並且包括第一開放部份，然後，保護層67b和主要絕 ，薄膜67a被姓刻經過開放部份的阻抗層，來穿過他們。 =個時候，因為置於下方保護層6 6 c有用來抵抗主要絕緣 f膜67a的茲刻氣體的能力，蝕刻被停止在保護層66c。結 謂，導電佈線溝被形成在埋入式導電佈線絕緣薄膜Μ。然 後，接觸孔68的形成是將保護層66a蝕刻而穿過所形成 的。結論，下導電佈線65從接觸孔68的底部份被曝露出來 ，而導致下導電佈線65與導電佈線溝69經過接觸孔68被， 相互地連接。 然後，TaN薄膜在接觸孔68和導電佈線溝69的内表面 ^被形成，然後，一銅種層（未顯示出）被形成，然後一 薄膜70b在連接導體7〇和上導電佈線71上面填入。上的 步驟叫做雙鑲嵌法。 、 &的 P^-CVD TMS Si〇2薄膜所做的保護層72，藉著本 中的薄膜成形法，在整個表面上被形成。 如上所述，如第四實施例的半導體製造方法， 是執行將絕緣薄膜和保護層從底部，依序地層疊所形成的
502405 五、發明說明（40) 導電佈線層間絕緣薄膜6 6和埋入式導電佈線絕緣薄膜6 7， 而且，然後越過保護層，這樣他們的開放區域被，依序地 從底部，分別地，擴大來，交替地，形成接觸孔68以及連 接接觸孔68的導電佈線溝69。換句話說，保護層66(：扮演 主要絕緣薄膜67a的下置薄膜是被，選擇地，蝕刻絕緣薄 膜6 7a所#刻出來的。因為應用本發明的保護層66c是厚 的’這樣的薄膜能’有效地當做光罩來作用或這樣的薄膜 能’有效地’當·做停止器來作用，來防止下置絕緣薄膜 6 6 b被過度的蝕刻。 這個例子’具有低介電常數的塗層絕緣薄膜可被用來 當做取代Si0F薄膜的主要絕緣薄膜66b，67a。 (第五實施例） 接下來，如本發明的第五實施例的半導體裝置製造方 法將在下文的參考第14圖中被解釋。 第1 4圖係為如本發明第五實施例的半導體裝置斷面視 圖。 如本實施例的半導體裝置提供一個疊層組織，是，依 序地，將導電佈線層間絕緣薄膜82，埋入式導電佈線絕緣 薄膜83，導電佈線層間絕緣薄膜84，埋入式導電佈線絕緣 薄膜85，導電佈線層間絕緣薄膜86以及埋入式導電佈線絕 緣薄膜87在基底81上，從底部，依序地，層疊所形成的。 較詳細說明，它的成形是藉由將絕緣薄膜82a/82c， 83a/83c ，84a/84c ，85a/85c ，86a/86c ，87a ，交替地， 層疊所形成低介電常數絕緣薄膜，那是導電佈線層間絕緣
2060-4207-PF ； Nivek.ptd 第45頁 502405 五、發明說明（41) 薄膜82，84，86和埋入式導電佈線絕緣薄膜83，85，87， 分別地，以及形成本發明PE-CVD TMS Si〇2薄膜的保護層 82d，83d ’84d，85d，86d，87d 的主體。對本發明的pe- CVD TMS Si02薄膜，具有波數22 70-2350 cm-1範圍的紅外 線吸附強度的峰值，以及2·25-2·40 g/cm3範圍的薄膜密 度，以及3· 3-4· 3範圍的相對介電常數。 這個例子，上述S i 0F薄膜或上述塗層絕緣薄膜可被用 來當做形成低介電常數絕緣薄膜的絕緣薄膜82a/82c，83a /83c ， 84a/84c ， 85a/85c ， 86a/86c ， 87a 。 那是，導電佈線層間絕緣薄膜82，84，86是藉由將絕 緣薄膜 82a/82c，84a/84c，86a/86c 與保護層 82d，84d， 86d從底部依序地層疊所形成的。而且，埋入式導電佈線 絕緣薄膜83，85，87是藉由將絕緣薄膜83a/83c，85a/85c ，8 7a與保護層83d，85d，87b從底部，依序地，層疊所形 成的。 且 第五實施例5中，本發明PE-CVD TMS Si02薄膜所做成 的絕緣薄膜（保護層）82d ’84d，86d被中置在介於導電佈 線層間絕緣薄膜8 2，8 4，8 6的主要絕緣薄膜8 2 a / 8 2 c， 84a/84c ’86a/86c之間，分別地，而且，本發明pE — cvd TMS S i 〇2薄膜所做成的絕緣薄膜（保護層）μ &，8 5 b被中 置在介於埋入式導電佈線絕緣薄膜8 3，8 5的主要絕緣薄膜 83a/83c，85a/85c之間。因為當做主要絕緣薄膜的低介電 常數絕緣薄膜中應力的原因，裂痕隨時會發生，絕緣薄膜 (保護層）82d，84d，86d和絕緣薄膜（保護層）83b，85b、
2060-4207-PF ； Nivek.ptd 第46頁 502405 五、發明說明（42) 被中置來防止如此的裂痕。 然後，接觸孔88a，88c，88e在導電佈線層間絕緣薄 膜82，84，86中被形成以及導電佈線溝88b，88f，88d在 埋入式導電佈線絕緣薄膜83，85，87中被形成。那是，接 觸孔88a，88c，88e以及導電佈線溝88b，88d，88f被，交 替地’形成，這樣他們的開放部份從較低面被，依序地， 擴大且接觸孔88a，88c，88e，以及它的鄰居導電佈線溝 88b，88d，88f被，交互地，連接起來。 由TaN薄膜所做成的銅擴散防止薄膜89a在接觸孔88a ’88c ’88e與導電佈線溝88b，88d，88f的内表面上被形 成且然後一銅薄膜8 9 b被埋入經過整個銅擴散防止薄膜 89a裏面内。埋入在接觸孔88&，88c，88e中的銅擴散防止 薄膜89a和銅薄膜89 b，分別地，扮演著連接上下導電佈 線的連接導體。在導電佈線溝881)，88ci，88f中的銅擴散 防止薄膜8 9 a和銅薄膜8 9 b，分別地，構成導電佈線。 PE-CVD TMS Si〇2薄膜所做成的保護層9〇，那是本發 明絕緣薄膜，被形成在最高部份，用來覆蓋最高導電 線。 構造是藉由將銅薄膜所形成或主要由銅薄膜所形成的 埋入式導電佈線在内導電佈線絕緣薄膜，像第丨3D圖中的 基底2 1，所築構而成的，舉例，或許可被用來當做基底 81。在這個例子中，此導電佈線也是被連接到覆蓋導電 線的保護層中所形成的接觸孔88a2的連接導體89。 如上所述，如本發明第五實施例的半導體裝置，雖然
、發明說明（43) =層人導電佈線有許多層中的三層益且它的數量比第五實 轭例的多，如第四實施例的優勢被獲得了。 、、在第五實施例中所解釋的製造方法可被用來當做上述 f導體裝置的製造方法。這樣的製造方法將會在被下文中 簡要的解釋。在本例中，TMS+N2〇被用來當做，保護層82(1 ’ 83d，84d，8 5d，8 6d，8 7d 和絕緣薄膜82b，83b，84b， 85b，86b，的薄膜成形氣體。 那是，如第13D圖，PE-CVD TMS Si〇2薄膜（在下面稱 為"82b-87b")所做成的低介電常數絕緣薄膜82a，82c， 83a ’83c ’84a，84c，85a，85c，86a，86c，87a 與絕緣 薄膜82b，82d，83 b，83 d，84 b，84 d，85 b，85 d， 86 b，86 d，87 b被，交替地，在基底81上從較下層所形 成。絕緣薄膜8 2 a到8 2 d被稱為導電佈線層間絕緣薄膜8 2， 絕緣薄膜8 3 a到8 3 d被稱為埋入式導電佈線絕緣薄膜8 3，絕 緣薄膜84a到84d被稱為導電佈線層間絕緣薄膜84，絕緣薄 膜85a到85d被稱為埋入式導電佈線絕緣薄膜85，絕緣薄膜 8 6 a到8 6 d被稱為導電佈線層間絕緣薄膜8 6，絕緣薄膜8 7 a 到87d被稱為埋入式導電佈線絕緣薄膜87。這是，導電佈 線層間絕緣薄膜82，等和埋入式導電佈線絕緣薄膜83，等 是以至少兩組為一組，如一組為當做下層的絕緣薄膜82a -87a所組成的，以及當做上層的保護層82b-87b。 然後，如第13E圖以及13F圖，開放部份88a —88f在導 電佈線層間絕緣薄膜82 ’和埋入式導電佈線絕緣薄膜83等 被形成，是，交替地’層憂入’來越過，這樣的開放面積
2060-4207-PF ^ Nivek.ptd 第48頁 502405 五、發明說明（44) 被依序地’擴大且相互連接在一起。這些開放部份8 8 a — 88f被當做接觸孔88a ,88c，88e，以及連接到這些接觸孔 的導電佈線溝，88b，88d，88f。 y然後’如第13G圖，連接導體和導電佈線89a，89b被 形成，如此，在上面的導電佈線和下導電佈線溝，88b， 88d，88f被連接經過在接觸孔88a，88c，88e所被形成的 連接導體。 這個之後，.本發明PE-CVD TMS ^〇2薄膜所形成的保 護層90被形成，此半導體裝置完成了。 如上所述，如本發明第五實施例的半導體裝置，在多 層次導電佈線，等中層次的數量，三層，是比第四實施例 的多，除此之外，類似第四實施例的優勢可被達成。 雖然本發明已以較佳實施例揭露如上，雖然並非用以 限=本發明，認何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許更動與潤飾，因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。 如上所述，如本發明一含矽絕緣薄膜有介於波數227〇 -2350cm·1 的紅外線吸收強度（Abs〇rpti〇n Intensity)峰 值’一薄膜德、度範圍為2· 25-2· 4Og/cm3，和一相對介電常 數範圍為3. 3-4.3。 、本發明半導體裝置有被以銅薄膜或以銅為主的銅薄膜 的導電佈線所覆蓋的保護層，而保護層是由具有上述特性 的含矽絕緣薄膜所形成的。如此地，因為保護膜有和s i N 膜類似的厚度，所以它可以防止鋼擴散到導電佈線的周邊
502405
五、發明說明（45) 電路 進一步，具有上述特性的導電佈線層間絕緣薄膜是被 中置在上導電佈線與下導電佈線之間。所以導電佈線層間 絕，溝膜可以防止銅擴散到導電佈線的周邊電路及周園， 當半導體裝置維持在低介電常數時。 ^ 而且’半導體裝置有一主要絕緣薄膜，保護層覆蓋在 它的上及下表面。換句話說，具有上述特性的保護層被中 置在下導電佈線與主要絕緣薄膜之間，和上導電佈線與主 要絕緣薄膜之間，分別地。所以保護層可以防止銅從導電 佈線擴散到主要絕緣薄膜。 ，進步 用具有當做主要絕緣薄膜的低介電常數的多 孔隙絕緣薄膜或塗層絕緣薄膜導致防止銅從導電佈線擴散 到主要絕緣薄膜，當維持在低介電常數時。 i g ΐ ί |明的半導體裝置製造方法，含石夕絕緣薄膜是藉 心k任何一個含有g i — Η鍵之烧氧基化 群"選出的，和含有旧鍵之環氧石夕氣烧 —二 Si 及從 A，N20，N〇2，C〇2 ，C〇，\ 及 Η2〇 群組中任 / ·""出，的含氧氣體所形成之薄膜成形氣體（Fi lm 〇rmi^g gaS* ，藉著電漿化（Plasmanizing)所形成的。 當攥_ i ί ? ΐ成形條件所形成的含矽絕緣薄膜是厚，非 低的相對介電常數中包3有很少量的水I，以及很 所以 膜被放在 2導體裝置製造方法中，導電佈線層間絕緣薄 於以銅膜或以銅為主的銅膜所形成的下導電
502405 五、發明說明（46) 佈線被埋入的下埋入式導電 銅為主的銅膜所形成的上導 佈線絕緣薄膜之間，如果由 矽絕緣薄膜被形成來當做導 電佈線和下導電佈線的銅擴 況下被防止，而且在整個介 電常數也可被達成。 而且，本發用的主要絕 層’是依序交替地從底部而 線層間絕緣薄膜，和依序交 以上的埋入式導電佈線絕緣 線溝是，交替地，在主要絕 後唯一或主要由鋼所組成的 線溝，來形成連接導體與連 ，因為保護層被中置在導電 以從銅導電佈線進入到主要 佈線絕緣薄膜以及以銅膜或以 電佈線被埋入的上埋入式導電 上述薄膜成形條件所形成的含 電佈線層間絕緣薄膜，從上導 散可在沒有阻隔絕緣薄膜的情 於導電佈線的絕緣薄膜的低介 緣薄膜和含矽薄膜而成的保護 形成兩層或兩層以上的導電佈 替地從底部而形成兩層或兩層 薄膜所疊成。接觸孔與導電佈 緣薄膜和保護層所形成的，然 金屬被埋入在接觸孔與導電佈 接連接導體的導電佈線。所以 佈線和主要絕緣薄膜之間，所 絕緣薄膜的銅擴散可以被防止 保護層所覆蓋，進、&疋被本發明含石夕絕緣薄膜所做成的 外，因為本發明的縫^邊電路的銅擴散可以被防止。此 膜一樣的低漏電流、，f膜本身，相當重要地，和Si N薄 要的，不像含8丨，降低漏電流所引入的氧氣是不需 的，連接導電佈線仅、罐緣溥膜。所以，這是沒有可能性 氣的製程而造成韌離現j層，等會被引入的氧氣或引入氧
502405
2060-4207-PF ； Nivek.ptd 第52頁

Claims (1)

  1. 咐405 y、、申請專利範圍 ▲ i一種半導體裝置製造方法，用來製造半導體裝置， 4半導體裝置包括··下埋入式導電佈線絕緣薄膜、導電佈 線層間絕緣薄膜、上埋入式導電佈線絕緣薄膜，依序地一 層層從較低面層疊所組成，且進一步包括：下導電佈線、 铜膜或以銅為主的鋼膜所形成，埋入在下埋入式導電佈線 絕緣薄膜中，以及上導電佈線，銅膜或以銅為主的銅膜所 形成，埋入在上埋入式導電佈線絕緣薄膜中，其中導電佈 線層間絕緣薄膜·，藉著電漿化，含有Si-η鍵之烷氧基化合 物、含有Si-H鍵之環氧矽氮烷、以及從〇2，，n〇2，c〇2
    ’ CO ’ &及群組中任何一個所選出的含氧氣體之薄膜成 形氣體所形成的。 2·如申請專利範圍第1項所述之半導體裝置製造方 法’其中接觸孔是在導電佈線層間絕緣薄膜中所形成，以 及銅膜或以銅為主的銅薄膜所形成的連接導體，是埋入在 接觸孔中用來連接下導電佈線和上導電佈線。 3·如申請專利範圍第1項所述之半導體裝置製造方 法’其中下埋入式導電佈線絕緣薄膜以及上埋入式導電佈 線絕緣薄膜，是由不低於4· 〇之低介電常數絕緣薄膜，分 別地，所形成的。
    4·如申請專利範圍第丨項所述之半導體裝置製造方 法’其中至少從下埋入式導電佈線絕緣薄膜以及上埋入式 導電佈，絕緣薄膜群組中任何一個所選出的，是含有矽 (Si)、氧（0)、氟（F)的絕緣薄膜，或是含有矽（Si)、氧 (0)、氟（F)的多孔隙絕緣薄膜所形成的。
    502405 六、申請專利範圍 法 中 法 5·如申請專利範圍第丨項所述之半導體裝置製造方 其中氮氣、氫氣中任何一個，被添加入薄膜 來形成導電佈線層間絕緣薄膜。 、’ ’ 6·如申請專利範圍第丨項所述之半導體裝置製造方 其中含有Si-Η鍵之烷氧基化合物，是以三甲氧美矽烷 (Trimethoxysilane (TMS :SiH(OCH3)3))所形成的。土 7·如申請專利範圍第丨項所述之半導體裝置製造方 法，其中含有Si-Η鍵之環氧矽氮烷（Sil〇xane)，是以4次 甲基矽氮烷（Tetramethy lsi loxane ; TMDS0 : (CH ) 人 2his-〇-SiH(CH3)2)所形成的。 3 8·如申請專利範圍第1項所述之半導體裝置製造方 法，其中平行電極板型的第一和第二電極板，被用來當做 電漿產生器，以及當薄膜被形成時，將1MHz功率或 高功率電源用在被載入基底上的第一電極板，以及將同' 10OKHz至1 MHz功率的低功率電源用在被載入基底上 電極板。 -罘一 9· 一種半導體裝置製造方法，包括下列步驟： (a)將絕緣薄膜與保護層，交替地，從基底上底 層層地層疊來形成，交替地，導電佈線層間絕緣薄膜；: 入式導電佈線絕緣薄膜並藉此超過兩層或更多，其中、理 佈線層間絕緣薄膜包括，至少一組將絕緣薄膜與j呆護，^ 序一層層地從較低面層疊，以及埋入式導電佈線絕緣&^ 包括，至少一組將絕緣薄膜與保護層，依序地，一芦展= 從較低面層疊； "9地
    2060-4207-PF ; Nivek.ptd 502405 六、申請專利範圍 (b) 將導電佈線層間絕緣薄膜和埋入式導電佈線絕緣 薄膜挖出洞，來形成從較低面持續擴大的開放區域並且在 相鄰開放區域之間相互地連接，交替地，在導電佈線層間 絕緣薄膜和埋入式導電佈線絕緣薄膜中，形成導電佈線溝 的接觸孔；以及 (c) 將接觸孔與導電佈線溝’填滿用銅膜或以銅為主 做成的金屬薄膜，來形成接觸孔中的連接導體以及每_個 與接觸孔相連的筹電佈線溝的導電佈線； 其中保護層，是藉著電漿化，從任何一個含有以1鍵 之烷氧基化合物群組中選出的、含有Si-Η鍵之環氧石夕氣 烷、以及從02、Ν20、Ν02、C02 、CO、N2、和H2〇群組中任 何一個所選出的含氧氣體所形成之薄膜成形氣體，反應所 形成的。 10·如申請專利範圍第9項所述之半導體裝置製造方法 ，其中基底具有，下導電佈線，以及覆蓋並接觸下導電佈 線的保護層，保護層是由電漿化薄膜成形氣體所形成的， 該薄膜成形氣體是藉著，從任何一個含有Si_H鍵之烷氧基 化合物群組中選出，含有Si_H鍵之環氧矽氮烷、以^從广 、N2o、N02、C02 、C0、仏和1120群組中任何一個所選出的2 含氡氣體反應而成的，以及當接觸孔與導電佈線溝是以步 驟（b)所形成時，則保護層被挖出洞，曝露出下導電佈V 層。 、’、 11·如申請專利範圍第9項所述之半導體装置製造方 法’其中絕緣薄膜是塗層絕緣薄膜，該塗層絕緣薄膜，是
    3UZ4U!) 六、申請專利範圍 藉者塗層群組中含矽有機物含矽無機物質任 出所組成的塗層所形成的。 個選 12·、如申請專利範圍第9項所述之半導體裝置製造 ’ ΐ t導電佈、線層間、絕緣薄膜和埋人式導電佈、線絕緣薄膜 ，疋精著至少兩組層疊所組成的，每一組均為，當做 的絕緣薄膜與當做上層的保護層所組成的。 卜層 1 3 ·如申請專利範圍第9項所述之半導體裝置製造 ，其中金屬薄膜，是由銅擴散防土薄膜與銅薄膜所形成的 ，以及填滿接觸孔與導電佈線溝的組成步驛為，在 和導電佈線溝的内表面上形成銅擴散防止薄膜， 防止薄膜上形成銅薄膜。 ^擴政 14·如申請專利範圍第9項所述之半導體裝置製造方 法，其中氮氣（Nz)，氫氣（Hj中任何一個，被添加入薄膜 成形氣體中來形成保護層。 、 、1 5·如申請專利範圍第9項所述之半導體裝置製造方 法，其中含有Si-Η鍵之烷氧基化合物，是以三曱氧基矽烷 (Trimethoxysilane (TMS :SiH(OCH3)3))所形成。 16·如申睛專利範圍第9項所述之半導體裝置製造方 法，其中含有Si-Η鍵之環氧矽氮烷，是以4次甲基矽氮烷 (Tetramethylsiloxane ； TMDS0 ： ( CH3 )2h i s-〇-S i H (CH3 )2) 所形成。 17·如申請專利範圍第9項所述之半導體裝置製造方法 ，其中平行電極板型第一電極板和第二電極板，被用來當 做電漿產生器，以及當薄膜被形成時，將丨ΜΗζ功率或更高
    的高功率電源用在 ΙΟΟΚΗζ 至1MHz 功率 電極板。 被載入基底上的第一 的低功率電源用在被 電極板，以及將 載入基底上的第二 18· —種半導體裝置，包括·· 線；二ί有銅薄膜或以銅為主的銅薄膜所形成的導電佈 線，：：：ί 2膜’在基底上被形成來覆蓋並連接導電佈 強卢i: ί ί膜有介於波數227〇_235〇cnri的紅外線吸收 =峰值’薄膜密度範圍為2.25-2.40g/cm3，和介電常數 棘圍為3.3 - 4.3。 书歎 1 9 ·如申請專利範圍第1 8項所述之半導體裝置，進 步包括’上導電佈線在含矽絕緣薄膜上形成。 20·如申請專利範圍第18項所述之半導體裝置， 步包括： 、下埋入式導電佈線絕緣薄膜，具有下導電佈線 溝’埋入式導電佈線來當做下導電佈線； (b) 連接導體，以銅薄膜或以銅為主的銅薄膜所形 成’埋入在當做導電佈線上的導電佈線層間絕緣薄膜的含 石夕絕緣薄膜所形成的接觸孔中，用來接觸導電佈線；a (c) 上埋入式導電佈線絕緣薄膜，在含矽絕緣薄臈上 形成，以及提供導電佈線溝來和接觸孔溝通；以及 、 (d) 上導電佈線，以銅薄膜或以銅為主的鋼薄膜所形 成’埋入在上導電佈線溝，來接觸連接導體。 乂 21·如申請專利範圍第20項所述之半導體裝置，進一 502405 六、申請專利範圍 步包括： 最上層保護層，在上埋入式導電佈線絕緣薄膜上所形 成’用來覆盍上導電佈線’其中最上層保護層是由，介於 波數2270-2350cm-1的紅外線吸收強度峰值，薄膜密度範圍 為2.25-2.40g/cm3，介電常數範圍為3·3-4·3的含矽絕緣 薄膜所形成。 22·如申請專利範圍第20項所述之半導體裝置，其中 導電佈線、接觸孔中的連接導體、以及上導電佈線溝的上 導電佈線是’分別地’由銅擴散防止薄膜，和銅擴散防止 薄膜上的銅薄膜所形成的。 23· —種半導體裝置，包括： (a )堆疊槔造，在基底上形成，堆疊構造至少有一 組的堆疊構造： (i )導電佈線層間絕緣薄膜，當做下部份的構造、被 層疊在基底上，以及接觸孔，在導電佈線層間絕緣薄膜中 挖出洞所形成的，導電佈線層間絕緣薄膜至少有_組，、該 組為當做下層的主要絕緣薄膜，以及當做上層的保護層； (i i )埋入式導電佈線絕緣薄膜，在内導電佈線層0絕 緣薄膜上當做上層構造，以及在埋入式導電佈線絕緣"薄膜 中挖出洞所形成的導電佈線溝，埋入式導電佈線層絕緣薄 膜包括至少有一組，該組為： 當做下層的主要絕緣薄膜，以及當做上層的保護層； (b)連接導體’以銅薄膜或以銅為主的銅薄膜所形 成’而埋入接觸孔；以及
    2060-4207-PF ; Nivek.ptd 第58頁
    的，被m鋼為主的銅薄膜所形成 體，；中導電佈線層絕緣薄膜中來接觸連接導 紅外線吸收強度峰值、，薄胺f _ ^波數2270-2350cnrl的 和介電當數ί : ΙΛ 度範圍為2. 25-2. 4〇g/cm3、 %/Λ，4·3的含石夕絕緣薄膜所形成。 美广古· I凊專利範圍第23項所述之半導體裝置，其中 ί 線，用來覆蓋並連接下導電佈線的保護 " 導電佈線上的接觸孔，用來接觸導電佈線和連 接導體的保護層，其中保護層是，分別地，由介於波數 270-2350CIT1的紅外線吸收強度峰值，薄膜密度範圍為2· 25-2· 40g/cm3，和介電常數範圍為3· 3 —4· 3的含矽絕 · 膜所形成。 、 25·如申請專利範圍第23項所述之半導體裝置，其中 導電佈線溝與接觸孔是，交替地，從較低面連續擴大的開 放區域所形成的。 26.如申請專利範圍第23項所述之半導體裝置，進一 步包括，在上埋入式導電佈線絕緣薄膜上形成最上層保護 層’用來覆蓋上導電佈線，其中最上層保護層是由，介於 波數2270-2350CIT1的紅外線吸收強度峰值，薄膜密度範圍 為2.25-2.40§/〇1113’和介電常數範圍為3.3-4.3的含碎絕 緣薄膜所形成。 27·如申請專利範圍第23項所述之半導體裝置，其中 内導電佈線層絕緣薄膜，包括至少兩組的主要絕緣薄膜及 保護層，以及埋入式導電佈線絕緣薄膜，包括至少兩組的
    2060-4207-PF I Nivek.ptd 第59頁 502405
    六、申請專利範圍 主要絕緣薄膜及保護層。 28·如申請專利範圍第23項所述之半導體裝置，其中 堆疊構造，包括至少兩組的内導電佈線層絕緣薄膜及埋 式導電佈線絕緣薄膜。 A 29·如申請專利範圍第23項所述之半導體裝置，其中 主要絶緣溥膜是，分別地，由群組中任何一個選出的人 ，含砍有機物質，含矽無機物質，S i 0F薄膜，以及多&隙 絕緣薄膜的群組中任何一個選出的塗層絕緣薄膜而形成的
    30.如申請專利範圍第23項所述之半導體裝置，其中 接觸孔的連接導體，以及導電佈線溝的導電佈線是，分別 地由銅擴政防止溥膜和銅擴散防止薄膜上的銅薄膜所^ 成的。 、〜 31· —種半導體裝置，包括： 基底’包括由銅薄膜或以銅為主的銅薄膜所形成的導 電佈線在下述表面上被提供； 、 絕緣薄膜’用來覆蓋導電佈線連接到基底表面上其他 導電佈線的；以及
    保護層’在絕緣薄膜上形成，其中保護層，在絕緣薄 膜上的形成是由’介於波數227〇 —235〇cnrl的紅外線吸收強 $峰值、薄膜密度範圍為2.25-2.40g/cm3、以及介電常數 範圍為3· 3-4· 3的含矽絕緣薄膜所形成。
TW090117528A 2000-07-21 2001-07-18 Semiconductor device and semiconductor device manufacturing method TW502405B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000221381 2000-07-21
JP2000281263 2000-09-18

Publications (1)

Publication Number Publication Date
TW502405B true TW502405B (en) 2002-09-11

Family

ID=26596474

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090117528A TW502405B (en) 2000-07-21 2001-07-18 Semiconductor device and semiconductor device manufacturing method

Country Status (4)

Country Link
US (1) US6500752B2 (zh)
EP (1) EP1174916A3 (zh)
KR (1) KR100399633B1 (zh)
TW (1) TW502405B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768445A (zh) * 2016-08-17 2018-03-06 三星电子株式会社 半导体装置及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001627A1 (fr) * 2000-06-26 2002-01-03 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
US6835669B2 (en) 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
KR100486333B1 (ko) * 2000-07-21 2005-04-29 가부시끼가이샤 한도따이 프로세스 켄큐쇼 반도체 장치 및 그 제조 방법
CA2454871C (en) * 2001-07-26 2008-09-30 Alveolus Inc Removable stent and method of using the same
JP2003258085A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 配線構造及びその形成方法
TWI300971B (en) * 2002-04-12 2008-09-11 Hitachi Ltd Semiconductor device
US6621167B1 (en) * 2002-09-23 2003-09-16 United Microelectronics Corp. Metal interconnect structure
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
JP5180426B2 (ja) 2005-03-11 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4578332B2 (ja) * 2005-06-15 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
DE102006006208B4 (de) 2006-02-09 2010-11-11 Smiths Heimann Gmbh Kontrollstation zur Überprüfung von Handgepäck und anderen von Personen mitgeführten Gegenständen
WO2008094845A2 (en) * 2007-02-01 2008-08-07 Willard & Kelsey Solar Group, Llc System and method for glass sheet semiconductor coating
JP5542364B2 (ja) 2008-04-25 2014-07-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
CN104911563A (zh) * 2015-06-29 2015-09-16 聚灿光电科技股份有限公司 Cvd设备及cvd设备保护层形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705513B2 (ja) * 1993-06-08 1998-01-28 日本電気株式会社 半導体集積回路装置の製造方法
JP3014334B2 (ja) * 1996-11-29 2000-02-28 キヤノン販売株式会社 半導体装置の製造方法
JP3226816B2 (ja) * 1996-12-25 2001-11-05 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体装置及びその製造方法
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
EP0881678A3 (en) 1997-05-28 2000-12-13 Texas Instruments Incorporated Improvements in or relating to porous dielectric structures
US5976979A (en) * 1997-06-10 1999-11-02 Industrial Technology Research Institute Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP3615979B2 (ja) * 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768445A (zh) * 2016-08-17 2018-03-06 三星电子株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20020011672A1 (en) 2002-01-31
KR20020009429A (ko) 2002-02-01
US6500752B2 (en) 2002-12-31
EP1174916A3 (en) 2003-09-10
EP1174916A2 (en) 2002-01-23
KR100399633B1 (ko) 2003-09-29

Similar Documents

Publication Publication Date Title
TW502405B (en) Semiconductor device and semiconductor device manufacturing method
JP4666308B2 (ja) 半導体装置の製造方法
JP2002164342A (ja) 半導体装置及びその製造方法
TW546694B (en) Semiconductor device and method of manufacturing the same
JP2012004401A (ja) 半導体装置の製造方法
TW200401339A (en) Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof
JP2004253790A (ja) 半導体装置及びその製造方法
US20070173054A1 (en) Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
TW200818397A (en) Semiconductor device manufacturing method
TWI413212B (zh) 半導體裝置及其製造方法
TW587306B (en) Manufacturing method of low-resistance dual damascene via
TW531802B (en) Semiconductor device and semiconductor device manufacturing method
TW503514B (en) Film forming method, semiconductor device and semiconductor device manufacturing method
TW200428586A (en) Electronic device and the manufacturing method thereof
TW200303057A (en) Integration scheme for advanced BEOL metallization including low-k cap layer and method thereof
TWI294147B (en) Deposition method, method of manufacturing semiconductor device, and semiconductor device
JP3845061B2 (ja) 半導体装置及びその製造方法
TWI229918B (en) Method of forming an inter-metal dielectric layer in an interconnect structure
TW200406853A (en) Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics
JPWO2009153857A1 (ja) 半導体装置及びその製造方法
TW200428470A (en) Method for manufacturing semiconductor device
JP2002164429A (ja) 半導体装置及びその製造方法
JP4778018B2 (ja) 絶縁膜形成方法
JP2002164346A (ja) 成膜方法、半導体装置及びその製造方法
JP2004228599A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees