TW495759B - Method to test the refresh device of an information memory - Google Patents

Method to test the refresh device of an information memory Download PDF

Info

Publication number
TW495759B
TW495759B TW090102178A TW90102178A TW495759B TW 495759 B TW495759 B TW 495759B TW 090102178 A TW090102178 A TW 090102178A TW 90102178 A TW90102178 A TW 90102178A TW 495759 B TW495759 B TW 495759B
Authority
TW
Taiwan
Prior art keywords
update
memory
memory cell
test
state
Prior art date
Application number
TW090102178A
Other languages
English (en)
Inventor
Detlev Richter
Wolfgang Dr Spirkl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW495759B publication Critical patent/TW495759B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Description

495759 A7 —_____B7__ 五、發明說明(1 ) 本發明涉及一種資訊記憶體,其需要一種更新元件以 便在某種時段間距中使記憶胞中所保存之資訊更新。本 發明亦涉及此種更新元件之測試方法,其係以申請專利 範圍第1項之前言爲基準。但本發明之主要應用領域是 所謂DRAM,特別是此類之半導體記憶體。 就一種由資訊之寫入而造成之記憶胞狀態保持穩定之 程度而言,其是與資訊記憶體中所使用之記憶胞之本質 有關。若記憶胞由雙穩態之電路(正反器)所構成,則 只要電源不中斷,則所寫入之資訊即保存著。但其它形 式之某些記憶胞會隨時間而使寫入之資訊遺失,因此須 隨時更新。 這例如適用於一些記憶胞中,其中原來之記憶元件是 電容(其具有不同之充電狀態),所寫入之資訊是由電 荷之位準來表示。由於電容器之不同避免之漏電現象, 則所儲存之電荷會隨時間而減少,使此種由所儲存之電 荷所表示之資訊不再可明確地辨認。記憶胞狀態在讀出 時會被誤解。若此種記憶胞操作成表示1和0之二進位 記憶胞(此時只在二個狀態〃充電〃(高位準)和〃放 電〃(低位準)之間變換),則在一段時間之後具有π 1"之 記憶胞之電荷逐漸消逝而在此記憶胞中讀出"0"。若各記 憶胞分別用來儲存多於二個之各別之資訊値,則類似上 述之問題會更嚴重,此時一些資訊値會對應於此電荷之 固定之中間位準。 除了上述之電容式記憶胞之外,亦需要其它需更新之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 經濟部智慧財產局員工消費合作社印制衣 495759 A7 B7___ 五、發明說明(2 ) 記憶胞。這通常適用於全部形式之記憶胞,其中至少一 種資訊寫入狀態是會消失的。這些狀態因此可以是任意 之物理量或化學量。 更新在原理上包含下述過程:在記憶胞狀態可消失至 某種程度使其中所表示之資訊不再可明確辨認之前,此 記憶胞狀態須即時地可感測;然後由此種已感測到之記 憶胞狀態中所得之資訊被寫入相關之記憶胞中而達成更 新作用。 記憶胞中資訊之保持時間(retention time)(此時記憶 胞中寫入之資訊可明顯地辨認)是與構造有關的且在相 同之記憶模組中每一記憶胞亦可差異很大。在商用之電 容性DRAMs中,可確保Ml"之最少之保持時間(此時資 訊是以高(H)位準表示)大部份是數毫秒之間,實際上 在一些記憶胞中"1"之保持時間偶而可大很多,在某些情 況中甚至可達數秒。在選取此種更新所需之時距時,由 於構造上之原因必須依據所確保之最小之保持時間來決 定,即,各更新之間之期間不可大於此種最小之保持時 間。 資訊記憶體(其記憶胞需要更新)須以習知之方式使 用一種更新元件,其包含以下之組件:更新-選擇元 件,用來選取一些待更新之記憶胞;感測元件,用來感 測每一由更新-選擇元件所選取之記憶胞;再記憶元 件;使每一已選取之記憶胞設定成一種更新狀態。這樣 所構成之更新元件通常自動地以下述方式操作:該選擇 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) — — — — — — — ·11111111 · 經濟部智慧財產局員工消費合作社印製 495759 A7 __B7 _ 五、發明說明(3 ) 元件依據使用者所設定之序列程式來選取全部記憶胞, 使感測元件可感測每一所選取之記憶胞之狀態且再記憶 元件使相關之記憶胞重新設定成此種序列程式必須由使 用者來設定,使記憶胞在較記憶體之最小-保持時間還 長時不致於仍未被更新。 在設計分析及生產測試時必須檢測:此更新元件能可 靠地且可在全部所選取之記憶胞上進行所期望之更新。 感測功能之作用是可感測:此更新-選擇元件未能準確 地遵循所設定之程式。這特別是在上述之選擇元件中一 種週期性驅動之更新計數器用來週期性地重複計算這些 即將更新之記憶胞或記憶胞組(group)之位址且此計數器 之溢位功能不能正確地操作或此計數口以其它方式而發 生不均勻現象時特別會發生。其它之感測功能是可感 測:一種感測時所選取之記憶胞未由該再記憶元件所存 取時。 爲了測試此更新元件,則儲存一種習知之易於消失之 資訊於整個記憶胞陣列中是不夠的,須在最小保持時間 結束之前在全部記憶胞中進行一種更新週期且隨後檢 測:全部之記憶胞是否總是含有相對應之資訊。這些記 憶胞(其實際之保持時間較最小保持時間大很多)在檢 測時可保持其資訊,若其在更新週期中已被忽略。 爲了提供一種有效之測試效果,則通常在資訊儲存之 後依順序進行許多更新週期,其間之時距不大於最小保 持時間,但整體之進行時間較所預期之最大保持時間還 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 495759 A7 —— —__B7 _ —_ 五、發明說明(4 ) 長。因此,可依據隨後所感測之記憶胞之資訊內容來決 定··在更新週期中是否有記憶胞規則地被忽略。但這些 方法需要較長之測試時間且特別是在較大之記憶體中此 種測試只區段性地在較小之記憶體方塊中進行時不使用 這些方法。 另一方式是:不是以檢測此種更新結果爲滿足,而是 只檢測此更新計數器之工作方式。但這樣不能辨認一些 錯誤狀態(例如,所選取之記憶胞實際上不會到來)。 一種在更新計數器和位址解碼器之間的接線上之錯誤仍 未被查覺,多工器中之錯誤同樣未被查覺,多工器通常 用來在正常位址和參考位址之間進行選擇。此外,計數 器之檢測需要對各別已存在之計數狀態(瞬間計數値) 進行偵測,以便可在計數器操作中確定一些錯誤。在許 多更新計數器中未設有元件以顯示此計數器狀態或顯示 一種已界定之重置(re set)狀態,在此種情況下另外需要 一些測試用之偵測硬體(例如,特殊之掃描鏈 (chain))。 本發明之目的是提供一種方法以測試資訊記憶體之更 新元件,其在短時間中提供一種敘述,據此可決定:此 更新元件之全部組件是否已依規定來操作。此目的是由 本發明申請專利範圍第1項之特徵來達成。本發明有利 之其它形式描述在申請專利範圍各附屬項中。 本發明之測試方法基本上包含以下各步驟: 一測試開始時先確認這些測試時將加入之記憶胞之狀 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------tr---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 495759 A7 B7 五、發明說明(5 ) 態; 一在最小保持時間結束之前在上述確認過程之後使再記 憶元件操作在測試-操作模式中,此時每一加入之記 憶胞之由其所設定之更新狀態分別是一種預設之狀 態,其是與先前已確認之狀態不同; 一檢測:已加入之記憶胞之由再記憶元件之上述操作所 設定之狀態是否對應於預設之狀態。 本發明以二個認知爲基準,其中之一是,上述問題在 更新測試時只涉及··再記憶元件之特定之操作使一種與 先前所感測之資訊相同之資訊再儲存至各別選取之記憶 胞中。另一個認知是:適當地拋棄此種特定之操作 (即,此種測試-操作模式,其任務是再儲存一種明顯 地不同於所感測之資訊之資訊)實際上可揭示此更新元 件之全部組件之所有可能之錯誤。即,每一錯誤(其可 影響一種即時更新操作之結果)在再記憶元件之上述測 試-操作模式之結果中都可辨認。藉由本發明之測試-操 作模式,則可對付上述問題,儘管此測試結果仍保持著 未受限制之表現力。 測試開始時所進行之記憶胞狀態之確認之目的是:只 要這些狀態未知,則可用來感測相關記憶胞之狀態,這 例如藉由所儲存之資訊之正常讀出來進行。但此種確認 亦可以下述方式來達成:習知之任意資訊藉由正常之寫 入操作而寫入記億胞中(讀出過程因此是多餘的)。 習知之資訊對所有相關之記憶胞未必相同,但較佳是 -7- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 495759 A7 B7 五、發明說明() 使全部之這些記億胞都具有相同之已知之狀態。這樣所 具有之優點是:隨後在再記憶元件之測試操作模式中即 將設定之記憶胞狀態可相同,這樣可使操作簡化且使隨 後之計算簡化。在此種再記憶元件中可在適當之位置 (此處另外施加一種位準,其描述記憶胞先前狀態之資 訊)只饋入任意定義之固定位準,其會造成一種與已寫 入之狀態不同之記憶胞狀態。此種新的(更新之)記憶 胞狀態甚至不能明確地描述一種記憶體資訊,其亦可以 是任意之中間狀態,爲了簡化計算過程,則此種即將設 定之新記憶胞狀態須對應於可能之記憶體資訊之一,其 在二進位記憶胞中是"1 ",若先前已寫入之資訊是"0" 時。 在此種特殊之實施形式中,相關之全部記憶胞在一個 週期(其在再記憶元件之測試操作模式中完成)之後含 有"1 ",若該更新元件無錯誤時。若不知在何處出現"0" 時,則就相關之記憶胞(或記憶胞組)而言可推知該更 新元件之功能錯誤。 如上所述,該更新-選擇元件通常含有一種更新計數 器,其可藉由更新時脈脈衝而週期性地經由計數範圍而 繼續計數,此計數範圍包含N個値(0至N-1 ),以便在更 新所需之週期性重複過程中對此記憶體之N個記憶胞 (組)所成之集合進行定址。在此種情況下較佳是進行本 發明之測試方法,使已知之資訊寫入該測試時所加入之 記憶胞中之後且在最小保持時間結束之前此更新計數器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 495759 A7 B7 五、發明說明(7 ) 可藉由依順序之時脈脈衝而繼續計數’在測試-操作模 式中在再記億元件受驅動時使相繼之已定址之記憶胞設 定成此種由此操作模式所預設之〃新〃狀態。然後檢 測:這些新狀態實際上已到達何種程度。 若已進行此種測試超過N個時脈脈衝,則可認爲:即 將加入之記憶胞(組)所成集合之N個元件所用之全部N 個位址W〇至WN· I已進行定址。此種認定當然只有當計 數器和此種使計數値轉變成各別相對應之位址所用之解 矽器正確操作時才是合理的。若此種理想情況滿足,則 一種恰巧有N個時脈脈衝之測試週期顯示:就每一所產 生之位址而言此集合之所屬之各元件實際上是否已由再 記憶元件所達成。即,只有當計數器及解碼器無錯誤 時,則以N個時脈來進行之簡易測試才是有意義的。 反之,若上述情況不成立,則較佳是以特殊之策略來 進行本發明之方法,以便同樣可考慮或完全辨認一些可 能之錯誤(其可在更新位址產生時發生)。這些錯誤可 以是: 1.計數器跳過計數値或短暫地在一個或多個脈衝中停 止; i i · 5十數益之溢位(即’由末_返回§十數區之起始端) 不正確地作用,其是由於使用額外之時脈所造成; 11 i ·位址產生用之數値解碼器不正確地作用或與計數 器輸出端不相連接; 1 V ·可能存在之轉換器(多工器)是有缺陷的,這些轉 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線. 495759 A7 B7 五、發明說明() 換器用來在正常位址和更新位址之間作選擇。 在最不利之情況(此時計數器中不存在該計數値發佈 所用之元件或不存在一種已界定之數値預設(大約適當 地重置成0時所用之元件)中,最好進行以下之測試流 程··首先,藉由正常之寫入使測試時所加入之集合之全 部N個即將選取之元件(記憶胞或記憶組)設定成一種 習知之狀態(例如,L位準)。然後在最小保持時間內 以及使再記憶元件在測試-操作模式中操作時施加N個 依序之時脈至更新計數器,讀出此N個元件之〃新〃狀 態。隨後亦在最小保持時間內但在再記憶元件在更新-操作模式中操作時施加Y個時脈至計數器,其中Y是任 意不同於N之整數倍之其它數(較佳是選取Y = N/2 )。 然後重新使全部N個即將選取之元件設定成一種已知之 狀態,且重新在最小保持時間內又使再記憶元件在測 試-操作模式中操作時施加N個依序之時脈至更新計數 器,然後讀出N個元件之所達成之狀態。 若此更新元件之所有各部份都無缺陷,則上述之二個 讀出過程在所有之N個元件分別顯示此種由再記億元件 所預設之記憶胞狀態。須確保Y個即時更新操作所形成 之中間電路,使二個N部份組成之測試週期之至少一個 含有該更新計數器之一個溢位(overflow),以表示該測試 結果中可能存在之溢位錯誤。即,須確保:只要溢位未 在第一測試週期中處理完成,即在第二測試週期時此溢 位須處理完成。較佳是選取數字Y = N / 2,因爲此數是離 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 經濟部智慧財產局員工消費合作社印製 495759 經濟部智慧財產局員工消費合作社印製 A7 ____B7__ 五、發明說明(9 ) N之整數倍(包括〇)最大可能之距離中最小之數。因 此,在計數器操作時若發生跳躍及中止現象時可有最佳 之機率使此測試週期或另一測試週期中之溢位被處理完 成。 在先前所述之測試流程中,此種測試總共需要2N + N/2個時脈。此二個讀出過程指出以下之結論:再記憶 元件基本上是否己完成N元件中之每一個且此計數器之 溢位功能是否正確地操作。例如’若在此二個測試週期 之每一個之前使二進位狀態"〇n (L位準)寫入全部之N 個元件且由該再記憶元件所預設之狀態寫入"1"( Η位 準),則此二個讀出過程中之每一個都在全部之元件上 顯示二進位狀態"1 "( Η位準),若所有各部份都正確操 作時。在所預期之"1"或"0 "未被讀出之處,則此更新元 件存在一種錯誤功能。 若在計數器中設置一些以告知計數狀態或預設一種明 確之數値,則此測試流程可較前述之情況縮短。首先須 確認此更新計數器之計數狀態,即,讀出此狀態或設定 成一種習知之數値A (例如,〇 ),測試時已加入之集 合之全部N個即將選取之元件(記憶胞或記憶胞組)藉 由正常寫入成一種已知之狀態(例如,全部是L位準) 而設定完成。然後在最小保持時間且此再記憶元件在測 試-操作模式中操作時施加X<N個依序之時脈至更新計 數器,然後第一次讀出全部N個元件之狀態。接著又使 全部N個元件設定在一種已知之狀態(例如,L位 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公€ (請先閱讀背面之注意事項再填寫本頁)
495759 A7 _ B7 五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 準)。然後在最小保持時間且此再記億兀件在測試-操 作模式中操作時施加N - X + 1個依序之時脈至更新計數 窃’然後弟一^次δ買出全部N個元件之狀悲。 依據此數Α + Χ是否小於或大於Ν,則計數器之溢位在 第二或第一測試週期時須處理完成。在更新元件之全部 各部份都正確地操作時會形成以下之情況: 1) 在第一情況(Α + Χ<Ν)時 1 a)第一讀出過程在位址wA至Wa + x·!中顯示此再記 憶元件在測試-操作模式中所設定之狀態且在其 餘之位址時顯不先前所確認之狀態, lb)第二讀出過程在位址Wa + χ至,^及W。至Wa時 顯示此再記憶元件在測試-操作模式中所設定之 狀態且在其餘之位址時顯示先前所確認之狀態。 2) 在第二情況(A + X>N)時 2a)第一讀出過程在位址WA至及W。至WAni 中顯示此再記憶元件在測試-操作模式中所設定 之狀態且在其餘之位址時顯示先前所確認之狀 態, 經濟部智慧財產局員工消費合作社印製 2b)第二讀出過程在位址WA + xi至WA時顯示此再記 憶元件在測試-操作模式中所設定之狀態且在其 餘之位址時顯示先前所確認之狀態。 在此種測試流程中,此測試總共只需N + 1個時脈。此 二種讀出過程總共顯示:此再記憶元件基本上已處理完 成全部之元件。在計數器之溢位已處理完成之此一測試 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ' "" 經濟部智慧財產局員工消費合作社印製 495759 Α7 Β7 五、發明說明() 週期之後此讀出過程顯示:溢位功能是否已正確地操 作。 若整個系統在每一重置(reset)時(例如,系統起始 時)使更新計數器明確地設定成0,則在測試流程開始 時由此種計數狀態(即,A = 0)開始。舉例而言,XrN] 且在此二個測試週期之每一個開.始之前此二進位狀態” " (L位準)寫入至全部之N個元件以及此種由再記憶元 件所預期之狀態顯示"1 "( Η位準)。在此種情況下在正 確操作時第一讀出過程在位址W〇至Wm顯示二進位狀 態"1 "( Η位準)且在位址Wh顯示二進位狀態"〇" ( L 位準);第二讀出過程位址和W〇時顯示”1 "且在位 址W!至Wu時顯示"〇"。在未讀出所預期之"1"或"〇"之 處,則可推知此更新元件之功能錯誤。 在第二測試週期時施加較N-X+1個還多之時脈。但通 常恰巧N-X + 1個時脈即已足夠在1個時脈中可靠地辨認 此更新計數器在操作時之跳躍或中止現象。 在一般之DRAM記憶體(其具有N列和Μ行之記憶 胞所形成之矩陣)中,正常操作時由更新計數器選取一 整列(Μ個記憶胞)以進行更新,這是藉由相關之列位 址線(字元線)之選擇性導通且使整個行位址線(位元 線)導通而達成。在存在Ν列及字元線位址是W〇至Wn· !時,由更新計數器所選取之集合之N個元件之每一個 分別含有Μ個記憶胞。爲了測試··定址作用是否正常地 由更新計數中所完成,則在本發明之方法中在測試週期 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅?事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 495759 A7 __B7____ 五、發明說明(12 ) 時在每一列中只注意這些記憶胞中之一即已止夠,其方 式是在記億胞狀態確認時在測試(例如,寫入)之前且 在記憶胞狀態檢測時在測試(即,讀出)之後只對同一 個行位址進行控制。 在記憶體模組中,記憶體通常劃分成多個排(bank), 即,字兀線劃分成許多區域,使得在同一時間中在每一 排中只導通一條字元線。因此,就更新操作而言,若b 是這些排之數目,則可同時更新b條字元線上之記憶 胞。 若每一排設有一個特定之更新計數器,則本發明之更 新測試對每一排都可以相同之方式進行而不須改變,且 可同時進行或依序進行。在另一種情況中,若b排只有 一個計數器,則會造成複雜之特性。只有已選取之排才 會被更新,但該共同之計數器在每一更新過程中都會增 加其計數値。例如,若二個排A和B(b = 2)分別以N條字 元線交替地更新,則由此排A開始,在N個更新事件之 後每一字元線利用奇數個AG非來更新且每一字元線利 用偶數個B排來更新。此種特性可利用本發明之更新測 試方法來檢測,這是藉由上述測試圖樣適當地擴大來達 成。特別是依據各記憶胞狀態(其依據本發明之更新元 件之測試-操作模式而讀出)可在並行式更新、依序式 更新和依據混合圖樣之更新中辨認此更新元件之錯誤功 能,若該測試圖樣相對應地擴大時。 爲了進行本發明之測試方法,則該待測試之更新元件 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------. 經濟部智慧財產局員工消費合作社印製 495759 A7 B7__ 五、發明說明(13 ) 上不需其它硬體。所需之唯一之修改是設計一種切換可 能性以便在再記憶元件之正常更新-操作模式和測試-操 作模式之間切換。特別是在本發明之較佳實施形式中以 相同之資訊(例如,L位準)寫入該全部已加入之記憶 胞中以進行測試操作之前在確認各記心胞狀態時,切換 至測試-操作模式中是簡易的:其只需唯一之可與L位 準區別之位準(例如,Η位準)且在預定之時間施加至 再記憶元件之輸出端。 在一般具有二進位電容式儲存功能之半導體DRAMs 中,使用一種電晶體開關作爲再記憶元牛,其存在於讀 出放大器中且在讀出記憶胞資訊時處於一種切換狀態 中,此時其〃輸出電極〃處於一種可顯示所讀出資訊之 位準中。在正常讀出操作時直接在讀出(此時字元線 (列位址線)仍導通)之後短暫地使該電極仍與相關之位 元線(行位址線)保持連接,以便使所讀出之資訊又寫 入相關之記憶胞中。相同之過程亦在正常更新操作(其 基本上與讀出操作並無不同,當然可輕易地處理此讀出 放大器之輸出信號)時進行。爲了進行本發明之測試-操作模式,則由外部控制上述之電晶體開關或對其輸出 電極或相關之位元線施加一種電壓,以便在再寫入時產 生此種測試-操作模式時所預設之記憶胞狀態。這可以 一種很簡單之方式來進行,如以下將依據圖式所述者。 圖式簡單說明: 第1圖DRAM記憶體模組之一部份,其具有電容性儲 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 經濟部智慧財產局員工消費合作社印製 495759 A7 B7 五、發明說明(14) 存功能。 圖中顯示一個記憶胞,其可由字元線WLn (列位址 線)和位元線B(行位址線)來定址。此記憶胞由電 容C%,m所構成,匕,m之一邊連接至參考電位(接地)且 另一邊經由此記憶胞之電晶體(選擇電晶體)T\,m之通 道而連接至位元線BLm,電晶體Tn,m以此種與其閘極相 連接之字元線WLn來控制。此記憶體模組當然含有許多 其它相同形式之記憶胞,其形成一種由列和行所構成之 矩陣,每一列都有相對應之字元線,每一行都有相對應 之位元線。此圖中除了字元線WLn之外只有各別直接相 鄰之W L η · 1、W L η + 1,且除了位兀線B L m之外只顯示直接 相鄰之BLm·!、BLm + i。每一條位元線(或每一位元線 對,在成對之位元線或二部份之位元線時)連接至所屬 之寫入/讀出電路,其另外含有一種讀出放大器(以便 感測此記憶體電容之充電狀態)以及一種開關系統(以 便使記憶體電容充電至所選取之電壓位準)。此種電路 之操作(用來正常地寫入及讀出此記憶體內容,且在讀 出之後又使資訊再儲存回去)通常已爲人所知,此處因 此不需詳述。.此圖中只顯示此種連接至位元線(BLm)之電 路之一部份,其對本發明之測試操作及正常之更新操作 之了解有所幫助。在隨後之說明中將簡單地由唯一之位 元線(不是一般之位元線對)開始敘述。 任意記憶胞(例如,圖示之記憶胞)上一般之更新操 作以電容C η,m依據下述方式進行: -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 495759 A7 __B7__ 五、發明說明(]5 ) 步驟1 :在〃預充電〃狀態中在電壓位準V!時起動相 關之位元線(恰巧像正常讀出過程時一樣), 此電壓V!由產生器G所設定。預充電開關SU 連接在產生器G和位元線BLm之間。 步驟2 :使開關S 1 m斷開。藉由字元線WLn之控制使選 擇電晶體Tn,m導通且因此使電容Cn,nl連接至位 元線BLm。若記憶胞中儲存較低之位準(L位 準)VL,即,二進位値"0",則位元線電壓調 整至位準V! -d V。若記憶胞中儲存高位準(Η 位準)VH,位元線電壓調整至位準V, + dV。典 型之方式是選取此種預充電位準Vi = (VL + VH) /2 ° 步驟 3 :現存之位元線電壓和預充電電壓V,之間的差 値在讀出放大器LVni中放大。藉由已斷開之再 充電開關S2m (其配置在讀出放大器LVm之輸 出端和位元線BLm之間)之閉合,則已放大之 差値經由位元線BLm和通常仍保持導通之選擇 電晶體Tn,m而又寫回至電容Cn,m中。在電容中 又有此種〃已更新〃之記憶體位準可供使用。 步驟 4 :藉由字元線WLn之去(de)激發及因此使選擇電 晶體Tn,m關閉,則電容Cn,m由位元線BLm切 離,且藉由預充電開關s U之閉合及再充電開 關S2m之斷開而使位元線BLm又處於預充電電 壓V1 (步驟1 )。 -17- 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------線· 495759 A7 _____B7__ 五、發明說明(16 ) 繼續··對隨後所選取之字元線重複進行步驟1至4,例 如,對此字元線WLn+1而言使電容Cn,m (未顯 示)被更新。 實際上通常是使一列之全部記憶胞同時更新,其方式 是依據前述之步驟1至4同時控制全部之位元線。 在使用圖式中之各元件時可簡易地(不需要添加其它 之硬體元件)進行本發明之更新測試。因此可輕易地改 變位元線之控制,使產生器G之輸出電壓V!(並非讀出 放大器LVm之輸出電壓)直接寫入記憶胞中。此時以上 述順序進行步驟1至4即已足夠,唯一須修正之處是: 預充電開關S 1 m總是閉合且再充電開關總是斷開(即, 不導通)。字元線WLn之每一控制都是對所選取之字元 線之一種寫入過程,所寫入之資訊由產生器G之輸出電 壓V 1所支配。 爲了達成本發明之測試-操作模式,則對每一所選取 之字元線進行上述之已修正後之一序列之步驟。換言 之:由開關S 1 m和S2nl及其(未顯示之)控制電路所形 成之再記憶元件可設定在本發明之測試-操作模式中, 其方式是此開關(其在更新-操作模式中可使所感測之 記億胞資訊又儲存回去)之切換間隙須改變,使開關 S 2 m持續地斷開且開關S 1 m持續地閉合,此產生器G調 整至電壓V !,其在記憶胞寫入時會造成該測試-操作模 式中所il設之記憶胞狀態(此時產生器G當然須相對應 地調整)。若電壓v i設定成V 1 η V L,則110 "寫入記億胞 -18- 紙張尺度適用中國國家標準(CNS)A4規格(210 χ_297公釐) 魏 一 (請先閱讀背面之注咅?事項再填寫本頁) Ρ 訂---------線· 經濟部智慧財產局員工消費合作社印製 495759 A7 B7_ 五、發明說明(17 ) 中;在V ! = VH時,π 1 π寫入記憶胞中。在上述之實施例 中,在更新測試開始時已設定之記憶胞狀態等於π 0 π ’則 此時V^VH。 符號說明 B L m - 1、B L m、B L m +丨…位兀線 WLd、WLn、WLn+1 …字元線 cn,m…記憶體電容 Tn,f記憶胞電晶體 LVm···讀出放大器 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線- 經濟部智慧財產局員工消費合作社印製 -19- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 495759 ί 90. 5. 2Β:^ is i Β8 L ^ C8 D8 — .3- Is·"- i I .广 •Ύ---··-'···· flJf.;;. •5:·*-V :i” ^ 5 Λ考之 θ¥予修正。 f 經濟部智慧財產局員工消費合作社印?π \ \ κ 申請專利範圍(90年5月修正) 1 . 一種資訊記憶體之更新元件用之測試方法,其用來在 所確保之最小保持時間結束之前使儲存在記憶體之許 多記憶胞中之資訊(作爲各記憶胞之狀態)被更新, 該更新元件包含以下各元件: 一種更新-選擇元件,用來選取記憶體之待更新之記 憶胞; 一種感測元件,用來感測每一由該選擇元件所選取 之記憶胞之狀態; 一種再記憶元件,使每一所選取之記憶胞設定至一 種更新狀態,其在此再記憶元件之進行此更新作用所 用之更新-操作模式中表示此種由所感測之狀態所導 出之資訊, 此種方法之特徵爲: 在開始此種測試時確認此種測試中可加入之各記 憶胞之狀態; 在所確定之最小保持時間結束之前在上述確認過 程之後使該再記憶元件在測試-操作模式中操作,此時 每一已加入之記憶胞之由其所設定之更新狀態分別 是一種預定之狀態,其感覺上是與先前已確認之狀態 不同; 須檢測:已加入之各記憶胞之由再記憶元件之操作 所設定之各狀態是否對應於各預定之狀態。 2.如申請專利範圍第1項之方法,其中在測試開始時對 各記憶胞狀態所進行之確認過程是藉由已知之資訊寫 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 495759 經濟部智慧財產局員工消費合作社印制衣 .?H· :: < 年M w,〆一“ 1補充 申請專利範圍 入相關之記憶胞中來達成。 3 ·如申請專利範圍第2項之方法,其中須設計該已知之 資訊,使其在寫入時全部之已加入之記憶胞都具有相 问之狀%,在該再記憶兀件之測試-操作模式中所設置 之更新狀態對全部已加入之記憶胞而言是相同的。 4·如申請專利範圍第3項之方法,其中在該再記憶元件 之測試-操作模式中所設置之更新狀態在可能狀態之 整個範圍中任何地方都是一種與該已確認之狀態在感 覺上是不同之狀態。 5.如申請專利範圍第3項之方法,其中該選擇元件含有 一種更新-位址計數器,其可藉由更新-時脈而週期性 地經由其計數區而繼續計數,此計數區包含N個數 値,以便在週期性重複之更新中對此記憶體之N個記 憶胞或記憶胞組所形成之集合進行定址,其中包含以 下之步驟: 5 A)在可由更新計數器定址之集合之N個元件之每一 個內部中在所探討之至少一個記憶胞之位址中寫 入一種已知之資訊; 5B)在所確定之最小保持時間結束之前且該再記憶元 件在測試-操作模式中操作時施加X個更新-時 脈; 5C)在施加X個更新-時脈之後檢測:所探討之記憶胞 之由該再記憶元件之此種操作所設定之各狀態是 否對應於預設之各狀態。 -21 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 495759 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 6. 如申請專利範圍第4項之方法,其中該選擇元件含有 一種更新-位址計數器,其可藉由更新-時脈而週期性 地經由其計數區而繼續計數,此計數區包含N個數 値,以便在週期性重複之更新中對此記憶體之N個記 憶胞或記憶胞組所形成之集合進行定址’其中包含以 下之步驟: 5 A)在可由更新計數器定址之集合之N個元件之每一 個內部中在所探討之至少一個記憶胞之位址中寫 入一種已知之資訊; 5 B)在所確定之最小保持時間結束之則且該再目3憶兀 件在測試-操作模式中操作時施加X個更新-時 脈; 5C)在施加X個更新-時脈之後檢測:所探討之記憶胞 之由該再記憶元件之此種操作所設定之各狀態是 否對應於預設之各狀態。 7. 如申請專利範圍第5項之方法,其中 步驟5A至5C首先是以X = N來進行; 然後在該再記憶元件於更新-操作模式中操作時施 加Y個更新·時脈,其中Y是一種與N之整數倍不同 之數; 然後以X = N重複步驟5A至5C。 8. 如申請專利範圍第7項之方法,其中Y等於N/2。 9. 如申請專利範圍第5項之方法,其中在更新計數器上 可預設一種已定義之數値或可辨認一種瞬間存在之 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -裝---------訂--------- (請先閱讀背面之注意事項再填寫本頁)
    495759 夂、申請專利範圍 數値;此時 首先以X<N進行步驟5A至5C ; 然後重複步驟5A至5C,但施加至少此數目N-X+1 (不是X)之更新-時脈。 10.如申請專利範圍第9項之方法,其中X等於N-1。 11 ·如申請專利範圍第1至1 〇項中任一項之方法,其中 該再記憶元件含有一種開關元件(31/,324,其在更新-操作模式中對各別所選取之記憶胞(Cn,m)產生動作,使 信號源(G)之輸出信號(V!)可有效地作用在該記憶 胞,該輸出信號可使該記憶胞中所儲存之資訊讀出至 所屬之讀出放大器(LV)中,且在此信號去(de-)耦合之 後使讀出放大器之輸出被耦合以便使所讀出之資訊 又寫入此記憶胞中,此時 在更新-操作模式中使信號源(G)之輸出信號 定成一種値,其在對所選取之記憶胞(Cn,m)進行存取時 會形成此種測試-操作模式中所預設之記憶胞狀態, 激發此開關元件(SU,S2m),在存取期間此信號源之 輸出信號耦合至該記憶胞且使讀出放大器(LV)之輸出 由該記憶胞去(d e -)耦合。 U. —種資訊記憶體之更新元件用之測試方法,其用來 在所確保之最小保持時間結束之前使儲存在記憶體 之許多記憶胞中之資訊(作爲各記憶胞之狀態)被更 新,該更新元件包含以下各元件: 一種更新-選擇元件,用來選取記憶體之待更新之記 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 495759 _ 5. 28 年A8月 Π B8 C8 . —_____ 六、申請專利範圍 憶胞; 一種感測元件,用來感測每一由該選擇元件所選取 之記憶胞之狀態; 一種再記憶元件,使每一所選取之記憶胞設定至一 種更新狀態,其在此再記憶元件之進行此更新作用所 用之更新-操作模式中表示此種由所感測之狀態所導 出之資訊, · 在開始此種測試時確認此種測試中可加入之各記 憶胞之狀態; 在所確定之最小保持時間結束之前在上述確認過 程之後使該再記憶元件在測試-操作模式中操作,此時 每一已加入之記憶胞之由其所設定之更新狀態分別 是一種預定之狀態,其感覺上是與先前已確認之狀態 不同; 須檢測:已加入之各記憶胞之由再記憶元件之操作 所設定之各狀態是否對應於各預定之狀態;特徵爲: 一該再記憶元件包含一種開關元件(SU,S2n〇,其在更 新-操作狀態時對各別所選取之記憶胞(Cn,m)產生動 作,以便首先藉由信號源(G)之輸出信號(V〇而對記 憶胞之位元線(BLnl)進行預充電,且然後在信號源(G) 去耦合之後使記憶胞中所儲存之資訊藉由所屬字 元線(WLn)之控制而讀出至所屬之讀出放大器(LV) 中,且然後使讀出放大器(LV)之輸出被耦合以便使 所讀出之資訊又寫入至該記憶胞中, -24- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制π 495759 經濟部智慧財產局員工消費合作社印製 r:· c r 年名8 W 、§補无 -B8- 六、申請專利範圍 一在更新-操作模式中此信號源(G)之輸出信號(V〇設 定成一種値,此値在對所選取之記憶胞(Cn,m)進行存 取時會造成此測試-操作模式中所預設之記憶胞狀 育g , Ji2j\ 一激發此開關元件(Slm,S2m),在預充電期間此信號源 之輸出信號耦合至該記憶胞且使讀出放大器(LV)之 輸出由該記憶胞去(de-)耦合。 . 5 2 ------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210>< 297公釐)
TW090102178A 2000-02-04 2001-02-02 Method to test the refresh device of an information memory TW495759B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10004958A DE10004958A1 (de) 2000-02-04 2000-02-04 Verfahren zum Testen der Refresheinrichtung eines Informationsspeichers

Publications (1)

Publication Number Publication Date
TW495759B true TW495759B (en) 2002-07-21

Family

ID=7629837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090102178A TW495759B (en) 2000-02-04 2001-02-02 Method to test the refresh device of an information memory

Country Status (4)

Country Link
US (1) US6779136B2 (zh)
EP (1) EP1122742A3 (zh)
DE (1) DE10004958A1 (zh)
TW (1) TW495759B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10228527B3 (de) 2002-06-26 2004-03-04 Infineon Technologies Ag Verfahren zum Überprüfen der Refresh-Funktion eines Informationsspeichers
TWI271743B (en) * 2003-04-17 2007-01-21 Winbond Electronics Corp Method to adjust the refresh interval of adaptively controlled DRAM
US6958944B1 (en) * 2004-05-26 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced refresh circuit and method for reduction of DRAM refresh cycles
KR100625391B1 (ko) * 2004-07-14 2006-09-20 주식회사 하이닉스반도체 리프레쉬를 수행하는 반도체 메모리 장치
KR100691489B1 (ko) * 2005-03-31 2007-03-09 주식회사 하이닉스반도체 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법
US7158434B2 (en) * 2005-04-29 2007-01-02 Infineon Technologies, Ag Self-refresh circuit with optimized power consumption
US8176241B2 (en) * 2006-04-05 2012-05-08 Texas Instruments Incorporated System and method for optimizing DRAM refreshes in a multi-channel memory controller
US9324433B2 (en) 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE8544T1 (de) * 1979-05-15 1984-08-15 Mostek Corporation Verfahren und schaltung zum pruefen der arbeitsweise eines internen regenerierungszaehlers in einem speicher mit wahlfreiem zugriff.
US4347589A (en) * 1979-05-15 1982-08-31 Mostek Corporation Refresh counter test
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
US5321661A (en) * 1991-11-20 1994-06-14 Oki Electric Industry Co., Ltd. Self-refreshing memory with on-chip timer test circuit
US5335202A (en) * 1993-06-29 1994-08-02 Micron Semiconductor, Inc. Verifying dynamic memory refresh
US5446695A (en) * 1994-03-22 1995-08-29 International Business Machines Corporation Memory device with programmable self-refreshing and testing methods therefore
JP3260583B2 (ja) * 1995-04-04 2002-02-25 株式会社東芝 ダイナミック型半導体メモリおよびそのテスト方法
JPH10199296A (ja) * 1997-01-09 1998-07-31 Mitsubishi Electric Corp ダイナミック型半導体記憶装置およびそのテスト方法
US5903505A (en) * 1997-05-19 1999-05-11 Lsi Logic Corporation Method of testing memory refresh operations wherein subthreshold leakage current may be set to near worst-case conditions
KR100258978B1 (ko) * 1997-07-02 2000-06-15 윤종용 동적 메모리 테스트 회로의 어드레스 발생 장치 및방법
US6330696B1 (en) * 1998-08-13 2001-12-11 Agere Systems Guardian Corp Self-testing of DRAMs for multiple faults
US6317852B1 (en) * 1998-10-23 2001-11-13 Vanguard International Semiconductor Corporation Method to test auto-refresh and self refresh circuitry
KR100309464B1 (ko) * 1999-03-27 2001-09-26 김영환 리프레시 테스트 회로를 구비한 반도체 메모리 장치
JP2002184181A (ja) * 2000-03-24 2002-06-28 Mitsubishi Electric Corp 半導体記憶装置
US6396744B1 (en) * 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
JP2001358313A (ja) * 2000-06-14 2001-12-26 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
EP1122742A2 (de) 2001-08-08
EP1122742A3 (de) 2005-08-17
US6779136B2 (en) 2004-08-17
DE10004958A1 (de) 2001-08-09
US20010027541A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
US6751144B2 (en) Semiconductor storage and method for testing the same
US7145827B2 (en) Refresh control circuit and method for multi-bank structure DRAM
TW300308B (zh)
JP3573394B2 (ja) デュアルモード基準回路、メモリ回路、強誘電体メモリ回路、強誘電体メモリ回路のために基準電圧を発生させる方法、および強誘電体メモリを動作させる方法
US11031066B2 (en) Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
EP0495572A2 (en) Refreshing ferroelectric capacitors
NO312699B1 (no) Adressering av minnematrise
KR20070008250A (ko) 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
KR100682436B1 (ko) 메모리
TW495759B (en) Method to test the refresh device of an information memory
EP1414045A1 (en) Synchronous semiconductor memory device having dynamic memory cells and operating method thereof
JP2009205794A (ja) 不揮発性強誘電体メモリ装置の駆動方法
JPH08138374A (ja) 半導体メモリ装置およびそのリフレッシュ方法
JP3752288B2 (ja) 半導体記憶装置
US5270982A (en) Dynamic random access memory device improved in testability without sacrifice of current consumption
US4628488A (en) Semiconductor memory device with a refresh mechanism
US20070002657A1 (en) Semiconductor memory device
JP2008021397A (ja) メモリ
KR100325043B1 (ko) 반도체 메모리 장치
JP3495312B2 (ja) 半導体記憶回路
JP3717097B2 (ja) 強誘電体メモリ
KR100521376B1 (ko) 불량 워드라인을 스크린하고 불량 워드라인에 브릿지가존재하더라도 리프레쉬 전류나 스탠바이 전류를증가시키지 않는 반도체 메모리 장치 및 그 워드라인 구동방법
KR100712492B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법
WO2022151674A1 (zh) 自刷新频率的检测方法
EP0116774A2 (en) Semiconductor memory device with a refresh mechanism

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees