ATE8544T1 - Verfahren und schaltung zum pruefen der arbeitsweise eines internen regenerierungszaehlers in einem speicher mit wahlfreiem zugriff. - Google Patents

Verfahren und schaltung zum pruefen der arbeitsweise eines internen regenerierungszaehlers in einem speicher mit wahlfreiem zugriff.

Info

Publication number
ATE8544T1
ATE8544T1 AT80102360T AT80102360T ATE8544T1 AT E8544 T1 ATE8544 T1 AT E8544T1 AT 80102360 T AT80102360 T AT 80102360T AT 80102360 T AT80102360 T AT 80102360T AT E8544 T1 ATE8544 T1 AT E8544T1
Authority
AT
Austria
Prior art keywords
circuit
testing
random access
access memory
internal regulation
Prior art date
Application number
AT80102360T
Other languages
English (en)
Inventor
Robert James Proebsting
Original Assignee
Mostek Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mostek Corporation filed Critical Mostek Corporation
Application granted granted Critical
Publication of ATE8544T1 publication Critical patent/ATE8544T1/de

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
AT80102360T 1979-05-15 1980-04-30 Verfahren und schaltung zum pruefen der arbeitsweise eines internen regenerierungszaehlers in einem speicher mit wahlfreiem zugriff. ATE8544T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3924879A 1979-05-15 1979-05-15
EP80102360A EP0019150B1 (de) 1979-05-15 1980-04-30 Verfahren und Schaltung zum Prüfen der Arbeitsweise eines internen Regenerierungszählers in einem Speicher mit wahlfreiem Zugriff

Publications (1)

Publication Number Publication Date
ATE8544T1 true ATE8544T1 (de) 1984-08-15

Family

ID=21904460

Family Applications (1)

Application Number Title Priority Date Filing Date
AT80102360T ATE8544T1 (de) 1979-05-15 1980-04-30 Verfahren und schaltung zum pruefen der arbeitsweise eines internen regenerierungszaehlers in einem speicher mit wahlfreiem zugriff.

Country Status (6)

Country Link
EP (1) EP0019150B1 (de)
JP (1) JPS608556B2 (de)
AT (1) ATE8544T1 (de)
CA (1) CA1172316A (de)
DE (1) DE3068578D1 (de)
IE (1) IE49719B1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57127993A (en) * 1981-01-28 1982-08-09 Nec Corp Semiconductor storage circuit
JPH0799618B2 (ja) * 1986-03-24 1995-10-25 日本電気株式会社 半導体メモリのテスト回路
EP0436462B1 (de) * 1990-01-05 1994-01-26 Kinematica Ag Vorrichtung zur kontinuierlichen kinematischen Hochfrequenzbehandlung eines Stoffes und Verfahren zur Herstellung der Vorrichtung
JPH04372790A (ja) * 1991-06-21 1992-12-25 Sharp Corp 半導体記憶装置
US5335202A (en) * 1993-06-29 1994-08-02 Micron Semiconductor, Inc. Verifying dynamic memory refresh
KR100218733B1 (ko) * 1996-04-04 1999-09-01 김영환 싱크로노스 디램의 카스신호 발생기
DE10004958A1 (de) 2000-02-04 2001-08-09 Infineon Technologies Ag Verfahren zum Testen der Refresheinrichtung eines Informationsspeichers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961252A (en) * 1974-12-20 1976-06-01 International Business Machines Corporation Testing embedded arrays
US3944800A (en) * 1975-08-04 1976-03-16 Bell Telephone Laboratories, Incorporated Memory diagnostic arrangement
US4055754A (en) * 1975-12-22 1977-10-25 Chesley Gilman D Memory device and method of testing the same
US4183096A (en) * 1978-05-25 1980-01-08 Bell Telephone Laboratories, Incorporated Self checking dynamic memory system

Also Published As

Publication number Publication date
DE3068578D1 (en) 1984-08-23
CA1172316A (en) 1984-08-07
IE800980L (en) 1980-11-15
EP0019150B1 (de) 1984-07-18
IE49719B1 (en) 1985-11-27
EP0019150A1 (de) 1980-11-26
JPS55163686A (en) 1980-12-19
JPS608556B2 (ja) 1985-03-04

Similar Documents

Publication Publication Date Title
DE3671670D1 (de) Verfahren zum betreiben eines halbleiterspeichers mit integrierter paralleltestmoeglichkeit und auswerteschaltung zur durchfuehrung des verfahrens.
SE406829B (sv) Metod for att testa cellerna i en halvledarminnesmatries
JPS55146695A (en) Method and device for reading and refreshing optimum logic level of dynamic random access memory
DE68910391D1 (de) Verfahren zum Speicherdatenzugriff.
ATE39032T1 (de) Gestapeltes speichermodul doppelter dichte mit industriellen standartspeicherchips, speicherkarte mit doppelter dichte und verfahren zum herstellen eines gestapelten speichermoduls doppelter dichte.
SE7610996L (sv) Kretsanordning for astadkommande av giltig programinformation vid adressering av celler innehallande felaktig programinformation i ett oforenderliget minne
DE69330240D1 (de) Dynamischer Speicher mit wahlfreiem Zugriff mit Parallelprüfmodus zur Erzeugung beliebiger Testmuster
DE69122412D1 (de) Abfühlverstärker und Verfahren zum Fühlen von Ausgängen statischer Direktzugriffsspeicherzellen
ATE73946T1 (de) Verfahren und schaltung zum manipuliergeschuetzten entwerten von ee-prom-speichern.
CH508285A (de) Verfahren zur Regelung eines Brennstoffzellenaggregates
ATE104465T1 (de) Integrierter halbleiterspeicher mit paralleltestmoeglichkeit und redundanzverfahren.
ATE8544T1 (de) Verfahren und schaltung zum pruefen der arbeitsweise eines internen regenerierungszaehlers in einem speicher mit wahlfreiem zugriff.
DD108026A5 (de) Verfahren und vorrichtung zum einsetzen von pflanzen
DE3481452D1 (de) Speicherzugriffsanordnung in einem zum aufnehmen eines erweiterungsspeichers geeigneten computer.
DD135652A5 (de) Vorrichtung zur reduzierung der befehlsausfuehrungszeit bei einem rechner mit indirekter adressierung eines datenspeichers
CH422896A (de) Verfahren zum Prüfen der Schreib- und Lesevorgänge eines nach dem Inhibierverfahren arbeitenden Matrixkernspeichers und Vorrichtung zur Durchführung des Verfahrens
AT310265B (de) Verfahren und Einrichtung zum Ermitteln und Zwischenspeichern eines aus mehreren einzelnen Konturen zusammengesetzten Konturverlaufes eines spaltenweise abgetasteten Schriftzeichens
IT1109432B (it) Perfezionamento nelle celle di memoria per memorie ad accesso casuale
AT351572B (de) Verfahren und einrichtung zum kuehlen eines in einem geschlossenen kreis zirkulierenden mediums
JPS5746385A (en) Address discrimination method of semiconductor memory
JPS56148792A (en) Testing method for margin voltage of memory cell
JPS55153194A (en) Integrated semiconductor memory unit
JPS6421557A (en) Method for testing memory
SE407300B (sv) Metod for access till flexskivminnen och anordning for tillempning av metoden
JPS574562A (en) Digital map generator

Legal Events

Date Code Title Description
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties