TW477063B - Memory-cells arrangement - Google Patents
Memory-cells arrangement Download PDFInfo
- Publication number
- TW477063B TW477063B TW089113236A TW89113236A TW477063B TW 477063 B TW477063 B TW 477063B TW 089113236 A TW089113236 A TW 089113236A TW 89113236 A TW89113236 A TW 89113236A TW 477063 B TW477063 B TW 477063B
- Authority
- TW
- Taiwan
- Prior art keywords
- bbl
- memory
- conductive layer
- patent application
- bit line
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 112
- 239000003990 capacitor Substances 0.000 claims description 31
- 230000000295 complement effect Effects 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 9
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 238000009434 installation Methods 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000002023 wood Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract 5
- 239000010410 layer Substances 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
477063 A7 ____B7 __ 五、發明說明(< ) 本發明係關於一種記憶體配置,特別是一種具有記 憶胞陣列之動態記憶體配置,其由許多記憶胞所構 成,各記憶胞分別具有至少一個選擇電晶體及一個記 憶電容器且可藉由字元線及位元線來控制。 動態記憶體配置通常包含許多記憶胞。每一記憶胞 包含至少一個選擇電晶體及一個記憶電容器。這些記 憶胞通常配置成列和行,其中使用許多位元線和字元 線,以使適當地指出各別之記憶胞。在傳統之記憶體 配置中,可藉由位元線和字元線之選取而在讀出或寫 入時選取記憶胞。字元線用來控制該選擇電晶體,使 選擇電晶體可將記憶電容器導電性地與位元線相連 接。以此種方式可經由位元線使電荷儲存在記憶電容 器中或由記憶電容器中讀出電荷。 爲了讀出此種儲存於記憶電容器中之電荷,則通常 使用放大器。這些放大器通常配置在位元線之末端。 由於在讀出所選取之記憶電容器時只有很小之電流流 動,則放大器通常是與一對(pair)位元線相連接。其中 一條位元線用作另一條位元線之參考線,使放大器可 由此二條位元線之間之差異而得知此種儲存在所選取 之記憶電容器中之電荷。位元線中之一通常是設定在 高電位而另一條位元線是在低電位。這因此稱爲互補 式位元線。位元線通常是在金屬平面中延伸,藉由接 觸孔而形成此種至選擇電晶體之擴散區所需之連接。 動態記憶體配置之技術硏發費用之大部份是用在記 憶電容器之產生。爲了在讀出此記憶電容器時形成一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 477063 A7 _____B7__ 五、發明說明(> ) (請先閱讀背面之注意事項再填寫本頁) 種足夠大之信號,則記憶電容器之電容至少應有 3 5 fF。同時由於記憶電容器之橫向尺寸通常較小,則 通常必須產生更複雜之3維度之結構,以便有足夠之 電容器面積可供使用。 一般所使用之實施形式是所謂堆疊式電容器,其可 以一序列不同之特徵來形成,例如,皇冠式堆疊電容 器或粗矽(半球形微粒)堆疊電容器。但這些特徵都 是表示:其配置於矽基板和選擇電晶體上方。堆疊電 容器因此位於此記憶體配置之一種區域中,此種區域 中亦配置位元線。特別是當使用一對位元線時,則可 配置這些位元線及記憶電容器,使每一記億胞使用儘 可能少之面積且同時使記憶胞之生產成本下降。 依據本發明,上述課題是依據申請專利範圍第1項 之記憶體配置來達成。本發明其它有利之實施形式、 特性及外觀敘述在申請專利範圍各附屬項、說明書及 附圖中。 經濟部智慧財產局員工消費合作社印製 本發明之記憶體配置設有許多記憶胞,其分別具有 至少一個選擇電晶體及一個堆疊電容器且可藉由字元 線和位元線來控制。本發明之記憶體配置之特徵是: a) 第一導電層, b) 第二導電層,其藉由隔離層而與第一導電層相隔 開, Ο就一預定數目之記憶胞而言,至少設置一條第一 位元線,其一部份是在第一導電層中延伸且在該處與 記憶胞之至少一部份相連接,第一位元線之一部份是 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 477063 A7 ___B7__ 五、發明說明(4 ) 在第二導電層中延伸, d)記憶胞之堆疊電容器配置在第一和第二導電層之 間。 本發明之記憶體配置所具有之優點是:由於堆疊電 容器在第一和第二導電層之間,則接觸孔(其使第一 導電層可與選擇電晶體相連接)之縱橫比(Aspect ratio)以及所謂〃插栓(plugs)〃(其使記憶電容器可與 選擇電晶體相連接)之縱橫比都可保持很小。此外, 藉由使用二個導電層(例如,二個金屬平面),則可達 成位元線槪念,其在位元線有較大之雜訊時能可靠地 讀出此堆疊電容器中所儲存之電荷。此外,藉由本發 明之記憶體配置可實現一種記憶胞,其橫向範圍小於 或等於7F2。此F(FeatUreSize)是表示以所使用之製造 技術所可產生之最小之結構寬度。 依據較佳之實施形式,就預定數目之記憶胞而言須 設置一條第二位元線,其一部份是在第一導電層中延 伸且在該·處與記憶胞之至少一部份相連接,第二位元 線之一部份是在第二導電層中延伸。若在讀出記憶胞 時這些位元線是互補時,則這樣是特別有利的° 此外,若位元線是與放大器相連接時,則這樣是較 佳的,此放大器讀出此種儲存在記憶胞中之電荷。 依據其它較佳之實施形式,則第一位元線之此一部 份(其在第一導電層中延伸)以及另一部份(其在第 二導電層中延伸)經由至少一個第一接觸區(穿越隔 離層)而互相連接。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ml"裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 477063 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明u ) 若第二位元線之此部份(其在第一導電層中延伸) 及第二位元線之另一部份(其在第二導電層中延伸) 經由至少一個第二接觸區(穿越隔離層)而互相連接’ 則這樣亦是較佳的。若第一和第二接觸區配置成使第 一和第二位元線之電容對於放大器而言是相同的,貝1J 這樣是特別有利的。 依據其它較佳之實施形式’第一及/或第二接觸區 配置於主動區上方。這樣所具有之優點是:這些接觸 區不需額外之面積。所可達成之記憶體密度因此可提 高。 若第一及/或第二接觸區與一種接觸孔相重疊而配 屬於一個記憶胞,則這樣是特別良好的。此外,若第 一及/或第二接觸區中第一導電層具有一種擴大區, 則這樣是較好的。 依據其較佳之實施形式,記憶胞以一種介於1 〇 °和 60 °之間之角度(特別是介於20 °和40 °之間)相對 於第一及/或第二位元線而對準。 此外,若各記憶胞之橫向範圍小於或等於7F2,則 這樣是較佳的。 本發明以下將依據圖式來詳述。圖式簡單說明: 第1圖本發明第一實施例之記憶體配置。 第2圖本發明記憶體配目之俯視圖。 第3圖沿著一列記憶胞之位元線之外形。 第4圖本發明另一實施形式中沿著一列記憶胞之位 元線之外形。 -6 - "^氏張尺度適Θ中國國家標準(CNS)A4規格(210>< 297公爱了 (請先閱讀背面之注音?事項再填寫本頁) 裝 • ϋ ϋ ----訂---------^ί 經濟部智慧財產局員工消費合作社印製 477063 A7 B7____ 五、發明說明(f ) 第5圖本發明第4圖之記憶體配置之俯視圖。 第6圖本發明第4圖之記憶體配置之切面圖。 第7圖本發明之第6圖所示實施形式之一種變化形 式。 第1圖是本發明第一實施形式之記憶體配置。製備 一種具有擴散區2之半導體基板1(通常是矽)。這些 擴散區2與閘極電極3 —起形成該選擇電晶體5。本 例子中,二個記憶胞之選擇電晶體5共同使用一個擴 散區2,以便使記憶胞之空間需求保持儘可能小。許 多閘極電極3在垂直於此圖面之方向中經由字元線而 在電性上互相連接。爲了使不同之字元線或閘極電極 3在電性上互相隔開,則各字元線(閘極電極3 )須由 絕緣材料4 (例如,二氧化矽)所圍繞。 爲了可在記憶胞之擴散區2和位元線之間形成一種 導電性連接’則須在絕緣材料4中設置一些接觸孔 1 5,接觸孔1 5中以導電材料(例如,摻雜之矽或鎢) 塡入。然後在絕緣材料4上產生第一導電層1 4(例如, 鋁層)以便產生位元線之一部份。然後對第一導電層 1 4進行結構化以形成位元線。須配置這些位元線,使 其經由接觸孔1 5而與選擇電晶體5之擴散區2相連 接。爲了隔開不同之位元線,則須設置一種隔離層, 其在第1圖中以參考符號6表示。 在絕緣材料6上配置各堆疊電容器,其是由第一電 極7、非導電性介電材料或鐵電質材料8以及第二電 極9所構成。每一記憶胞之選擇電晶體5分別經由一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公g ) --------I I IAV ^ · I------^ , I------- (請先閱讀背面之注意事項再填寫本頁) 477063 A7 B7 五、發明說明u ) (請先閱讀背面之注意事項再填寫本頁) 種所謂〃插栓〃 1 〇而導電性地與堆疊電容器之第一電 極7相連接。插栓1 0通常是由摻雜之多晶矽所構成。 現在施加一種隔離層1 2於上部電極9上。例如,可使 用S i 0 2層作爲隔離層,其是以c V D方法沈積而成。 爲了產生位元線之其它部份,然後在絕緣材料i 2 上產生弟一導電層16 (其例如是一種銘層)。然後對 弟一導電層1 6進行結構化,以便又形成位元線。 第2圖是本發明記憶體配置之俯視圖。第2圖顯示 8個記憶胞,其中各堆疊電容器只顯示下部電極7。各 記憶胞經由各接觸孔1 5而與位元線B L < 0 >和B L < 1 > 相連接。各條位元線BL<0>和BL<1>在第2圖中由上 向下延伸。第2圖中只顯示位元線BL<〇4D BL<1>2 一部份,其在第一導電層14中是在堆疊電容器之下部 電極7下方延伸。與所示之位元線81^<0>或BL<1>互 補之位元線直接在位元線BL<0>和BL<1>上方(即, 圖面之上方,未顯示)延伸。 經濟部智慧財產局員工消費合作社印製 控制各記憶胞之選擇電晶體所用之字元線WL<〇> 至WL<4>垂直於位元線BL<〇4D BL<1>而延伸。如第 2圖所示,各記憶胞是以大約3 0 °之角度而對準位元 線BLUD BL<1〉。由於記憶胞此種對準方式,則記 憶胞可較緊密地配置著,這樣在給定之晶片面積時即 可使記憶體電容値增大。第2圖中央之陰影區顯示以 此種方式所產生之7F2單元。 現在若只有位元線BL<0:^a BL<1>在第一導電層14 中延伸,而與它們互補之位元線是在上方之導電層1 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 477063 A7 一 _J7 五、發明說明(7 ) 中延伸,則所造成之結果是:位元線BL<0^D BL<1> 及其互補位元線之電容及電阻即可大大地不同。這樣 又會使放大器之測量受到不利之影響。 爲了避免上述現象,則位元線BL<〇4〔 :^<1>以及 相對應之互補位元線bBL<〇4Q bBL<l>不但在下方之 導電層中延伸而且亦在上方之導電層中延伸。這將在 第3圖之例子中詳述。位元線61^<1>在下方之導電層 中由圖面之左側延伸至線23。在線23和線24之間製 備一種接觸區,以便使位元線BL<1>可與上方之導電 層相連接。位元線BL<1>在上方之導電層(金屬平面) 中由線24延伸至線27。 互補之位元線581^<1>在上方之導電層(金屬平面) 中由圖面之左側延伸至線23。在線23和線24之間製 備另一接觸區,其使位元線匕31^<1>可與下方之導電 層(金屬平面)相連接。位元線bBL<l>在下方之導 電層(金屬平面)中在線2 4和線2 7之間延伸。位元 線BL<1>_ bBL<l>分別與記憶胞相連接,這些位元 線在下方之導電層(金屬平面)中延伸。以此種方式 可確保:此二條位元線BL<1^D bBL<l>之電容和電 阻是同樣大的。 位元線BL<〇4D bBL<0>(其顯示在第3圖之下部 中)以類似之方式來形成。此二條位元線61^<0>和 bBL<0>2轉換是在是線25和線26之間進行。位元線 BL<1:^D bBL<l>以及BL<0>和bBL<0>之右端分別配 置一種放大器SA (感測放大器),其可記錄此種由記 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂—------ (請先閱讀背面之注意事項再填寫本頁) 477〇63 A7 B7 $、發明說明(ί ) 憶胞所讀出之電荷,如第3圖所示,在本發明之此種 實施形式中對上方之導電層和下方導電層之間的各接 觸區而言在線24和25、26和27、27和28之間設有 特定區。在這些特定區中不設置記憶胞。 爲了進一步提高此記憶體密度,第4圖顯示本發明 之另一實施形式。位元線BL<〇4D BL<1〉以及相對應 之互補位元BL<〇ea BL<1>亦在下方之導電層和上方 之導電層中延伸。但和第3圖所示實施形式不同的 是:現在這些接觸區(其使上方和下方之導電層互相 連接)直接製備在主動區(即,記憶胞之區域中)之 上方。因此,這些區域(其中各接觸區只設置在上方 和下方之導電層之間)即可不需要。 第5圖是本發明第4圖之記憶體配置之俯視圖。第 5圖顯示一列記憶胞,其中堆疊電容器只顯示下部電 極7。記憶胞經由接觸孔15而與位元線BL<0>、BL<1> 和 BL<2>相連接。位元線 BL<0>、BL<141] BL<2>^E 第5圖中由上向下延伸。相較於第2圖而言,第5圖 中亦顯示這些與位元線BL<0>、BL<1>和BL<2>互補 之位元線 bBL<0>、bBL<l>、bBL<2> 〇 控制記憶胞之選擇電晶體所用之字元線爲了淸楚之 故在第5圖中未顯示。如第5圖所示,記憶胞是以大 約30 °之角度而對準各條位元線BL<〇>、BL<1>和 BL<2> 〇由於記憶胞之此種對準作用,則記憶胞可較 緊密地配置著,這樣可在給定之晶片面積中使記憶體 電容增大。 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 訂--- 經濟部智慧財1·局員工消費合作社印製 477063 A7 _____B7_ 五、發明說明(9 ) (請先閱讀背面之注意事項再填寫本頁) 須選取位元線BL<0>、BL<HD BL<2>或互補位元 線bBL<0>、乜8乙<1>和bBL<2>之在第5圖中可看到之 部份,使位元線81^<1>和bBL<l>可設有二個接觸區 17A和17B(請參閱第6圖),位元線BL<14[1 bBL<l> 因此可在上方和下方之導電層之間變換位置。在第5 圖之下部邊緣處,此位元線BL<1>是在上方之導電層 中延伸。在上方之導電層中,位元線61^<1>在右側由 接觸區17A旁經過而延伸且然後觸及此接觸區17B。 此位元線BL<1>經由接觸區17B而延伸至下方之導電 層,其在此位置經由接觸孔而與二個記憶胞相連接。 在接觸區1 7B之後此位元線BL<1>在下方之導電層中 延伸直至第5圖之上方邊緣爲止。 經濟部智慧財產局員工消費合作社印製 在第5圖之上部邊緣處此種與位元線BL<1>互補之 位元線bBL<l>在上方之導電層中延伸。在上方之導 電層中位元線匕81^<1>在左側由接觸區17B旁經過而 延伸且然後觸及此接觸區17A。此位元線bBL<l\,由 接觸區1 7 A而延伸至下方之導電層,其在此位置經由 接觸孔而與二個記憶胞相連接。在接觸區1 7 A之後此 位元線581^<1>在下方之導電層中延伸直至第5圖之 下方邊緣爲止。 若接觸區1 7A、1 7B和接觸孔1 5在俯視圖中重疊地 配置著,則這樣是較佳的。以此種方式可製成很小之 記憶胞。 第6圖是接觸區17A之周圍之切面圖。第6圖所示 之情況不同於第1圖所示者之處是:第6圖中在上方 -11 - 冢紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) "" 經濟部智慧財產局員工消費合作社印製 477063 A7 B7 五、發明說明(I。) 之導電層16和下方之導電層14之間配置一個接觸區 17A。第6圖中所顯示之其它元件對應於第1圖中所 示之元件,因此不再詳述。 爲了可靠地達成:在記億體配置之製程中存在一些 對準上之誤差時在上方和下方之導電層之間可靠地形 成一種接觸區,則下方之導電層1 4須較寬地形成在接 觸區17中。這由第5圖中可淸楚看出。 若下方之導電層不是以較寬之方式配置在接觸區 1 7 A本身中,則亦可另外設置一個登陸墊1 8。此登陸 墊例如可由下部電極7之材料或上部電極9之材料所 製成。 本發明之記憶體配置所具有之優點是:由於第一和 第二導電層之間配置各堆疊電容器,則接觸孔1 5 (其 使第一導電層1 4可與選擇電晶體5相連接)之縱橫比 以及所謂〃插栓〃 1 0 (其使記憶電容器可與選擇電晶 體5相連接)之縱橫比都可保持較小。此外’發展之 位元線槪念可在很小之記憶胞中實現° 符號說明 1…砂基板 2…擴散區 3…聞極電極 4…S i 0 2層 5…選擇電晶體 6…S i 0 2層 7…下部電極 -12 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ·I------^--------- (請先閱讀背面之注意事項再填寫本頁) 477063 A7 B7 五、發明說明(") 質電介 \質電鐵 8 極電 KH 咅上 9 ο 2 4 6 插si鋁接鋁 A B 7 7 8 3 1 2 登 8 2 检ο 層觸層妾妾陸 二 ΓΤΤ · IX ί ϊ Γ1Γ II r3J *、< I 區區 層 孔 觸觸?!線 裝--------訂------ (請先閱讀背面之注意事項再填寫本頁) # 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 477063^ 經濟部智^財次^;:只工消費合作社印製 α\8 Β8 C8 D8 六、申請專利範圍 第89 1 2088 1號「記憶體配置」專利案 (90年4月修正) 六、申請專利範圍: 1. 一種記憶體配置,其具有許多記憶胞,這些記憶胞分 別具有至少一個選擇電晶體(5)及一個堆疊電容器且可 經由字元線和位元線而被控制,其特徵爲: a) 第一導電層(14), b) 第二導電層(16),其藉由隔離層(12)而與第一導層 (14)相隔開, c) 就一預定數目之記憶胞而言,至少設置第一位元 線(BL<0>,BL<1>,BL<2>),其一部份是在第一導電 層(1 4)中延伸且在該處與記憶胞之至少一部份相連 接,第一位元線之一部份是在第二導電層(16)中延伸’ d) 記憶胞之堆疊電容器(7,8,9)配置在第一和第二導 電層之間。 2. 如申請專利範圍第1項之記憶體配置,其中就一預定 數目之記憶胞而言,設有第二位元線(bBL<0> ’ bBL<l>,bBL<2>),其一部份是在第一導電層(14)中延 伸且在該處與記憶胞之至少一部份相連接,第二位元 線之一部份是在第二導電層(16)中延伸。 3. 如申請專利範圍第2項之記憶體配置,其中在讀出各 記憶胞時第一位元線(BL<0>,BL<1>,BL<2>)和第二 位元線(bBL<0>,bBL<l>,bBL<2>)是互補的。 4·如申請專利範圍第2或第3項之記憶體配置,其中這 本纸:¾尺度適用中國國家標輋(CNS ) Λ4規格(21 OX 297公釐) 477063 A8 B8 C8 D8 Μ濟部智总財.-Ϊ,,ΤΗ(工消費合作社印製 4、中請專利範圍 些位元線(BL<0〉’ BL<1〉,BL<2>,bBL<0>,bBLcl〉, bBL<2〉)是與放大器(SA)相連接,此放大器(SA)讀出此 種儲存在記憶胞之一之中之電荷。 5. 如申請專利範圍第1項之記憶體配置,其中第一位元 線(BL<0>,BL<1>,BL<2>)之在第二導電層(16)中延伸 之此部份經由至少第一接觸區(17B)(經由隔離層(12)) 而互相連接。 6. 如申請專利範圍第1或第2項之記憶體配置,其中第 二位元線(bBL<0>,bBL<l>,bBL<2>)是之在第一導電 層(14)中延伸之此部份以及第二位元線(bBL<0>, bBL<l>,bBL<2>)之在第二導電層(16)中延伸之此部份 經由至少第二接觸區(17A)(經由隔離層(12)而互相連 接。 7. 如申請專利範圍第6項之記憶體配置,其中須配置第 一和第二接觸區(17A,17B),使得對此放大器(SA)而言 第一和第二位元線之電容是相同的。 8·如申請專利範圍第5項之記憶體配置,其中第一及/ 或第二接觸區(17A,17B)配置於主動區上方。 9. 如申請專利範圍第6項之記憶體配置,其中第一及/ 或第二接觸區(17A,17B)配置於主動區上方。 10. 如申請專利範圍第8項之記憶體配置,其中第一及/ 或第二接觸區(17A,17B)互相與接觸孔(15)重疊地配置 於記憶胞。 11·如申請專利範圍第8或第10項之記憶體配置,其中在 -2- 度適用中國國家標鼕(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫 本» 裝 、1Τ 線 477063 ABCD 經濟部智总財只工消費合作社印製、申請專利範圍 第一及/或第二接觸區(17A,17B)和第一導電層(14)之 間配置一種登陸墊(18)。 12.如申請專利範圍第5項之記憶體配置,其中在第一及 /或第一接觸區(17A,17B)中第一導電層(14)具有一種 擴大區。 13·如申請專利範圍第6項之記憶體配置,其中在第一及 /或第二接觸區(17 A,17B)中第一導電層(14)具有一種 擴大區。 14·如申請專利範圍第1或第2項之記憶體配置,其中這 些記憶胞以10°和60°之間之角度相對於第一及/或 第二位元線(BL<0>,BL<1>,BL<2>,bBL<0>,bBL<l>, bBL<2>)而對準。 如申請專利範圍第1 4項之記憶體配置,其中這些記憶 胞以20°和40°之間之角度相對於第一及/或第二位 兀線(BL<0>,BL<1>,BL<2>,bBL<0>,bBL<l>,bBL<2>) 而對準。 16.如申請專利範圍第1或第2項之記憶體配置,其中這 些記憶胞是以橫向範圍小於或等於7F2之形式而構成。 木紙張尺度適用中國國家標嗥(CNS ) Λ4規格(210X 297公釐) 請 先 閱 讀 背 ιέ 之 意 事 項 存 訂 線
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19931124A DE19931124C1 (de) | 1999-07-06 | 1999-07-06 | Speicherzellenanordnung mit einem ferroelektrischen Transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW477063B true TW477063B (en) | 2002-02-21 |
Family
ID=7913794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089113236A TW477063B (en) | 1999-07-06 | 2000-07-04 | Memory-cells arrangement |
Country Status (7)
Country | Link |
---|---|
US (1) | US6670661B2 (zh) |
EP (1) | EP1192666B1 (zh) |
JP (1) | JP3802809B2 (zh) |
CN (1) | CN1329998C (zh) |
DE (2) | DE19931124C1 (zh) |
TW (1) | TW477063B (zh) |
WO (1) | WO2001003198A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19840824C1 (de) * | 1998-09-07 | 1999-10-21 | Siemens Ag | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung |
US6515889B1 (en) * | 2000-08-31 | 2003-02-04 | Micron Technology, Inc. | Junction-isolated depletion mode ferroelectric memory |
JP2002270786A (ja) * | 2001-03-09 | 2002-09-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US7015049B2 (en) | 2003-09-03 | 2006-03-21 | Infineon Technologies Ag | Fence-free etching of iridium barrier having a steep taper angle |
FR2888990B1 (fr) * | 2005-07-22 | 2007-09-07 | Commissariat Energie Atomique | Dispositif microelectronique dote de transistors surmontes d'une couche piezoelectrique |
US8173532B2 (en) * | 2007-07-30 | 2012-05-08 | International Business Machines Corporation | Semiconductor transistors having reduced distances between gate electrode regions |
US8138541B2 (en) * | 2009-07-02 | 2012-03-20 | Micron Technology, Inc. | Memory cells |
US10916287B2 (en) | 2019-06-27 | 2021-02-09 | Sandisk Technologies Llc | Ferroelectric memory device containing a series connected select gate transistor and method of forming the same |
WO2020263340A1 (en) * | 2019-06-27 | 2020-12-30 | Sandisk Technologies Llc | Ferroelectric memory device containing a series connected select gate transistor and method of forming the same |
US10879269B1 (en) | 2019-06-27 | 2020-12-29 | Sandisk Technologies Llc | Ferroelectric memory device containing a series connected select gate transistor and method of forming the same |
KR20210015148A (ko) * | 2019-07-31 | 2021-02-10 | 에스케이하이닉스 주식회사 | 음의 캐패시턴스를 구비하는 강유전층을 포함하는 비휘발성 메모리 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE120579T1 (de) * | 1991-01-09 | 1995-04-15 | Siemens Ag | Speicherzellenanordnung und verfahren zu deren betrieb. |
US5449935A (en) * | 1991-10-31 | 1995-09-12 | Rohm Co. Ltd. | Semiconductor device including non-volatile memories |
JP3118063B2 (ja) * | 1992-03-23 | 2000-12-18 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶素子の製造方法 |
JPH07106450A (ja) * | 1993-10-08 | 1995-04-21 | Olympus Optical Co Ltd | 強誘電体ゲートトランジスタメモリ |
KR100247934B1 (ko) * | 1997-10-07 | 2000-03-15 | 윤종용 | 강유전체 램 장치 및 그 제조방법 |
DE19840824C1 (de) * | 1998-09-07 | 1999-10-21 | Siemens Ag | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung |
-
1999
- 1999-07-06 DE DE19931124A patent/DE19931124C1/de not_active Expired - Fee Related
-
2000
- 2000-07-04 TW TW089113236A patent/TW477063B/zh not_active IP Right Cessation
- 2000-07-05 EP EP00949153A patent/EP1192666B1/de not_active Expired - Lifetime
- 2000-07-05 JP JP2001508509A patent/JP3802809B2/ja not_active Expired - Fee Related
- 2000-07-05 DE DE50014731T patent/DE50014731D1/de not_active Expired - Fee Related
- 2000-07-05 WO PCT/DE2000/002190 patent/WO2001003198A1/de active IP Right Grant
- 2000-07-05 CN CNB008124914A patent/CN1329998C/zh not_active Expired - Fee Related
-
2002
- 2002-01-07 US US10/046,123 patent/US6670661B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6670661B2 (en) | 2003-12-30 |
EP1192666B1 (de) | 2007-10-24 |
WO2001003198A1 (de) | 2001-01-11 |
JP3802809B2 (ja) | 2006-07-26 |
JP2003504853A (ja) | 2003-02-04 |
CN1372699A (zh) | 2002-10-02 |
US20020105016A1 (en) | 2002-08-08 |
CN1329998C (zh) | 2007-08-01 |
DE50014731D1 (de) | 2007-12-06 |
DE19931124C1 (de) | 2001-02-15 |
EP1192666A1 (de) | 2002-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7301799B2 (en) | Memory cell array | |
TW503563B (en) | Semiconductor device | |
US7795651B2 (en) | One transistor DRAM device and method of forming the same | |
US5414655A (en) | Semiconductor memory device having a stack-type capacitor | |
TW321794B (zh) | ||
US5032882A (en) | Semiconductor device having trench type structure | |
US6395594B2 (en) | Method for simultaneously forming a storage-capacitor electrode and interconnect | |
TW477063B (en) | Memory-cells arrangement | |
TW200602B (zh) | ||
JPH05218348A (ja) | 折返し型ビツトライン構造及びその製造方法 | |
JP2007053321A (ja) | 半導体記憶装置 | |
TW442837B (en) | Integrated circuit-arrangement and its production method | |
CN113544848A (zh) | 在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法 | |
US10861787B1 (en) | Memory device with bitline noise suppressing scheme | |
US6998670B2 (en) | Twin EEPROM memory transistors with subsurface stepped floating gates | |
JP2940169B2 (ja) | 半導体メモリ装置 | |
TW490847B (en) | Memory-cells arrangement | |
JP2768341B2 (ja) | 半導体記憶装置 | |
TW501133B (en) | Write-/read-circuit with vertical-transistors for DRAM-memory | |
JP2011249679A (ja) | 半導体装置 | |
JP3085280B2 (ja) | 多値dram半導体装置 | |
TW200306665A (en) | Memory module with improved electrical properties | |
JP2940485B2 (ja) | 半導体記憶装置 | |
TW415078B (en) | DRAM with dummy word lines | |
US7453718B2 (en) | Digital data apparatuses and digital data operational methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |