CN1329998C - 存储单元装置 - Google Patents
存储单元装置 Download PDFInfo
- Publication number
- CN1329998C CN1329998C CNB008124914A CN00812491A CN1329998C CN 1329998 C CN1329998 C CN 1329998C CN B008124914 A CNB008124914 A CN B008124914A CN 00812491 A CN00812491 A CN 00812491A CN 1329998 C CN1329998 C CN 1329998C
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- ferroelectric
- layer
- intermediate layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011800 void material Substances 0.000 claims description 47
- 238000009413 insulation Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- JWZCKIBZGMIRSW-UHFFFAOYSA-N lead lithium Chemical compound [Li].[Pb] JWZCKIBZGMIRSW-UHFFFAOYSA-N 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 29
- 230000010287 polarization Effects 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000012217 deletion Methods 0.000 description 4
- 230000037430 deletion Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
存储单元装置作为存储单元有一个铁电晶体管，这个在源极区/漏极区(14)之间在半导体基质的表面上有第一个栅中间层(15，16)和第一个栅电极(18)，其中第一个栅中间层(15，16)至少包括一个铁电层(18)。除了第一个栅中间层(15，16)之外在源极区/漏极区(14)之间安排了第二个栅中间层(15)和第二个栅电极(19)，其中第二个栅中间层(15)包括一个介电层。第一个栅电极(18)和第二个栅电极(19)是经过二极管结构相互连接的。在半导体基质上安排了条形掺杂的空穴区(12)，这个在各个铁电晶体管的源极区/漏极区之间延伸。
Description
本发明涉及到将数据非易失存储的存储单元装置。为了将数据非易失存储已经建议过存储单元装置，其中每个存储单元至少有一个铁电晶体管(见EP 0 566 585 B1)。其中将一种晶体管称为铁电晶体管，这种晶体管有两个源极区/漏极区、一个沟道区和一个栅电极，其中在栅电极和沟道区之间安排了铁电层，也就是说由铁电材料构成的层。这种晶体管的导电性是与铁电材料层的极性状态有关的。将这种铁电晶体管关系到非易失存储器进行试验。其中将铁电材料层的两个不同极性状态分配给信息的两个不同的逻辑数值。
在EP 0 566 585 B1已知的存储单元装置中建议，在铁电层下面的基质上对于不同的存储单元各自加上一个电压，以便当信息写入存储单元时避免在另外的，不是选定的存储单元上的信息改变。此外在激活的晶体管区下面安排了掺杂层，这个经过pn-过渡与普通的基质是绝缘的和经过绝缘区与相邻的存储单元是绝缘的，这个对于单个铁电晶体管代表了一个单独的基质。
在T.Nakamura，Y.Nakao，A.Kamisawa，H.Takasu：简单的晶体管铁电存储单元，IEEE，ISSCC，1995，68至69页中建议了具有铁电晶体管作为另外的存储单元的存储单元装置。在其中将供电电压导线和位导线之间的每个铁电晶体管接通。选择是经过一个后栅进行的。此时所使用的铁电晶体管在铁电层和栅氧化物之间有一个浮动-栅电极，其充电是经过铁电层的极性状态控制的。
还显示出，当读取信息时在这样的存储单元装置上没有被选定的存储单元上的电压也下降，这可以导致存储在单个存储单元中信息的窜改。这种窜改来源于，在铁电材料中块的翻转过程有统计学的本质和有可能在低电压时已经引起。
以下问题以本发明为基础，规定存储单元各自有一个铁电晶体管的存储单元装置，其中当读取过程时避免写入信息的改变。
这个问题是通过按照权利要求1的存储单元装置解决的。本发明的其他结构由其他的权利要求中得知。
在存储单元装置上考虑了在半导体基质上集成很多存储单元，这些各自有一个铁电晶体管。铁电晶体管各自包括两个源极区/漏极区，在其之间在半导体基质的表面上安排了第一个栅中间层和第一个栅电极，其中第一个栅中间层至少包括一个铁电层，和在其之间在连接线方向的源极区/漏极区之间除了第一个栅中间层之外安排了第二个栅中间层和第二个栅电极，其中第二个栅中间层包括一个介电层，其中第一个栅电极和第二个栅电极是经过二极管结构相互连接的。此外在存储单元装置中原则上安排了并联的字导线，其中第二个栅电极是各自与一个字导线连接的。此外在半导体基质上安排了条形掺杂的空穴区，这个与字导线交叉和各自在铁电晶体管的源极区/漏极区之间的区域延伸。
在这种存储单元装置中通过所属的字导线和所属的条形掺杂的空穴区选定存储单元中的一个。将没有被选定的条形掺杂的空穴区和字导线用这样的电压电平加负荷，在没有被选定的存储单元中的铁电层的极性状态不会被改变。条形掺杂的空穴区允许在沿着各个条形掺杂的空穴区安排的铁电晶体管上加上单独的基质电压。
因为在铁电晶体管上各自并排沿着源极区/漏极区之间的连接线安排了第一个栅电极和第二个栅电极，将铁电晶体管的沟道区分开。安排在第一个栅电极下面的沟道区部分是可以通过在第一个栅电极上起作用的充电控制的。安排在第二个栅电极下面的沟道区的另外部分是可以通过在第二个栅电极上起作用的充电控制的。于是在源极区/漏极区之间只可以流过一个电流，如果不仅在第一个栅电极下面的沟道区部分而且在第二个栅电极下面的沟道区部分也是导电的。
二极管结构是这样极化的，在第二个栅电极加上电压时，这个电压控制第二个栅电极下面沟道区的导电性，阻挡了二极管结构和因此将第一个栅电极与这个电压分开。因此保证了用于控制第二个栅电极的电压只经过第二个栅电极降低。第一个栅电极是经过二极管结构与这个电压分开的，这样在这种情况下经过铁电层没有电压降低。因此避免了铁电层的极性改变和因此当读取过程时，此时第二个栅电极受到控制，避免了存储信息的改变。
相反为了写入和删除信息可以在第二个栅电极加上电压，这个电压适合于将铁电层极化。其中写入信息是通过一个电压进行的，这个电压大于二极管结构的阻挡电压和这个电压将铁电层向一个方向极化。删除信息是通过另外符号的电压进行的，则将二极管结构在通过方向极化和在铁电层上降低的电压将二极管结构在另外的方向极化。
在存储单元装置中每个存储单元有一个铁电晶体管是足够的，以便将信息非易失存储和不被破坏地读取信息。不要求附加的选择晶体管。因此可以实现减少位置需求的存储单元装置。
有益的是在存储单元装置中将沿着字导线的相邻铁电晶体管连接为串联的。存储单元的铁电晶体管各自在相邻位导线之间是接通的，在它们之间当读取时将流过铁电晶体管的电流进行估算。
在这个实施结构中涉及到减少面积需求是有益的，将沿着字导线相邻铁电晶体管相互组合的源极区/漏极区构成为共同的扩散区。在这种情况下条形附加的空穴区的宽度平行于字导线的延伸是各自小于各个铁电晶体管的源极区/漏极区中线之间的距离。用这种方法确保了，条形附加的空穴区与沿着字导线相邻的铁电晶体管通过掺杂半导体基质是相互绝缘的和这样所属的铁电晶体管经过各个条形附加的空穴区明显的是可以控制的。
涉及到相邻的条形附加的空穴区之间的安全绝缘是有益的，将条形附加的空穴区的宽度这样安排，将各个铁电晶体管的两个源极区/漏极区安排在各个条形附加的空穴区内部。这种情况是有益的，将相邻的条形附加的空穴区通过介电绝缘结构相互分开，这避免了相邻的条形附加空穴区之间出现门锁向上的效应。
有益的是，第二个栅中间层和第二个栅电极各自是由两个子结构组合成的，将这个与第一个栅中间层安排成镜像对称的。第二个栅电极的两个子结构是相互电连接的。这种结构的优点是当读取运行时加在第二个栅电极上的电压引起这样的电场，将铁电层位于等势线上和因此不会出现铁电层的极性改变。本发明的这种结构对于干扰特别不敏感。
在半导体表面和铁电层之间安排介电层是有益的，使加上铁电层变得容易了。
涉及到制造铁电晶体管是有益的，将安排在第一个栅中间层的半导体表面和铁电层之间的电层和第二个栅中间层组成部分的介电层构成为贯穿的介电层，在其表面上制成铁电层和第一个栅电极的堆跺。
有益的是第一个栅电极和/或第二个栅电极是二极管结构的一部分。用这种方法降低了二极管结构的位置需求。
有益的是第一个栅电极有多晶硅，将这个掺杂成第一个导电类型。第二个栅电极同样有多晶硅，将这个掺杂成第二个与第一个相反的导电类型。第一个栅电极与第二个栅电极是临界的，则由第一个栅电极和第二个栅电极构成二极管结构。在这种结构中为了运行铁电晶体管只要求四个接头，两个在源极区/漏极区上，一个在第二个栅电极上和一个在条形附加的空穴区上。有选择的可以在这种结构上将第一个栅电极和第二个栅电极各自由相应掺杂的外延生长的硅构成。
由工艺原因可以是有益的，在铁电层和第一个栅电极之间安排例如由白金或者由介电材料例如CeO2，ZrO2或者类似的辅助层，厚度大约为2至10nm，以避免不希望的铁电层的特性例如疲劳或印刷阻力。如果辅助材料是由导电材料构成的，则将其与第二个栅电极绝缘。
在本发明的框架内使用一种半导体基质，这至少在铁电晶体管的激活区有单晶硅。单晶硅或SOI-基质的单晶硅层特别适合于作为半导体基质。此外所有制造集成电路的半导体基质都是适合的。
在本发明的框架内，第一个栅中间层包括由CeO2，ZrO2，Y2O3的介电层或具有尽可能大的介电敏感性的介电层氧化物例如SrTiO3。对于第二个栅中间层中的介电层特别是SiO2，CeO2，ZrO2，Y2O3或具有尽可能大的介电敏感性的另外的氧化物例如SrTiO3是适合的。此外铁电层可以由锶-铋-钽酸盐(SBT)，铅-锆-钛酸盐(PZT)，锂-铌酸盐(LiNbO3)或钡-锶-钛酸盐(BST)构成。
下面借助于表示在附图中的实施例详细叙述本发明。附图中的图是不按比例的。
附图1表示了通过存储单元装置的一个截面，在其中使用铁电晶体管作为存储单元，将这些各自安排在一个条形附加空穴区中。
附图2表示了通过存储单元装置的一个截面，在其中使用铁电晶体管作为存储单元，其中相邻的铁电晶体管连接成串联的，有一个共同的源极区/漏极区。
附图3表示了具有第一个栅电极和第二个栅电极的铁电晶体管的电路符号，在其之间二极管结构是起作用的。
附图4表示了存储单元装置的电路简图。
在掺杂磷的，单晶硅的半导体基质11上安排了条形掺杂的空穴区12，这个具有掺杂材料浓度为几个1016cm-3的p-结和边缘结大约为5×1017cm-3(见附图1)。平行于半导体基质11表面的条形掺杂的空穴区12有对应于各种工艺生成的截面。相邻的条形掺杂的空穴区12是由介电绝缘结构13相互绝缘的。在所谓的浅沟绝缘意义上将介电绝缘结构13实现为用绝缘材料填充的沟。
在条形掺杂的空穴区12中安排了各个铁电晶体管，这些各自有两个源极区/漏极区14，将这些并排地安排在条形掺杂的空穴区12的比较小尺寸方向上。两个源极区/漏极区14之间的区域是作为沟道区。源极区/漏极区14是n+-结。
在沟道区的表面上安排了厚度为5至10nm由CeO2或ZrO2构成的介电层15。
在介电层15的表面安排了铁电层16，其平行于基质11表面的截面小于介电层15的截面。介电层15在侧边突出于铁电层16。在铁电层16表面上是辅助层17和在辅助层17表面上安排了栅电极18。此外安排了第二个栅电极19，这个遇到介电层15表面上的铁电层16的两边和这个覆盖了第一个栅电极18。
铁电层16的厚度为50至100nm和包括锶-铋-钽酸盐(SBT)，或铅-锆-钛酸盐(PZT)。第一个栅电极18是由具有掺杂浓度为几个1016至1017cm-3的p+-结的多晶硅构成的。辅助层17是由厚度为2至10nm的CeO2或ZrO2构成的。第二个栅电极19是由具有掺杂浓度为几个1016至1017cm-3的n+-结的多晶硅构成的。第一个栅电极18和第二个栅电极19共同构成二极管结构。
在一个有选择的实施形式中在半导体基质上将铁电晶体管安排成行和列，其中将沿着行的相邻铁电晶体管连接成列。铁电晶体管各自有两个源极区/漏极区22，在其之间在半导体基质21表面上安排了介电层23(见附图2)。半导体基质21是具有单晶硅片210的SOI-基质，其中安排了埋入的SiO2层211和单晶硅层212。源极区/漏极区22是具有掺杂浓度为1020cm-3的n-结。源极区/漏极区22达到埋入的SiO2-层211。介电层层厚为5至10nm和是由CeO2或ZrO2构成的。
在介电层23表面上安排了厚度为50至100nm的锶-铋-钽酸盐(SBT)或铅-锆-钛酸盐(PZT)。平行于基质21表面的铁电层24的截面小于介电层23的截面，则介电层23在侧面突出于铁电层24。
在铁电层24表面安排了厚度为2至10nm由CeO2或ZrO2构成的辅助层25和在辅助层25表面安排了掺杂浓度为几个1016至1017cm-3的p+-结多晶硅构成的第一个栅电极26。在介电层23的表面安排了掺杂浓度为几个1016至1017cm-3的n+-结多晶硅构成的第二个栅电极27。第二个栅电极27覆盖了第一个栅电极26，则在附图2上表示的截面有一个U-形截面。因此安排在介电层23表面的第二个栅电极27的两个部分是相互连接的。第一个栅电极26和第二个栅电极27共同构成一个二极管结构。
在源极区/漏极区22之间在单晶硅层212内各自安排了条形掺杂的空穴区28，这个大约为5×1017cm-3的沟道植入具有掺杂浓度为几个1016cm-3的p-结。条形掺杂的空穴区28的宽度是这样确定的，条形掺杂的空穴区各自与构成为共同扩散区的源极区/漏极区22是相邻的，通过埋入的SiO2-层211相互和相对是绝缘的。
如果辅助层17或者25是由一种材料例如白金构成的，则它们例如是通过SiO2-间隔装置相对于第二个栅电极19或者27是绝缘的。
将辅助层17或者25也可以这样构成，使它们盖住铁电层16或者24的上面和侧面。
在附图3上表示了电路符号，在下面将其使用在已经借助于附图1和附图2叙述过的铁电晶体管上。铁电晶体管有两个位导线触点BLKi，BLKi+1，这些是与两个源极区/漏极区14或者22相连接的。此外铁电晶体管有一个字导线触点WLKi，这是与第二个栅电极19或者27相连接的。此外铁电晶体管有一个穴触点WKi，这个是与条形掺杂空穴区28或者12相连接的或者这个是由条形掺杂空穴区28或者12构成的。
存储单元装置上的字导线触点WLKj是与被分配的字导线WLj相连接的(见附图4，在其中为了清楚起见没有画上铁电晶体管触点的参考符号)。每个铁电晶体管是经过相邻的位导线BLi，BLi+1之间的位导线BLKi，BLKi+1接通的。位导线BLi和字导线WLj是相互交叉的。此外铁电晶体管的穴触点Wki是与条形掺杂的空穴区Wi相连接的。条形掺杂的空穴区Wi的走向是与位导线BLi平行的和是与字导线WLj交叉的。
选定一个存储单元是经过字导线WLj和与之交叉的条形掺杂的空穴区Wi进行的。如果应该从一个存储单元中读取，则必须附加选定位导线BLi，BLi+1，在其之间相应的存储单元是接通的。
读取一个存储单元是经过相应位导线BLi，BLi+1之间的贯穿检查进行的。此外通过大于阈值电压的一个正电压将第二个栅电极反向。没有选定所有沿着这个位导线的另外存储单元和因此在第二个栅电极下面的区域是被阻挡的。位导线BLi，BLi+1之间的电流，在其之间被选定的存储单元是接通的，只可以流过，如果将所属铁电晶体管的铁电层极化为在第一个栅电极下面的区域是导电的。被选定单元的条形掺杂的空穴区Wi，以及所有其余的单元变成用0伏特(静止电势)加负荷。
选定用于写入的一个存储单元是经过被分配的字导线WLj和所属的条形掺杂的空穴区Wi进行的。将字导线WLj加正电压，例如1.5伏，将条形掺杂的空穴区Wi加负电压，例如-1.5伏。安排在第一个栅电极和第二个栅电极之间pn-过渡上面的铁电层，安排在铁电层和铁电层下面的介电层代表了电容的串联，一旦低于击穿电压时将第一个栅电极和第二个栅电极之间的pn-过渡运行在阻挡状态时。
为了写入存储单元将电压，这个电压相当于字导线WLj和条形掺杂的空穴区Wi上的电压值差和将其加在电容的串联电路上，则选择将第一个栅电极和第二个栅电极之间的pn-过渡击穿。例如通过p-区和n-区之间的临界面的特性在这个例子中将击穿电压调整为2.1至2.3伏。因此加在铁电层，安排在其下的介电层和基质上的电压下降。因此铁电层的上面的电压大约为1伏，这足够使铁电层在一个方向极化。因此将被选定的存储单元写入。
将条形掺杂的空穴区与沿着字导线相邻的单元用0伏电压(静止电势)加负荷。将沿着条形掺杂的空穴区的相邻存储单元在字导线上用0伏(静止电势)加负荷。因此经过这些单元只有相当于静止电势和1.5伏或者静止电势和-1.5伏之间差值的电压下降。这个电压是这样的小，在这个单元的第一个栅电极和第二个栅电极之间的pn-过渡还是被阻挡的。因为pn-过渡与铁电层，介电层和半导体基质相比较只代表了一个小的电容，大约小于系数为50至100，因此保证在pn-过渡，铁电层，介电层和半导体基质的上面下降的电压首先在pn-过渡上面下降。如果电压一共为1.5伏，则电压的最大部分1,475伏是在第一个栅电极和第二个栅电极构成的pn-过渡的上面下降的。相反只有很小一部分大约为25毫伏是经过铁电层和介电层下降的。经验显示出，由厚度为180nm的锶-铋-钽酸盐(SBT)构成的1010矩形电压脉冲具有电压为50mv不够改变铁电层的极化状态。因此用这种运行方法和在建议的存储单元装置上保证了，至少一个单元的写入循环1010是可能的，不会影响相邻存储单元的信息。
具有另外字导线WLK和另外条形附加的空穴区W1的存储单元作为被选定的存储单元是连接的，将这些存储单元不仅在字导线WLK而且在条形掺杂的空穴区W1用静止电势加负荷和因此当写入过程时不会受到影响。
为了删除一个存储单元选定存储单元还是经过字导线WLj和条形掺杂的空穴区Wi进行的。将字导线WLj加上一个负电压，例如-1.5伏，将条形掺杂的空穴区Wi与静止电势0伏相连接。因此位于铁电层的上面的pn-过渡在贯穿方向是极化的，这个pn-过渡是由第一个栅电极和第二个栅电极构成的，这样加上的电压分布在铁电层和介电层上。层厚是这样相互协调的，使电压均匀地分布在两个层上。因此将铁电层极化到写入过程的相反方向。
当删除一个存储单元时将与相同的条形的区相连的相邻的存储单元经过字导线与静止电势0伏相连接，则经过这个没有电压降。将与同一个字导线WLj连接的相邻的存储单元经过所属的条形掺杂的空穴区Wi与负电压-1.5伏连接，则经过这个单元同样没有电压降，因为在字导线WLj上的电压和在条形掺杂的空穴区Wi上的电压的差值是0。
将与另外字导线WLK和另外条形掺杂的空穴区W1相连接的相邻存储单元此时只用一个电压加负荷，这个电压小于由第一个栅电极和第二个栅电极构成的pn-过渡的击穿电压。因此pn-过渡是在阻挡方向极化的和在pn-过渡上面电压的最大部分下降。如借助于写入一个存储单元的例子估计的，经过铁电层的电压此时下降得这样少，至少一个单元的1010删除循环是可能的，不会影响相邻存储单元的信息。
Claims (11)
1.一种带有铁电晶体管的存储单元装置，
其中多个存储单元以集成的方式设置在一个半导体衬底上，各存储单元具有一个铁电晶体管，
其中所述铁电晶体管各自包括一个第一源极/漏极区和一个第二源极/漏极区，在所述第一源极/漏极区和所述第二源极/漏极区之间在半导体衬底的表面上布置了一个第一栅中间层和一个第一栅电极，所述第一第一栅中间层包括至少一个铁电层，并且，除了所述第一栅中间层之外，在所述第一源极/漏极区和所述第二源极/漏极区之间在所述源极/漏极区的连接线方向上还布置了一个第二栅中间层和一个第二栅电极，所述第二栅中间层包括一个介电层，所述第一栅电极和所述第二栅电极经一个二极管结构而相互连接，其中，所述第二栅中间层布置在所述衬底上，并且所述第一栅中间层布置在所述第二栅中间层上，
其中平行地设置字线，
其中所述第二栅电极各自与其中一个字线连接，
其中在所述半导体衬底上布置了条形掺杂的空穴区，该空穴区与所述字线交叉并且各自在所述铁电晶体管的源极/漏极区之间的区域中延伸。
2.按照权利要求1的存储单元装置，
其中以跨过所述字线的方式布置了位线，
其中将沿着一个字线相邻的铁电晶体管以串联方式连接，
其中将存储单元的铁电晶体管各自在相邻的位线之间接通。
3.按照权利要求2的存储单元装置，
其中将沿着字线相邻的铁电晶体管的相互连接的源极/漏极区构成为共同的扩散区，
其中与字线平行的条形掺杂的空穴区的宽度小于各个铁电晶体管的源极/漏极区中点之间的距离。
4.按照权利要求2的存储单元装置，
其中条形掺杂的空穴区的宽度这样大，在各个条形掺杂的空穴区内部布置了各个晶体管的两个源极区/漏极区。
5.按照权利要求4的存储单元装置，
其中相邻的条形掺杂的空穴区之间布置了介电绝缘结构。
6.按照权利要求1至5之一的存储单元装置，
其中各个铁电晶体管的所述第一栅中间层包括一个介质层，这是布置在半导体衬底和铁电层的表面之间的。
7.按照权利要求6的存储单元装置，
其中将各个铁电晶体管的所述第一栅中间层的介电层和所述第二栅中间层的介电层构成为连续的介电层。
8.按照权利要求1至5之一的存储单元装置，
其中各个铁电晶体管的所述第一栅电极和/或第二栅电极是二极管结构的一部分。
9.按照权利要求8的存储单元装置，
其中所述第一栅电极是由第一种导电类型掺杂的多晶硅，
其中各个晶体管的所述第二栅电极是由第二种的、与第一种相反的导电类型掺杂的多晶硅，
其中所述第一栅电极与第二栅电极是贴近的。
10.按照权利要求1至5之一的存储单元装置，
其中在各个铁电晶体管中在铁电层和所述第一栅电极之间布置了一个辅助层。
11.按照权利要求1至5之一的存储单元装置，
其中在各个铁电晶体管中所述第一栅中间层包括CeO2，ZrO2，Y2O3或SrTiO3，所述第二栅中间层包括SiO2，CeO2，ZrO2或SrTiO3，铁电层包括锶-铋-钽酸盐，铅-锆-钛酸盐，锂-铌酸盐或钡-锶-钛酸盐，并且所述半导体衬底包括单晶硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19931124.2 | 1999-07-06 | ||
| DE19931124A DE19931124C1 (de) | 1999-07-06 | 1999-07-06 | Speicherzellenanordnung mit einem ferroelektrischen Transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1372699A CN1372699A (zh) | 2002-10-02 |
| CN1329998C true CN1329998C (zh) | 2007-08-01 |
Family
ID=7913794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008124914A Expired - Fee Related CN1329998C (zh) | 1999-07-06 | 2000-07-05 | 存储单元装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6670661B2 (zh) |
| EP (1) | EP1192666B1 (zh) |
| JP (1) | JP3802809B2 (zh) |
| CN (1) | CN1329998C (zh) |
| DE (2) | DE19931124C1 (zh) |
| TW (1) | TW477063B (zh) |
| WO (1) | WO2001003198A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19840824C1 (de) * | 1998-09-07 | 1999-10-21 | Siemens Ag | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung |
| US6515889B1 (en) * | 2000-08-31 | 2003-02-04 | Micron Technology, Inc. | Junction-isolated depletion mode ferroelectric memory |
| JP2002270786A (ja) * | 2001-03-09 | 2002-09-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7015049B2 (en) | 2003-09-03 | 2006-03-21 | Infineon Technologies Ag | Fence-free etching of iridium barrier having a steep taper angle |
| FR2888990B1 (fr) * | 2005-07-22 | 2007-09-07 | Commissariat Energie Atomique | Dispositif microelectronique dote de transistors surmontes d'une couche piezoelectrique |
| US8173532B2 (en) * | 2007-07-30 | 2012-05-08 | International Business Machines Corporation | Semiconductor transistors having reduced distances between gate electrode regions |
| US8138541B2 (en) * | 2009-07-02 | 2012-03-20 | Micron Technology, Inc. | Memory cells |
| US10916287B2 (en) | 2019-06-27 | 2021-02-09 | Sandisk Technologies Llc | Ferroelectric memory device containing a series connected select gate transistor and method of forming the same |
| CN113196481A (zh) * | 2019-06-27 | 2021-07-30 | 桑迪士克科技有限责任公司 | 包含串联选择栅极晶体管的铁电存储器器件及其形成方法 |
| US10879269B1 (en) | 2019-06-27 | 2020-12-29 | Sandisk Technologies Llc | Ferroelectric memory device containing a series connected select gate transistor and method of forming the same |
| KR20210015148A (ko) * | 2019-07-31 | 2021-02-10 | 에스케이하이닉스 주식회사 | 음의 캐패시턴스를 구비하는 강유전층을 포함하는 비휘발성 메모리 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121705A (ja) * | 1997-10-07 | 1999-04-30 | Samsung Electron Co Ltd | 強誘電体ｒａｍ装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992012518A1 (de) * | 1991-01-09 | 1992-07-23 | Siemens Aktiengesellschaft | Speicherzellenanordnung und verfahren zu deren betrieb |
| US5449935A (en) * | 1991-10-31 | 1995-09-12 | Rohm Co. Ltd. | Semiconductor device including non-volatile memories |
| JP3118063B2 (ja) * | 1992-03-23 | 2000-12-18 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶素子の製造方法 |
| JPH07106450A (ja) * | 1993-10-08 | 1995-04-21 | Olympus Optical Co Ltd | 強誘電体ゲートトランジスタメモリ |
| DE19840824C1 (de) * | 1998-09-07 | 1999-10-21 | Siemens Ag | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung |
-
1999
- 1999-07-06 DE DE19931124A patent/DE19931124C1/de not_active Expired - Fee Related
-
2000
- 2000-07-04 TW TW089113236A patent/TW477063B/zh not_active IP Right Cessation
- 2000-07-05 DE DE50014731T patent/DE50014731D1/de not_active Expired - Fee Related
- 2000-07-05 WO PCT/DE2000/002190 patent/WO2001003198A1/de active IP Right Grant
- 2000-07-05 EP EP00949153A patent/EP1192666B1/de not_active Expired - Lifetime
- 2000-07-05 CN CNB008124914A patent/CN1329998C/zh not_active Expired - Fee Related
- 2000-07-05 JP JP2001508509A patent/JP3802809B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-07 US US10/046,123 patent/US6670661B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121705A (ja) * | 1997-10-07 | 1999-04-30 | Samsung Electron Co Ltd | 強誘電体ｒａｍ装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW477063B (en) | 2002-02-21 |
| EP1192666B1 (de) | 2007-10-24 |
| JP3802809B2 (ja) | 2006-07-26 |
| DE50014731D1 (de) | 2007-12-06 |
| WO2001003198A1 (de) | 2001-01-11 |
| US6670661B2 (en) | 2003-12-30 |
| DE19931124C1 (de) | 2001-02-15 |
| US20020105016A1 (en) | 2002-08-08 |
| CN1372699A (zh) | 2002-10-02 |
| JP2003504853A (ja) | 2003-02-04 |
| EP1192666A1 (de) | 2002-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9923029B2 (en) | Semiconductor constructions, electronic systems, and methods of forming cross-point memory arrays | |
| US10784311B2 (en) | Three-dimensional semiconductor memory devices | |
| US8471232B2 (en) | Resistive memory devices including vertical transistor arrays and related fabrication methods | |
| CN102714209B (zh) | 半导体存储器件及其驱动方法 | |
| CN1720588B (zh) | 每一存储单元电荷存储元件具有双重控制栅极的闪速存储单元阵列 | |
| CN101388396B (zh) | 半导体存储器件及其制造和操作方法及便携式电子装置 | |
| CN1329998C (zh) | 存储单元装置 | |
| US7719869B2 (en) | Memory cell array comprising floating body memory cells | |
| US5471417A (en) | Ferroelectric memory cell arrangement | |
| WO2013112253A1 (en) | Memory cell structures and memory arrays | |
| JPH0343792B2 (zh) | ||
| KR960016106B1 (ko) | 비 휘발성 반도체 메모리 장치 | |
| JPH08500937A (ja) | ソース側注入を用いた分離ゲートを備えたｅｅｐｒｏｍ | |
| CN114446348B (zh) | 存储器单元布置及其方法 | |
| US20210242221A1 (en) | Integrated Assemblies Having Ferroelectric Transistors with Heterostructure Active Regions | |
| CN1181558C (zh) | 铁电晶体管、其在存储单元系统内的应用及其制法 | |
| CN115376575A (zh) | 存储器装置中的薄膜晶体管层叠选择 | |
| US5889303A (en) | Split-Control gate electrically erasable programmable read only memory (EEPROM) cell | |
| US7375402B2 (en) | Method and apparatus for increasing stability of MOS memory cells | |
| US10109680B1 (en) | Methods and apparatus for three-dimensional nonvolatile memory | |
| GB2118395A (en) | Integrated circuit high voltage distribution and control systems | |
| EP4191673A1 (en) | Semiconductor structure and manufacturing method therefor | |
| JPS62265768A (ja) | 不揮発性半導体記憶装置 | |
| TWI416713B (zh) | Floating Gate Type Nonvolatile Memory Configuration | |
| KR100479293B1 (ko) | 메모리 셀 배열 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070801 |