TW473989B - 2-bit/cell type nonvolatile semiconductor memory - Google Patents
2-bit/cell type nonvolatile semiconductor memory Download PDFInfo
- Publication number
- TW473989B TW473989B TW089125054A TW89125054A TW473989B TW 473989 B TW473989 B TW 473989B TW 089125054 A TW089125054 A TW 089125054A TW 89125054 A TW89125054 A TW 89125054A TW 473989 B TW473989 B TW 473989B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- semiconductor memory
- memory cell
- conductivity type
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 230000015654 memory Effects 0.000 claims abstract description 102
- 238000009792 diffusion process Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000002800 charge carrier Substances 0.000 claims abstract description 19
- 230000000694 effects Effects 0.000 claims abstract description 14
- 230000005641 tunneling Effects 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 10
- 239000007924 injection Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 54
- 230000001419 dependent effect Effects 0.000 claims description 22
- 230000002079 cooperative effect Effects 0.000 claims description 12
- 230000001276 controlling effect Effects 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 2
- 239000000725 suspension Substances 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 69
- 108091006146 Channels Proteins 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 210000004027 cell Anatomy 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 11
- 239000010409 thin film Substances 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- -1 nitride nitride Chemical class 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002309 gasification Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011257 shell material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 101000643890 Homo sapiens Ubiquitin carboxyl-terminal hydrolase 5 Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 102100021017 Ubiquitin carboxyl-terminal hydrolase 5 Human genes 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 210000000130 stem cell Anatomy 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
473989 A7 五、發明說明（ 5 10 15 20 本發明係以於1"9年11月 千月25日提申之日本專利申==6號-案為基礎，該案之整個内容係被併 、本發明係有關於-種非依電性半導體記憶體及其之控制 方法’，記憶體藉由捕捉在_具有載子陷人層之絕緣薄膜 中的電荷來儲存資料。 一種絕緣閘極型場效電晶體具有—絕緣閘極電極在一閘 極絕緣薄膜上和-對源極/沒極區域，該閘極絕緣薄膜係形 成於半導體基體之通道區域的表面上，該對源極/沒極區 域係形成於該半導體基體，在該閘極電極的兩側上。該絕 緣閘極型埸效電晶體的開啟/關閉狀態係由與該等源極/沒 極區域中之一者相關之該閘極電極的電壓決定。 於閘極絕緣薄财之電荷載子的存在/不存在下能夠在 相同的閘極電壓改變其之開啟/關閉狀態的非依電性記憶體 能夠藉由提供該閘極絕緣薄膜具有能夠儲存電荷載子^結 構來被實現。該電荷載子儲存結構能夠藉著一懸浮閘極電 極和一氮化矽薄膜及其類似來被形成。具有一氮化矽薄膜 被夾置於二氧化矽薄膜之間的介電載子陷入結構係眾所周 知為一氧化物_氮化物_氧化物（〇N〇)薄膜。 在一 ΟΝΟ薄膜之氮化物薄膜中寫入/抹除電荷的習知方 法是為施加足夠高的電壓在該閘極電極與通道區域之間並 且使電荷載子從該通道區域隧穿前進至該氮化物薄膜，或 者以一相反方向從該氮化物薄膜隧穿前進至該通道區域。 具有一 ρ型通道區域、η型源極/汲極區域、有載子儲 酱 第4頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 473989 A7 五、發明說明（2 ) 存功能之閘極絕緣薄膜、及在閘極絕緣薄膜上之閘極電極 的非依電性半導體§己憶體將會被描述，這類型的記憶體係 僅被使用作為舉例說明的用途。 JP-B-5-326884號一案提出一種半導體記憶體。根據 己憶體，包圍一 n型汲極區域的一 p型袋坑層係被形成 。在寫入資料時，熱電子係藉由施加一高電壓（約7V)至該 ，極區域和一寫入電壓至該閘極電極來被注入至該氮化物 薄膜。在抹除資料時，一抹除程式規劃電壓係被施加至該 汲極區域來在該汲極區域與袋坑層之間的邊界附近產生一 中帶（interband)隧穿效應並且注入一些熱電洞至該氮化 物薄膜。 USP5,768,i92號一案提出一種藉由把程式規劃電流 在該源極/汲極區域中之一者（第一區域）與另一者（第二區 之間以一方向或以相反方向流動來選擇地注射一氮化物 薄膜之一區域或另一區域中之熱電子的方法。 如果電子係從該第-區域流動至該第二區域的話，這些 電子變成熱電子並且注入至該氮化物薄膜接近該第二區^ 。如果電子係從該第二區域流動至該第一區域的話，這些 電子變成熱電子並且注入至該氮化物薄膜接近該第__區& 在讀取處理中’從該第二區域流動至該第—區域的讀取 電子電流係大大地受到接近該第二區域的健存電荷所” 但卻較少地受到接近該第-區域的儲存電荷所影響。從^ 第-區域流動至該第二區域的讀取電子電流係大大地受到 5 10 訂 15 20 第5頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 經濟部智慧財產局員工消費合作社印製 473989
五、發明說明（3) ”區域的儲存電荷所影響但卻較少地受到接近該 第一區域的儲存電荷所影響。 2-位元晶胞型的非依電性記憶體業已如以上所述般 f 具有與習知記憶體晶胞相似之結構之2-位元Λ_ 5晶胞型的記憶體晶胞能夠提供兩倍的記憶體容量。 USP5、, 76 8,192號—案雖然揭露了該程式規劃與讀取 方法’但沒有揭露抹除方法。 66 之目的疋為提供"'種能约每—晶胞儲存數個資料 的非依電性半導體記憶體，其係容易製造且具有高可靠性 〇 次目的是為提供-種能夠每—晶胞儲存心 -貝料之非依電性半導體記憶體的新控制方法。 根，本發明之—特徵’―種非依電性半導體記憶體係4 -’该記憶體包含：—第—導電型的半導體基體；對身 =形成於該半導體基體之表面層來界定—通道區域於其: 二之第一導電型的第H擴散區域；形成於該通道G =-閘極絕緣薄膜’該閘極絕緣薄膜包括—能夠捕捉i ^載子的載子陷人層；形成於該問極絕緣薄膜上的間㈤ 亟’及控制電路’該控制電路係用於控制：在一資们 入模式下，施加-高位階電壓至該閘極電極，施加H :電壓至該第一和第二擴散區域中之-者，及施加-高4 P白電[至二擴散區域中之另—者俾注射第二; 電i的熱載子在接近施加有該高位階電壓之擴散區域附j 的載子陷人層中；在—資料讀取模式下，沿著—個與資; 第6頁
4yjy5y A7 B7 五、發明說明（4 ) 5 10 15 經 if 部 智 慧 財 產 局 員 工 消 f 合 作 社 印 製 20 將第二導電型的載子在該通 # ，及在一貝料抹除模式中，施加一低位階電 至二笛—目反極丨生㈣至該閘極電極，施加—低位階電壓 黾：筮一淨第一擴散區域中之一者，及施加-高位階電壓 》^彳第—擴散區域中之另—者俾把藉著接近該第-::二擴散區域中之另一者之中帶隧穿效應所產生之第一 工的熱載子注人接近施加有高位階電壓之擴散區域的 陷入層内，並且中和該第二導電型的電荷載子。 根據本發明的另一特徵，一種非依電性半導體記憶體的 控制方法被提供，該記憶體具有若干非 ，晶胞形成於—半導體基體的表面上，該等晶胞各具^ =括載子陷入層的閘極絕緣薄膜、一形成於該閘極絕緣 /膜上的閘極電極、及對稱地形成於該半導體基體中在該 閘極電極兩側的第一和第二擴散區域，該控制方法包含如 了，步驟·藉由施加一第一高位階電壓至該第一或第二擴 散區施加一比該第一電壓低的第二電壓至該第二或第 擴政區域、及施加一比該第二電壓高的第三電壓至該閘 極電極，透過第一導電型之熱載子的注入來選擇地寫入資 料於一接近該第一或第二擴散區域的記憶體位置；及藉由 施f一第一高位階電壓至該第一或第二擴散區域、施加一 =該第一電壓低的第二電壓至該第二或第一擴散區域、及 施加一比該第一電壓低或者具有相反極性的第三電壓至該 閘極電極，透過由一中帶隧穿效應所產生之與該第一導電 聖相反之第二導電型之熱載子的注入來選擇地抹除在接近 第7頁 473939 五、發明說明（f)) 該第一或第一擴散區域附近之記憶體位置的資料。 •如上所述，一種非依電性半導體記憶體係被提供，其係 容易被製作且具有高可靠性。 5 _-種半導體記憶體係被提供，其能夠每—晶胞储存兩個 位元，而且係容易製作並具有高可靠性。 如此之-種非依電性半導體記憶體之新的控制方法 提供。 第1A至1G圖是為描繪本發明實施例之非依電性半導 體記憶體及其之運作之電路圖和示意橫截面圖。 10 第2A和2B圖是為描繪在帛1A^ ig@中所顯示之記 憶體晶胞之運作的示意橫截面圖和電位圖。 第3A 3B和3C圖是為簡略地描繪在第丄及至圖中 所顯示之實施例之區塊抹除運作的電路圖。 15 第4A、4B# 4C圖是為描繪本發㈣—實施例之抹除 運作的示意橫截面圖和電位圖。 第5A、5B和5Cffl是為習知能夠每一晶祕存兩位元 之导依電性記憶體的示意橫截面圖，及推綠由本發明人所 分析之其之抹除運作的電位圖和電路圖。 20 性第=和6B圖是為描繪當在第5A圖中所顯示之非依電 之二：Γ己？體被造成具有一短通道時，與這記憶體相關 之問碭的示意橫截面圖和電位圖。 在描述該等實施例之前，由咖，768,192號專利案 體將會母一晶胞儲存兩位元的非依電性半導體記憶 第8頁 本紙張Q翻Tig家標準（CNS)A4規格χ 297公爱 473989 A7 B7 « 五、發明說明（6) 第5A圖是為能夠每-晶胞儲存兩個位元之非依電性半 導體記憶體的示意橫截面圖。-p型半導體基體ι〇ι在盆 之表面上具有由氧化石夕薄膜、氮化石夕薄膜⑽與氧;匕 石夕薄膜107之層疊所形成的閘極絕緣薄膜ι〇8。一間極電 極1〇9係形成於這閘極絕緣薄联1〇8 ± 的表面層中， 極109的兩側俾構成一絕緣閘極型埸效電晶體結構。 被夾置於該閘極絕緣薄膜10s之氧化矽薄°膜1〇5盥 之^氮切薄膜1()6具有捕捉注入電荷的功能。該 氮化矽薄膜具有若干的載子陷入位階以致於一經注入的電 荷係被捕捉於對應的位置。 、藉著把泫η型區域103接地和施加正電位至該η型區 域1〇4和閘極電極109來被注入的熱電子係被捕捉於該氮 化矽薄膜1〇6内，在接近該η型區域1〇4的記憶體位置 Mb。藉著把該η型區域1〇4接地和施加正電位至該η型區 域1〇3和閘極電極1〇9來被注入的熱電子係被捕捉於該氮化矽薄膜1〇6内，在接近該η型區域1〇3的記憶體位置 Ma 〇 5 10 15 « 。經潛部智慧財產局員工消費合作社印製 藉由把寫入電流方向如以上的形式反轉，電荷係能夠被 選擇地儲存於相同之閘極電極109下的位置Ma或Mb。 於讀取資料時，由於電子電流係從該η型區域103流 向该η型區域1〇4，於記憶體位置的電荷大大地影響該 通道電的形成，但在記憶體位置Mb的電荷較不影響該通 的？t/成。由於遠通道電流的方向被反轉，於記憶體 第9頁
I I I 1 I I — I — I — I— ·1111111 ·11111111 (請先閱讀背面之注意事項再填寫本頁) 4739S9 A7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（1 ) 位置Mb之電荷的影響變成大而於記憶體位置之電荷的 影響變成小。於該兩記憶體位置Ma和Mb之儲存電荷的影 響能夠因此獨立地被判斷。 如果一反轉的偏壓電壓係施加於該閘極電極與η型源 極/汲極區域之間的話，電流係在該閘極電極與η型源極/ 汲極區域之間流動。眾所周知的是，作為這電流，係有 Fowler-Nordheim (FN)隧穿電流和因雪崩崩潰引起的熱 載子注入電流。 ' 第5A圖亦顯示當反轉的偏壓電壓被施加時形成之空乏 層的形狀。在該η型區域1〇3之p-n接點的之兩側的虛線 DPI和DP2大約顯示該空乏層的邊界。同樣地，在該n型 區域1〇4之ρ-η接點之兩側的虛線DP3和Df>4大約顯示 該空乏層的邊界。 在該閘極電極109的相對端部份之下，由施加至該閘 極電極之電壓所耗盡的端區域Εχ亦被顯示。一雪崩崩潰係 很可能發生於該空乏層的這端區域Εχ。 如果該二氧化矽薄膜1〇5係厚的話，例如，2〇nm或者 更厚，- FN隧穿電流係難以流動，除非在該間極電極1〇9 與η型區域1〇3或1〇4之間的電壓變成高。因此，在該〇 型區域1〇3或104與通道區域之間的電位差比在該^區 域103或104與閘極電極109之間的電位差較早變成巨大 的而且m責發生於該η型區域1Q3《1Q4的端部份 由該雪崩崩潰所產生的熱電洞係由該空乏層中的電埸所 5 10 頁 訂 15 20 第10頁 本紙張尺度適用中關家標準（CNS)A4規格（21G x 297公髮丁 473989 A7 Β7 5
Hr 經濟部智慧財產局員工消費合作社印製 五、發明說明（客） 加速。^該核電洞獲得一；^夠高的能量時，它們係被注 入錄保持於低電位的閘極電極1〇9並且係被捕捉於該中 間氮化料膜106。由於電子預先被捕捉於該氮化石夕薄膜 106，電子與電洞係被重新組合來把儲存資料抹除。 第5Β圖是為顯示當一反轉的偏壓電壓被施加時，沿著 從該η型區域1〇3至η型區域1〇4延伸之假想線之電位分 佈的圖表。在第5Β圖中，VB表示在半導體中之價帶的能 階而CB表不一導帶的能階。在未被耗盡之通道區域ND與 該等相對之η型區域ι〇3與ι〇4之間，係有一電位差△v ，該電位差係由在其間之空乏層11S與丄Η所形成。該等 空乏層II3和II4產生電埸E1和Ε2。產生在該η型區域 103,104附近的電洞係由該電埸Ε1,Ε2加速來進入高能量 狀態。 第5C圖是為示意地顯示一非依電性半導體記憶體之結 構的電路圖。一字線WL1係連接至數個記憶體電晶體
Tll/Tl2/............的閘極電極。該等對應之記憶體電晶體
Tll，Tl2/............的 η 型區域係連接至位元線 BL1,BL2,BL3/.........。如在第5C圖中所顯示般，相鄰兩個 記憶體電晶體Tu與τΐ2中之一者的n型區域104和另一 者的η型區域1〇3通常係被合併並且連接至一共用位元線 BL2俾可縮減記憶體晶胞尺寸。其他的電晶體亦以相似的 形式連接。在每一列之相對端處之該等電晶體之最外面的η 型區域係各單獨地連接至對應的位元線。 記憶體位置Ma和係由具有對應於其之電晶體Tll 第11頁 本紙張尺度適用中國國豕標準（CNS)A4規格（210 χ 297公爱） ---------------I-----訂-------- (請先閱讀背面之注意事項再填寫本頁) W39S9 A7 B7 5 10 15 20 消 、發明說明（气） 和丁I2之字尾之字尾的Man、Mbn、Mals和Mb12所表示。 於删除在§己憶體位置Mbu的資料時，一低位階電壓係 被施加至字線WL1而一高位階電壓係被施加至該位元線 L3在這|月況中，該專§己憶體位置和μ〜3採用相同 的偏壓條件以致於在記憶體位置Mai3的資料亦被抹除。為 了恢復在記憶體位置Mai3的資料，一額外的寫入運作變成 必需的。該抹除過程變得複雜。 為了☆加半導體§己憶體的記憶容量，記憶體晶胞的尺寸 必須被縮減。 第6A和SB圖是為描繪與一具有短通道之記憶體晶胞 相關之問題的示意橫截面圖和電位圖。如在第6a圖中所顯 不般’在閘極電極1G9之電流流動方向和閘極絕緣薄膜 1〇8的長度係被縮短。在藉著施加一反轉之偏壓電壓於該 閘極電極1Q9肖η型區域1Q3 # 1Q4之間的資料抹除運 作中，該反轉的偏壓電壓產生空乏層Dp。姐至购表示 該等空乏層的邊界。 由於短通道，該等空乏層的邊界DP2 # DP4在該間極 電極下面重疊。 第6B圖是為顯示在第6A圖中所顯示之記憶體晶胞中 之電位分佈的示意圖。由於該等空乏層在該問極電極下面 重叠，在該導帶CB與價帶VB之間的電位差降低至h。 由於在5玄等空之層中的電位差降低，所產生的電場心和 E2a的強度亦降低。結果，縱使電洞係由於在該等^型區 域1〇3和1〇4之端部份的雪崩崩潰的作用而產生，要中和 第12頁 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公
J---:---*-----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) % 473989 A7 B7 5 _ 經濟-部智慧財產局員工消費合作社印製 五、發明說明（（〇 ) 氮化矽薄膜106中的電子係困難的。 能夠解決如此之問題的非依電性半導體記憶體將會被描 述。 第1A圖是為一非依電性半導體記憶體的示意電路圖。 彼此橫交的數條字線WL和位元線BL係置放於一半導體基 體上。這些位元線BL係連接至形成於相同之基體上的一位 元線驅動器BD，俾由一驅動電壓選擇地驅動。該等字線WL 係連接至形成於相同之基體上的一字線驅動器WD，俾由一 掃描電壓選擇地驅動。 一記憶體電晶體T係連接於在字線WL與位元線BL之 間的每一橫交點。在相鄰的兩位元線之間，例如，位元線 BL1與BL2，該記憶體電晶體的兩η型區域被連接。 每一記憶體電晶體具有兩記憶體位置Ma和Mb。連接於第 i條位元線與第（i + Ι)條位元線之間的電晶體係由Tij所表 示，其之閘極電極係連接至第j條字線WLj。 第1B圖是為顯示一個記憶體電晶體T之結構及描繪該 記憶體電晶體T之寫入運作的示意橫截面圖。一 p型半導 體基體1在其之表面上具有一閘極絕緣薄膜8，該閘極絕 緣薄膜8係由一氧化矽薄膜5、一氮化矽薄膜6與一氧化 石夕薄膜7的層疊製成。由多晶矽形成的閘極電極9係形成 於該閘極絕緣薄膜8上。該氧化矽薄膜7可以被省略。具 有一載子捕捉功能的其他絕緣薄膜亦可以被使用作為該閘 極絕緣薄膜。 例如，作為該氧化矽薄膜5，由熱氧化形成之具有 第13頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 5 經濟部智慧財產局員工消費合作社印製 473989 Α7 ρ-------Β7__ 五、發明說明（丨I ) lOnm厚度的氧化矽薄膜係被使用。在該氧化矽薄膜5上， 一·氮化矽薄膜係藉著CVD長成至，例如，15nm的厚度， 而該氮化矽薄膜的表面係在高溫下氧化來形成具有約l〇nm 之厚度的氧化；ε夕薄膜。左邊氮化石夕薄膜6的厚度係被減薄 一個對應於氧化矽薄膜7之長成量的量。 該閘極電極9係，例如，藉著把一包含大約2至6 X 10 /cm3之磷的多晶；5夕層以cvd長成至約3 OOnm的厚度 及藉著以習知之微細定以圖型處理把該多晶矽層定以圖型 來具有約0·2至〇·5μτη的閘極長度，來被形成。 在該絕緣閘極電極被形成之後，砷離子係在50至 lOOkeV之加速能量與大約5 χ 10ΐ5至5 X i〇16CnT2之 劑量的條件下，藉由使用該絕緣閘極電極作為光罩來被植 入至該p型半導體基體1，以藉此形成η型區域3和4。 在這離子植入之後，該基體係藉由習知的熱擴散方法，以 85〇°C至95〇〇C回火大約30至60分鐘，俾作動植入的 石申離子並且亦把它們擴散至該閘極電極9下面的區域。 其後，由氧化矽或其類似的中層絕緣薄膜10係被形成 。接觸孔係被形成通過該中層絕緣薄膜1〇，而且金屬引線 P1，P2,PG及其類似係被形成，俾完成一半導體記憶體。 在寫入資料時，一低位階電位，例如，一接地電位，係 被施加至該被連接至該η型區域3的引線P1，一高位階正 電位，例如，12V，係被施加至該被連接至閘極電極9的引 線PG，而一比12V低的正電位，例如，6V，係被施加至 該被連接至該η型區域4的引線p2。由於該正電位係被施 第14頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 一—f—*-----—-丨-11 訂-!11 丨丨· (請先閱讀背面之注意事項再填寫本頁) 473989 4 經濟-部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（α) 加至該閘極電極9，該p型半導體基體X的表面係被反轉 成η型以致於電子從該打型區域3流向被保持於正電位的 η型區域4。這些電子係在接近該η型區域4的空乏層中加 速，而且變成通過該氧化矽薄膜5並被注入至該氮化矽薄 5 膜6内，於記憶體位置Mb的熱電子。在這形式下，資料係 被寫入該氣化碎薄膜6内，於接近該η型區域4的記憶體 位置Mb。 如在第1C圖中所顯示般，由於施加至該等η型區域3 和4的電壓被交換，從該η $區域4流出的電子係被注入 10 至該氮化矽薄膜6，於接近該η聖區域3的記憶體位置Ma ，以致於資料被儲存於該記憶體位置Ma。在這形式下，資 料能夠被寫入該氮化石夕薄膜6内，選擇地在兩個記憶體位 置Ma和Mb處。 第1D圖描繪讀取被寫入接近該η型區域4之資料的運 15 作。一源極電壓Vs (接地電位）係被施加至作為一源極的η 型區域4，一汲極電壓vD，例如，2V，係被施加至作為一 沒極的η型區域3，而一開啟-電壓+VG，例如，3V，係被 施加至該閘極電極9。由於電子被儲存於氮化矽薄膜6内 ，在接近該η型區域4的記憶體位置Mb處，即使該閘極開 20 啟-電壓+VG(3V)被施加，在該儲存電荷下面的通道區域將 不會被反轉且通道電流將不會流動。 如果電荷不被儲存於記憶體位置Mb的話，該通道區域 被反轉且汲極電流流動。該儲存資料能夠在這形式下被讀 取。讀取被寫入接近該η型區域3之電荷的運作藉由使用 第15頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） II — — — — — — — ^ i — — — — — — ^» — — — — — 1 — (請先閱讀背面之注意事項再填寫本頁) 473989 A7 五、發明說明（/3) 該n型區域3作為該源極與該η型區域4作為該沒極而能 夠在類似的形式下執行。 •第1Ε圖疋為描繪被寫入在相同之通道上面之兩個位置 的貝’b夠被獨立地讀取的示意橫截面圖。在第ιε圖中， 在該氮化石夕薄膜6内，於接近該：型區域3之記憶體位置 脱的資料被讀取。假設的是電子不被儲存於接近該打型區 域3的記憶體位置Ma且電子係儲存於接近該打型區域4 的記憶體位置Mb。 10 一0極電壓Vs係施加至該η型區域3，- 2V的 汲極電壓施加㈣η魏域4，心臨界電壓大之一 計 啟電壓Vg係施加至該開極電極9。由於電子不被 雍^雷；近該n型區域3的記憶體位置Ma ’該通道係被感 電子係從該n型區域3流向該n型區域4。 & 15
妨礙。处果，於電子傳輸實質上不被 該η型區域3之記;的讀取電流能夠僅由在接近 制。 己位置他之電荷的出現/不出現來控 第1F圖贿-抹除運作。儲存於接近該 圮憶體位置Mb的電子係被假設要被 。”之 階電遷係被施加至該n型區域3固二二的低位 二-，係被施加至該n型區域4，而==例如 反極;生電•，例如，Μ被施加至該 A圖是為顯示在該抹除運作㈣，形成於該半導體 社 第16頁 本紙張尺度適許關家標準（CNS)A4 — χ视公爱_ 473989 A7 ______— B7 五、發明說明（丨4 ) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 基體中之空乏層之形狀的示意圖。由於該n型區域3係被 保持於ον，形成於其之p-n接點附近之空乏層DP的寬度 係像（DP1-DP2) —樣窄。由於+ 6V之相當大的正電壓係施 加至該η型區域4，形成於其之p_n接點附近之空乏層Dp 5 的寬度係像（DP3-DP4) —樣寬。 如果+ 6V的相同電壓亦被施加至該^型區域3的話， 該空乏層dp(dpi-DP2)被加寬而且該等空乏層的邊界Dp2 和DP4接觸。然而，由於該n型區域3的偏壓電壓係小且 該空乏層DP(DP1-DP2)的寬度係窄，該等空乏層將不會重 10 疊。 --線. 經濟部智慧財產局員工消費合作社印製 第2B圖是為顯示沿著一條從該n型區域3延伸至n型 區域4之線之電位分佈的示意圖。與未被耗盡之通道區域 的區域ND相關，該η型區域3具有一個Δν3的電位差， 而該η型區域4具有一個Δν4的電位差。由於該電位差厶 15 V3係小，於該η型區域3的空乏層係窄而且電場的強度係 小。另一方面，於該η型區域4的空乏層足夠地發展且由 忒電位差△ V4形成的電場Ε4的強度係足夠大。據此，由 中帶隧穿效應所引起之雪崩崩潰所產生的電洞能夠被足夠 地加速來變成被注入至記憶體位置Mb之氮化矽及把儲存於 20 記憶體位置Mb之電子中和的熱電洞。 請參閱在第1A圖中所顯示的電路圖，當在電晶體Ti3 之記憶體位置Mb的電子要被抹除時，以上所述的電壓係施 加至該字線WL1和位元線BL4。因此，電洞被注入至相鄰 之S己憶體電ΒΘ體Τη之3己憶體位置的氣化碎薄膜是有可 第17頁 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公餐） 4^3989
5 經濟部智慧財產局員工消費合作社印製 月&的。 第1G圖描繪一種防止電洞被注入該電晶體的方法 。相同的電壓係施加至資料並非要被抹除之電晶體的。型 區域3和4。一個大約+6V的電壓係施加至該電晶體Τΐ4的 η型區域3，而一個+6V的高位階正電壓亦係施加至該η型 區域4。藉由施加這些電壓，該等η型區域3和4的空乏 層係重疊如在第6Β圖中所顯示般而且一電場係被抑制。結 果，電洞無法獲得一足夠高的能量且電洞能夠被防止注入 於該記憶體位置。 取代施加一高位階電壓，例如，+6V，至該η型區域4 ，該η型區域4可以被設定至一懸浮狀態。在這情況中， 施加有一高位階電壓之η型區域3的空乏層到達該η型區 域4。於該η型區域4中的電子因此向施加有該高位階電 壓的η型區域3流動，以致於在該η型區域4的電位係改 變至大約與該η型區域3之電位相等的電位。與高位階電 壓被施加至該η型區域3的情況相同，該抹除運作將不會 被執行。 θ 換句話說，當一低位階或相反極性電壓被施加至一記憶 體電晶體的閘極而一高位階電壓被施加至其中一個擴散區 域時，且如果在該一個擴散區域附近之記憶體位置的資料 要被抹除的話，一低位階電壓係施加至另一個擴散區域。 然而，如果該資料並非要被抹除的話，一高位階電壓係施 加至該另一個擴散區域或者這區域係設定至一懸浮狀態。 這偏壓設定亦可應用於後面的實施例。 〜 第18頁
473989
、發明說明（（6) 5 經濟部智慧財產局員工消費合作社印製 當-非依電性半導體記憶體的儲存狀態要被更新時，係 有一個希望目前儲存之資料被全部抹除的情況。 •第3A，3B和3C圖描繪在-區塊内之所有電晶體中的 ί料係如何被抹除。若干電晶體τ係以矩陣形式置放於一 區塊内，而且全部的閘極電極係連接至對應的字線 WL1/WL2,WL3/.........。 相鄰之電晶體之相鄰的n型區域係共同地連接而且每 一行之共同連接的η型區域係連接至對應的位元線 BL1/BL2,BL3/·········。該等字線WL係連接至一字線驅動器 WD而且該專位元線BL係連接至一位元線驅動器BD。 在抹除全部電晶體的資料時，第一電子係儲存於全部的 記憶體位置。 第3A圖顯示電子被儲存於全部記憶體位置的狀態。接 著，一預定的負電位，例如，-5 v，係施加至全部的字線 WL1/WL2, WL3,.........而且一預定的正電位，例如，+6V，係 施加至每一第二位元線，例如，偶數位元線bL2,BL4,····..... ，且一接地電位係施加至奇數位元線BL1/BL3,.........。 藉由施加這些偏壓電位，電洞被注入到在連接至被施加 有高電位之位元線BL2 , BL4 , ·········之源極/汲極區域附近的 吕己憶體位置而且儲存的電子被中和。 第3B圖顯示在該等偶數位元線附近之記憶體位置之資 料業已被全部抹除的狀態。接著，一預定的正電位，例如 ’ ’係施加至奇數位元線BL1, BL3 ..........，而一接地電 位係施加至偶數位元線BL2,BL4,.........。該等字線WL係被 第19頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------I ^---II--I ---I I I I (請先閱讀背面之注意事項再填寫本頁) 473989 A7 B7 五 5 經濟部智慧財產局員工消費合作社印製 、發明說明（η) 轭加有一預定的負電位，例如，_sv。藉由施加這些偏壓電 位.，電洞係被注入到在連接至該等奇數位元線 BL1,BL3/.........之源極/汲極區域附近的記憶體位置而且儲 存的電子被中和。 第；3C圖顯示在該等奇數位元線附近之記憶體位置之資 料業已全部抹除的狀態。就以上所述之兩級的抹除運作而 言，於該區塊内之全部記憶體位置的資料係被抹除及初始 化。 寫入程式規劃電壓和抹除程式規劃電壓係被選擇以致於 電子和電洞被注入於相同的記憶體位置。然而，注入的電 子係可以由其後所產生的熱應力來移動。再者，一注入的 位置可以由該程式規劃電壓的變動來移動。 第4A圖顯示電子亦被儲存於一個與目標記憶體位置不 同之位置的狀態。Mb表示該目標記憶體位置而在Mb附近 的Mbb表示由某些原因所移動之電子的位置。如果儲存的 電子分佈至與目標記憶體位置不同的位置的話，於改變之 記憶體位置Mbb的電子無法由一般的抹除運作來抹除。 在第4B圖中所顯示的狀態中，一接地位階係施加至該 η型區域3, 一預定的負電壓係施加至該閘極電極9，而施 力口至邊η型區域4的正電壓被改變。當一預定的抹除程式 規劃電壓被施加至該η型區域4時，一空乏層（DP3a-DP4a)係形成於該η型區域4的p-n接點四周。於這時， 電洞被注入於預定的記憶體位置Mb來把在這記憶體位置 Mb的電子中和。然而，於改變之記憶體位置的電子無 第20頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 473989 A7 B7 五、發明說明) 5 _丨 法由這抹除運作來中和。 施加至該η型區域4的正電壓被增加。施加至該η型 區域4之這增加的正電壓使該空乏層加寬至一空乏層 (DP3b-DP4b)。隨著該空乏層加寬，該電洞注入位置向該 通道中央區域移動。電洞係因此被注入於該改變的記憶體 位置Mbb並且把在該記憶體位置Mbb的電子中和。 第4C圖是為顯示在第4B圖中所顯示之半導體基體之 電位分佈的示意圖。一導帶電位CB和一價帶電位VB在該 預定的抹除程式規劃電壓被施加時係由虛線表示，而該等 電位在該增加的正電位被施加至該η型區域時係由實線表 示。隨著該施加的電壓被增加，在該η型區域$附近的空 乏層加寬而且該產生之電埸Ε4的強度增加。 如果儲存的電荷分佈至與目標位置不同的位置的話，# 電晶體在該抹除運作之後的電性變成與設計的特性不同Υ 縱使一般的抹除運作被執行。當如此的不正常性被侦、、诗 的話，以上所述之變化的抹除運作被執行來把注入於^ ’ 變之記憶體位置的電荷抹除。如果注入之電荷的位置向^改 型區域3或4 (至外側）移動的話，讀取運作之通 0 ^ n 不受影響而且沒有問題發生。 道的形成 ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本發明業已配合較佳實施例作描述。本發明並 ^ 於以上的實施例而已。對於熟知此項技術的人仕而〜笑限 明顯的是各種變化、改良、組合、及其類似係_ " ’报 。 ’、b句被達成 元件標號對照表 第21頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473989 A7 B7 五、發明說明（θ) 經濟部智慧財產局員工消費合作社印製 5 10 15 20 101 半導體基體 105 氧化矽薄膜 106 氮化矽薄膜 107 氧化石夕薄膜 108 閘極絕緣薄膜 103 擴散區域 104 擴散區域 109 閘極電極 Ma 記憶體位置 Mb 記憶體位置 DPI 虛線 DP2 虛線 DP3 虛線 DP4 虛線 Ex 端區域 VB 能階 CB 能階 ND 通道區域 113 空乏層 114 空乏層 El 電場 E2 電埸 Τη 電晶體 T12 電晶體 BL1 位元線 BL2 位元線 BL3 位元線 WL1 字線 Ela 電場 E2a 電場 BD 位元線驅動器 WD 字線驅動器 T 記憶體電晶體 Tn 記憶體電晶體 Tij 記憶體電晶體 WLj 字線 1 半導體基體 5 氧化矽薄膜 6 氮化矽薄膜 7 氧化矽薄膜 8 閘極絕緣薄膜 9 閘極電極 PI 金屬引線 P2 金屬引線 Pg 金屬引線 10 中層絕緣薄膜 Vs 源極電壓 vD 汲極電壓 第22頁 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473989 A7 B7 五、發明說明 + VG 開啟-電壓 _ 經濟·部智慧財產局員工消費合作社印製 第23頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
Claims (1)
- 473989六、申請專利範圍 ,&.濟*智慧財產局員工消費合作社印 1· 一種非依電性半導體記憶體，包含·· 一第一導電型的半導體基體； 第二導電型的第一和第二擴散區域，該第一和第二 擴散區域係形成於該半導體基體的表面層俾界定一通道 5 區域於其之間； 一形成於該通道區域上的閘極絕緣薄膜，該閘極絕 緣薄膜包括一能夠捕捉電荷載子的載子捕捉層； 一形成於該閘極絕緣薄膜上的閘極電極；及 、一控制電路，該控制電路用於控制：在一資料寫入 1〇 模式下，施加—高位階電壓至該閘極電極，施加-低位 P白電壓至該第-和第二擴散區域中之一者，及施加一高 位階電壓至該第-和第二擴散區域中之另—者俾注射第 二導電型的熱電荷載子在接近施加有該高位階電壓之擴 f區域附近的載子捕捉層中；纟—資料讀取模式下，沿 15 者—個與資料寫人模式中之方向相反的方向將第二導電 型的載子在該通道區域中流動；及在料抹除模式下 ，施加一低位階電壓或者一相反極性電壓至該閘極電極 轭加一低位階電壓至該第一和第二擴散區域中之一者 ，及施加一高位階電壓至該第一和第二擴散區域中之另 -〇 者俾把藉著接近該第一和第二擴散區域中之另一者之 中帶隧穿效應所產生之第一導電型的熱電荷載子注入接 近施加有高位階電叙擴散區域的載子捕捉層内，並且 中和該第二導電型的電荷載子。 2·—種非依電性半導體記憶體，包含： I_ 第24頁 ΐ紙張尺度適用T _家標準（CN_bM4規格（2iq χ 297公以 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 473989 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 々、申請專利範圍 一第一導電型的半導體基體； 形成於該半導體基體之表面層的若干非依電性半導 體記憶體晶胞，該等非依電性半導體記憶體晶胞係以m 列和η行的矩陣形式置放並且係沿著列方向串聯地連接 5 ，每一記憶體晶胞包括形成於該半導體基體之表面層之 第二導電型的第一和第二擴散區域以致於一通道區域被 界定於該第一和第二擴散區域之間、一形成於該通道區 域並且包括能夠捕捉電荷載子之載子捕捉層的閘極絕緣 薄膜、及一形成於該閘極絕緣薄膜上的閘極電極； 10 用以連接同一列之非依電性記憶體晶胞之閘極電極 的m條字線； 用以連接同一行之非依電性半導體記憶體晶胞之第 一或第二擴散區域及，如果係有一行相鄰於該同一行之 第一和第二擴散區域的話，用以連接該相鄰行之非依電 15 性半導體記憶體晶胞之第二或第一擴散區域的（n+1)條 位元線；及 一控制電路，該控制電路用於控制：在把資料寫入 於第（j+Ι)條位元線側上之第i列第j行非依電性半導 體記憶體晶胞之記憶體位置下，施加一高位階電壓至第 20 i條字線，施加一低位階電壓至第j條位元線，及施加 一高位階電壓至第（j+Ι)條位元線俾注射第二導電型的 電荷載子在接近連接至該半導體記憶體晶胞之第（j+1) 條位元線之擴散區域附近的載子捕捉層中；及在抹除該 寫入資料下，施加一低位階電壓或者一相反極性電壓至 第25頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 473989 _ g -----~----- 六、申請專利範圍 第i條字線，施加一低位階電壓至第j條位元線，及施 加一高位階電壓至第（j+1)條位元線俾把由一中帶隧穿 效應所產生之第一導電型的載子注入接近連接至該半導 體記憶體晶胞之第（j+1)條位⑽之擴散區域的載子捕 5 捉層内，並且中和該第二導電型的電荷載子。 3·—種非依電性半導體記憶體的控制方法，該半導體記憶 體八有若干$成於—半導體基體之表面的非依電性半導 體記憶體晶胞，各記憶體晶胞具有一包括載子捕捉層的 閘極絕緣㈣、形成於該閘簡緣_上的閘極電極、 10 及形成於該半導體基體，在該閘極電極兩側上的第一與 第二擴散區域，該控制方法包含如下之步驟： 、 、藉由施加-第-高位階電壓至該第―或第二擴散區 域、一比該第-電壓低的第二電壓至該第二或第一擴散 區域、及-比該第二電壓高的第三電壓至該閘極電極， 15透m電型之熱電荷載子的注人，選擇地把資料 寫入接近該第一或第二擴散區域的記憶體位置；及 、藉由施加一第一高位階電壓至該第一或第二擴散區 域、、-比該第-電壓低的第二電虔至該第二或第一擴散 區域、及一比該第一電壓低或具有相反極性的第三電壓 20至該閘極電極，透過由中帶«效應所產生之與第一導 電51相反=第_導電型之熱電荷載子的注人，選擇地把 在接近。亥第或第二擴散區域之記憶體位置的資料抹除 卜種非-㈣咖咐⑽⑽導想記憶 第26頁 本紙張尺度適用中關家標準X 297公爱） I. f --------^---------Aw (請先閱讀背面之注意事項再填寫本頁) 473989 AS B8 C8 D8 5 # 經濟部智慧財產局員工消費合作社印制农 申請專利範圍 體具有若干形成於一第一導電型之半導體基體上且以m 列和η行形式置放的非依電性半導體記憶體晶胞，在列 方向上的記憶體晶胞係串聯地連接，每一記憶體晶胞包 括一形成於該半導體基體之表面上且包括能夠捕捉電荷 載子之載子捕捉層的閘極絕緣薄膜、一形成於該閘極絕 緣薄膜上的閘極電極、及形成於該半導體基體，在該閘 極電極兩側之第二導電型的第一與第二擴散區域，該非 依電性記憶體具有用以連接同一列之非依電性記憶體晶 胞之閘極電極的m條字線、及用以連接同一行之非依電 性半導體記憶體晶胞之第一或第二擴散區域及，如果係 有一行相鄰於該同一行之第一和第二擴散區域的話，用 以連接該相鄰行之非依電性半導體每憶體晶胞之第二或 第一擴散區域的（n+1)條位元線，該控制方法包含： 能夠每一半導體記憶體晶胞寫入兩個位元的一資料 寫入步驟，該資料寫入步驟係藉由施加一低位階電壓至 每一半導體記憶體細胞之第一與第二擴散區域中之一者 、一高位階電壓至該第一與第二擴散區域中之另一者、 及一高位階電壓至該閘極電極來把第二導電型之電荷載 子捕捉於接近該第一與第二擴散區域中之該另一者之載 子捕捉層，俾可寫入資料；及 能夠選擇地控制一位元單元之抹除/不抹除的資料抹 除步驟，該資料抹除步驟藉由設定在一抹除側上之第一 與第二擴散區域中之一者之電位至一高位階、該第一與 第二擴散區域中之另一者之電位至一低位階，或至一高 第27頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 473989 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 位階或懸浮位階、及該閘極電極之電位至一低位階或相 反極性位階來選擇地把第一導電型的載子注入在該載子 捕捉層。 5.如申請專利範圍第4項所述之非依電性半導體記憶體的 5 控制方法，其中，由該抹除步驟所使用的電壓及每一半 導體記憶體晶胞之尺寸和雜質濃度係如此選擇以致於在 該第一與第二擴散區域四周的空乏層在要被抹除的半導 體記憶體晶胞處不重疊，及在要被抹除的半導體記憶體 晶胞處重豐。 10 6·如申請專利範圍第4項所述之非依電性半導體記憶體的 控制方法，更包含把半導體記憶體晶胞之資料全部抹除 的步驟，該步驟包括如下之次步驟： 寫入每一記憶體晶胞的每一位元； 把連接至偶數位元線的每一位元抹除；及 15 把連接至奇數位元線的每一位元抹除。 7·—種非依電性半導體記憶體的控制方法，該半導體記憶 體具有若干形成於一第一導電型之半導體基體上且以m 列和η行形式置放的非依電性半導體記憶體晶胞，在列 方向上的記憶體晶胞係串聯地連接，每一記憶體晶胞包 20 括一形成於該半導體基體之表面上且包括能夠捕捉電荷 載子之載子捕捉層的閘極絕緣薄膜、一形成於該閘極絕 緣薄膜上的閘極電極、及形成於該半導體基體，在該閘 極電極兩側之第二導電型的第一與第二擴散區域，該非 依電性記憶體具有用以連接同一列之非依電性記憶體晶 第28頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） L---r----------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 09888 ABCD 經濟部智慧財產局員工消費合作社印製473989胞j極電極的m條字線、及用以連接同一行之非依電 性+導體記憶體晶胞之第一或第二擴散區域及，如果係 有1 丁相鄰於該同-行之第_和第二擴散區域的話，用 以連接仙鄰行之非依電性半導體記憶體晶胞之第二或 第擴散區域的（n+D條位元線，該控制方法包含·· 、s被寫入於接近連接至第（j+1)條位元線之擴散區 域之第i列第j行非依電性半導體記憶體晶胞之第二導 電型的載子要被抹除時，施加一低位階電壓或一相反極 f生電麼至弟i條字線、施加一低位階電壓至第一至第 條位元線或設定該第一至第（j-1)條位元線至懸 浮狀態、施加一低位階電壓至第j條位元線、施加一高 位^電壓至第（j +1)條位元線、及施加一高位階訊號至 第（j+2)條及後續之位元線或設定該第（j+2)條及後續 之位元線至懸浮狀態，俾把由中帶隧穿效應所產生之第 一導電型的載子注入至接近連接至該第（j+1)條位元線 之擴散區域之半導體記憶體晶胞的一抹除步驟。 S·如申請專利範圍第7項所述之非依電性半導體記憶體的 控制方法’其中，由該抹除步驟所使用的電壓及每一半 導體記憶體晶胞之尺寸和雜質濃度係如此選擇以致於在 該第與弟一擴散區域四周的空乏層在要被抹除的半導 體記憶體晶胞處不重疊，及在要被抹除的半導體記憶體 晶胞處重疊。 9·如申請專利範圍第7項所述之非依電性半導體記憶體的 控制方法，更包含把半導體記憶體晶胞之資料全部抹除 第29頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473989 AS B8 C8 D8 六、申請專利範圍 的步驟，該步驟包括如下之次步驟： 寫入每一記憶體晶胞的每一位元； 把連接至偶數位元線的每一位元抹除；及 把連接至奇數位元線的每一位元抹除。 ------------^^裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第30頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33491699A JP4697993B2 (ja) | 1999-11-25 | 1999-11-25 | 不揮発性半導体メモリ装置の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW473989B true TW473989B (en) | 2002-01-21 |
Family
ID=18282680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089125054A TW473989B (en) | 1999-11-25 | 2000-11-24 | 2-bit/cell type nonvolatile semiconductor memory |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6324099B1 (zh) |
| EP (1) | EP1103980B1 (zh) |
| JP (1) | JP4697993B2 (zh) |
| KR (1) | KR100702922B1 (zh) |
| DE (1) | DE60037786T2 (zh) |
| TW (1) | TW473989B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4586219B2 (ja) * | 1999-09-17 | 2010-11-24 | ソニー株式会社 | 不揮発性半導体記憶装置の消去方法 |
| US6349062B1 (en) * | 2000-02-29 | 2002-02-19 | Advanced Micro Devices, Inc. | Selective erasure of a non-volatile memory cell of a flash memory device |
| US6512701B1 (en) * | 2001-06-21 | 2003-01-28 | Advanced Micro Devices, Inc. | Erase method for dual bit virtual ground flash |
| DE10140758A1 (de) | 2001-08-20 | 2003-04-24 | Infineon Technologies Ag | Speicherelement für eine Halbleiterspeichereinrichtung |
| US6614694B1 (en) * | 2002-04-02 | 2003-09-02 | Macronix International Co., Ltd. | Erase scheme for non-volatile memory |
| KR100432889B1 (ko) * | 2002-04-12 | 2004-05-22 | 삼성전자주식회사 | 2비트 기입가능한 비휘발성 메모리 소자, 그 구동방법 및그 제조방법 |
| JP2004006549A (ja) | 2002-06-03 | 2004-01-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置における情報の消去方法 |
| US6912160B2 (en) | 2003-03-11 | 2005-06-28 | Fujitsu Limited | Nonvolatile semiconductor memory device |
| JP4480955B2 (ja) * | 2003-05-20 | 2010-06-16 | シャープ株式会社 | 半導体記憶装置 |
| US7049651B2 (en) * | 2003-11-17 | 2006-05-23 | Infineon Technologies Ag | Charge-trapping memory device including high permittivity strips |
| US7764541B2 (en) | 2004-01-23 | 2010-07-27 | Agere Systems Inc. | Method and apparatus for hot carrier programmed one time programmable (OTP) memory |
| JP2005252034A (ja) * | 2004-03-04 | 2005-09-15 | Sony Corp | 不揮発性半導体メモリ装置とその電荷注入方法、および、電子装置 |
| US7133316B2 (en) * | 2004-06-02 | 2006-11-07 | Macronix International Co., Ltd. | Program/erase method for P-channel charge trapping memory device |
| US7272040B2 (en) * | 2005-04-29 | 2007-09-18 | Infineon Technologies Ag | Multi-bit virtual-ground NAND memory device |
| DE102005025167B3 (de) * | 2005-06-01 | 2006-07-13 | Infineon Technologies Ag | Multi-Bit-Virtual-Ground-NAND-Speichereinheit |
| KR100688586B1 (ko) * | 2006-01-27 | 2007-03-02 | 삼성전자주식회사 | 로칼 차지 트랩층을 갖는 비휘발성 메모리소자 및 그의구동방법 |
| US7471568B2 (en) * | 2006-06-21 | 2008-12-30 | Macronix International Co., Ltd. | Multi-level cell memory structures with enlarged second bit operation window |
| US7512013B2 (en) * | 2006-06-21 | 2009-03-31 | Macronix International Co., Ltd | Memory structures for expanding a second bit operation window |
| KR101192358B1 (ko) * | 2007-07-31 | 2012-10-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 프로그래밍 방법 |
| TWI389321B (zh) * | 2008-07-08 | 2013-03-11 | Acer Inc | 程式化非揮發性記憶體之方法 |
| JP2008300859A (ja) * | 2008-07-18 | 2008-12-11 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| JP6608312B2 (ja) * | 2016-03-08 | 2019-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326884A (ja) | 1992-05-19 | 1993-12-10 | Rohm Co Ltd | 半導体装置 |
| JP3472313B2 (ja) * | 1992-05-25 | 2003-12-02 | ローム株式会社 | 不揮発性記憶装置 |
| US5319593A (en) * | 1992-12-21 | 1994-06-07 | National Semiconductor Corp. | Memory array with field oxide islands eliminated and method |
| JP3417974B2 (ja) * | 1993-06-03 | 2003-06-16 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置 |
| DE19505293A1 (de) * | 1995-02-16 | 1996-08-22 | Siemens Ag | Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand |
| US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US6137718A (en) * | 1996-08-01 | 2000-10-24 | Siemens Aktiengesellschaft | Method for operating a non-volatile memory cell arrangement |
| US5959891A (en) * | 1996-08-16 | 1999-09-28 | Altera Corporation | Evaluation of memory cell characteristics |
| US5714412A (en) * | 1996-12-02 | 1998-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Multi-level, split-gate, flash memory cell and method of manufacture thereof |
| JP3411186B2 (ja) * | 1997-06-06 | 2003-05-26 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6030871A (en) * | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
| US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
-
1999
- 1999-11-25 JP JP33491699A patent/JP4697993B2/ja not_active Expired - Lifetime
-
2000
- 2000-11-24 DE DE60037786T patent/DE60037786T2/de not_active Expired - Lifetime
- 2000-11-24 KR KR1020000070298A patent/KR100702922B1/ko not_active IP Right Cessation
- 2000-11-24 TW TW089125054A patent/TW473989B/zh not_active IP Right Cessation
- 2000-11-24 EP EP00310445A patent/EP1103980B1/en not_active Expired - Lifetime
- 2000-11-27 US US09/721,656 patent/US6324099B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1103980A2 (en) | 2001-05-30 |
| EP1103980A3 (en) | 2003-08-13 |
| EP1103980B1 (en) | 2008-01-16 |
| US6324099B1 (en) | 2001-11-27 |
| KR100702922B1 (ko) | 2007-04-05 |
| JP2001156272A (ja) | 2001-06-08 |
| KR20010051927A (ko) | 2001-06-25 |
| DE60037786T2 (de) | 2009-01-22 |
| DE60037786D1 (de) | 2008-03-06 |
| JP4697993B2 (ja) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW473989B (en) | 2-bit/cell type nonvolatile semiconductor memory | |
| JP2545511B2 (ja) | 集積回路メモリ | |
| CN101159270B (zh) | 对快闪记忆单元元件执行操作的方法 | |
| KR101039244B1 (ko) | 비휘발성 메모리 및 그 제조방법 | |
| JP3378879B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
| US6757196B1 (en) | Two transistor flash memory cell for use in EEPROM arrays with a programmable logic device | |
| US6026017A (en) | Compact nonvolatile memory | |
| JP3171122B2 (ja) | 半導体記憶装置および半導体記憶装置の情報読出方法 | |
| JP2009540545A (ja) | 従来のロジックプロセスで埋め込まれる不揮発性メモリ及びそのような不揮発性メモリの動作方法 | |
| EP0974166A1 (en) | Nonvolatile semiconductor memory | |
| US7612397B2 (en) | Memory cell having first and second capacitors with electrodes acting as control gates for nonvolatile memory transistors | |
| US7164606B1 (en) | Reverse fowler-nordheim tunneling programming for non-volatile memory cell | |
| JP2008192254A (ja) | 不揮発性半導体記憶装置 | |
| TW201448122A (zh) | 非揮發性半導體記憶裝置 | |
| KR100930074B1 (ko) | 비휘발성 기능을 갖는 단일 트랜지스터 플로팅 바디ｄｒａｍ 셀 소자 | |
| EP2137735B1 (en) | A memory cell, a memory array and a method of programming a memory cell | |
| JP2004134799A (ja) | 単一ビット不揮発性メモリーセル、および、その書き込み方法および消去方法 | |
| JP2008141150A (ja) | メモリセル、このメモリセルに記録された情報の消去方法、及びこのメモリセルを備える不揮発性半導体記憶装置 | |
| US7728378B2 (en) | Nonvolatile semiconductor memory device, manufacturing method thereof and method of programming information into the memory device | |
| JPH04105368A (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| JP2006222367A (ja) | 不揮発性半導体メモリ装置、駆動方法、及び製造方法 | |
| JPH02237164A (ja) | 半導体メモリ及びその動作方法 | |
| US7348625B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003203998A (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
| US6356479B1 (en) | Semiconductor memory system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |