JP2545511B2 - 集積回路メモリ - Google Patents

集積回路メモリ

Info

Publication number
JP2545511B2
JP2545511B2 JP22790786A JP22790786A JP2545511B2 JP 2545511 B2 JP2545511 B2 JP 2545511B2 JP 22790786 A JP22790786 A JP 22790786A JP 22790786 A JP22790786 A JP 22790786A JP 2545511 B2 JP2545511 B2 JP 2545511B2
Authority
JP
Japan
Prior art keywords
gate
drain
transistor
region
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22790786A
Other languages
English (en)
Other versions
JPS6276779A (ja
Inventor
モン・ソン・リャン
ティェン・チュン・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPS6276779A publication Critical patent/JPS6276779A/ja
Application granted granted Critical
Publication of JP2545511B2 publication Critical patent/JP2545511B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 ［発明の背景］ 発明の分野 この発明はプログラム可能リードオンリメモリ（PRO
M）集積回路素子に関するものであって、特に電気的に
消去可能ななPROM集積回路素子のための単一トランジス
タセル構造およびそのようなセルにストアされたデータ
を消去するための方法に関するものである。
関連技術の説明 現在の集積回路技術では、２つの基本的なPROM（EPRO
M）素子の形である。すなわちプログラマが消去機能を
果たすために入射する紫外線（UV）を用いるEPROMと、
メモリセルの消去を行なうために電位を用いるEEPROMと
である。
セルの各々の型では、フローティングゲートに、すな
わち薄い誘電体層によって各セルのサブストレートとそ
の他の層から分離された半導体領域に電荷注入すること
によって、プログラム段階の間にストアされた電位によ
ってデータが表わされる。
UV EPROMでは、入射光子がストアされた電子に十分
なエネルギを伝え、それらがゲートを離れて移動するこ
とができる状態に励起させるとき、電荷が除去される。
これはパッケージがダイス上にUVの等ウインドウ、一般
的には高価な品目である石英の蓋を、有することを必要
とする。
EEPROMでは、２つの一般的な機構が消去機能を行なう
ために存在する。素子の一方の型はフローティングゲー
トの下方にトンネルしている可逆電子を利用する。プロ
グラムモードの間に用いられる電位と逆である比較的高
電位を、上に重なっている制御ゲート上に置くことによ
って、ストアされた電荷はサブストレートからフローテ
ィングゲートを分離させている狭いトンネル酸化物領域
を介してフローティングゲートを離れて駆動される。他
方の型は３重のポリシリコン層構造で、第１の層は接地
基準プレートを提供し、第２はフローティングゲートで
あり、そして第３はプログラム／消去制御ラインであ
る。選択トランジスタである第２のトランジスタは消去
するためのビットを選択するために用いられ、そして電
圧パルスは電子を引張ってフローティングゲートから離
すためにビットライン上に置かれる。EEPROMのための先
行技術の典型的な回路は第１図に示される。これらの素
子の各々は固有の不利な点を示す。
第1A図に示されるように、両方のEEPROM素子では、そ
れを介して電子がトンネルする、典型的には二酸化シリ
コンである誘電体層は比較的薄い。トンネリング構造に
おける典型的な薄い酸化物、すなわち誘電体層は、わず
か110オングストロームであるかもしれない。酸化物が
薄いと、消去中の高い駆動電位、一般的には約25ボルト
で、電子の移動が容易になる。しかしながら、ほとんど
の素子はわずか５ボルトまたはそれより小さい通常動作
バイアス電位を有する。消去サイクルの間比較的高い電
圧が印加される結果、これらの薄い酸化物層の破壊を生
じる。トンネル酸化物の悪化はセルのデータ保持能力に
影響する漏洩を誘引する。約10,000回の消去の後、EEPR
OMはトンネル酸化物の究極的な破壊のために事実上、摩
滅する。
その上、さらに別の不利な点は、EEPROM素子がセルを
形成するために「選択」素子を、すなわちデータの１ビ
ットをストアするために２つの素子を必要とすることで
ある。このため小さくて強力なデータプロセスマシンに
望まれる、高パッキング密度を達成するのが難しくな
る。
UV EPROM素子では、消去時間はUVスペクトル密度お
よび強度およびEPROMセルアレイと関連して用いられる
センス増幅器によって設定されるしきい値電圧のような
消去率要因に依存している。第２図はERASEモードの間
のキャリア動作を示す。一般に、消去処理は遅く、一般
にナノセカンド領域で動作するシステムにおいて数分を
必要とする。
［発明の要約］ この発明の目的は集積回路チップ上の高いパッキング
密度に従うEEPROMセルを提供することである。
この発明のさらに別の目的は、セル構造のフローティ
ングゲート領域上にホットホールを注入することによっ
て消去され得るEEPROMセルを提供することである。
この発明のさらに別の目的は、EEPROMセルを消去する
方法を提供することである。
この発明のさらに別の目的は、EEPROMセルを消去する
ための迅速で非破壊的な方法を提供することである。
その広い局面において、この発明はスナップバックモ
ード（ブレークダウンを生じることなく素子の状態を変
化させる非破壊モード）でバイアスされることができる
単一のフローティングゲートトランジスタである。その
ようなバイアスの結果、データビットを表わしフローテ
ィングゲート上にストアされるいかなる電荷も消去され
る。さらに別の広い局面においては、この発明はフロー
ティングゲート上にホットホール注入することによって
単一のフローティングゲート半導体メモリ素子を消去す
る方法を提示する。
この発明の利点はセルが単一のトランジスタしか含ま
ないことで、すなわち選択トランジスタをなくし、した
がって各記憶セルに必要とされるダイス上の面積の約50
％の節約が達成される。
この発明のさらに別の利点は、消去モードサイクルの
間、素子の薄い酸化物層上へのブレークダウン効果が減
少することである。
この発明のさらに別の利点は、この発明がチップ上の
より密度の高いパッキングを可能にする「ショートチャ
ネル」素子を含むことである。
この発明のさらに別の利点は、UV EPROMセルアレイ
に必要とされる、高価で、遅いUV消去処理の必要性が実
質的になくされることである。
この発明のその他の目的、特徴および利点は以下の詳
細な説明および添付の図面を考慮するとより明らかとな
り、そこではすべての図面を通して同様の参照符号が同
じ特徴を表わす。
この説明に関連した図面は、特に記されている場合を
除いて一定の割合で描かれていないことが理解されるべ
きである。さらに、図面はこの発明に従って製作される
集積回路の構成要素のみを例示することが意図されてい
る。
［発明の詳細な説明］ 発明を実行するために現在考えられている最良のモー
ドを例示する、この発明の特定の実施例に対して詳細に
ここで参照がなされる。代わりの実施例もまた応用可能
なものとして簡単に説明される。
概して、第３図は酸化物層にいかなる重大な損傷も引
起こさずに、「スナップバック」または「スナップ回
復」モードでの動作を可能にする態様で製作されたPROM
セルトランジスタの断面図を示す。
多くの出版物が集積回路構成要素の製作段階において
用いられる共通の技術の詳細を説明していることが認め
られるべきである。たとえば、「半導体および集積回路
構造技術（Semiconductor and Integrated Circuit Fa
brication Techniques）レストン出版社、フェアチャ
イルドコーポレーション（Fairchild Corporation）に
よる著作権1979年、を参照されたい。それらの技術は一
般的にこの発明の構造の製作で採用されることができ
る。さらに、そのような方法の個々の段階は市場で入手
可能な集積回路製作機械を用いて行なわれ得る。この発
明の理解に特定に必要とされるものとして、例示の技術
データが現在の技術をもとにして先に述べられる。この
技術における将来の開発は当業者にとって明らかとなろ
うように、適当な調整を要求するかもしれない。
第１の導電形式たとえばｐ型を有するウエハサブスト
レート12は一般的に結晶シリコンまたはエピタキシャル
に形成されたシリコン層から形成される。この発明に従
って構成された素子のサブストレート12はホウ素イオン
で、約7.5×1014/cm3の濃度にまでドープされる。
サブストレート12の領域16は、サブストレート12の表
面14に隣接して第２導電形式、たとえばn+型を有するよ
うにドープされ、MOSFET EEPROMセル10のソース領域16
を形成する。
ソース領域16と同じ第２の導電形式を有する、表面14
に隣接したドープされた領域18はセル10のドレイン領域
18を形成する。
ソース16とドレイン18との間にあるサブストレート12
の領域はショートチャネル20である。この発明に従って
構成された例示の素子では、ソース領域16の寸法（長さ
×幅×深さ）はほぼ1.5×1.5×0.2ミクロンである。ソ
ース領域16のドーピングは約1022/cm3であった。ドレイ
ン寸法は約1.5×1.5×0.2ミクロンであった。ドレイン
領域18のドーピングは約1022/cm3であった。チャネル寸
法は約1.3×1.7であった。製作技術におけるさらなる改
良が起これば極小のチャネルの長さが期待されるだろ
う。
集積回路の種々の領域を分離させるために用いられる
誘電体領域22、22′はサブストレート表面14の上にあ
る。典型的には、これらの領域は二酸化シリコン、また
一般に単に「酸化物」と呼ばれるような絶縁体または誘
電体材料から形成される。これらの領域22および22′は
セルへの電気的なコンタクトが確立され得るように、そ
れらの中に形成されるアパーチャ23を有するように形成
される。
フローティングゲート24はチャネル20、ソース16及び
ドレイン18の一部の上に重なり、データのビットを表わ
す電荷をストアするために用いられる。ポリシリコンま
たはさらに別の半導体または導電体材料は一般にフロー
ティングゲートを形成するために用いられる。フローテ
ィングゲート24は、酸化物領域22の層26によってサブス
トレート表面14から分離される。例示の素子では、フロ
ーティングゲートの寸法はほぼ2.9×1.3×0.25であっ
た。
類似の寸法を有する制御ゲート28はフローティングゲ
ート24の上に重なる。制御ゲート28もまたポリシリコン
から製作されることができる。制御ゲート28は酸化物領
域22のさらに別の層30によってフローティングゲート24
から分離される。
一般に金属層である相互接続導電領域32、34および36
はセル10の動作の要求に従って、それぞれソース16、制
御ゲート28およびドレイン18を電気的に結合する。
関係するプログラミング機構、すなわちデータビット
を表わす電荷を書込みそしてフローティグゲート24から
消去するメカニズムはチャネルホットキャリア技術であ
る。
第4A図を参照すると、書込モード、すなわちデータビ
ットのセルへの書込みはフローティングゲートへのチャ
ネルホット電子注入を通して達成される。これに関して
は、セルにデータを書込むこの発明の試みは先行技術の
素子で用いられたものと同様である。簡単には、第4B図
で示されるように電位差がドレインとゲートの間で作ら
れ、バイアス電圧VgおよびVdにより素子10をオンにす
る。チャネル領域20のホット電子はサブストレート12と
薄い酸化物層26の間のサブストレート表面14に存在する
エネルギ障壁をのりこえることができる。一旦酸化物層
26にはいると、これらの電子は酸化物層26にかかる電位
差電界によって駆動されてフローティングゲート24に引
張られる。ポリシリコンのような誘電体材料から製作さ
れるフローティングゲート24はこれらの電子をトラップ
し、これがしきい値電圧Vth（素子をオンにするのに必
要なゲート−ソース電圧）の増加を引起こす。それによ
ってフローティングゲート24は電荷、すなわちデータビ
ットを非常に長い期間ストアする。
先行技術のUVまたは選択トランジスタによって強制さ
れた消去技術はフローティングゲート24から電子を引出
す。先行技術の前述の不利な点を克服するために、この
発明はフローティングゲート24上へのホットホール注入
によって、消去された状態を達成する。これはそこにス
トアされた負の電荷を中和する。それゆえこの動作は、
Vthをデータ保持状態の前に存在した値にシフトし直す
であろう。
第5A図および第5B図で示されるように、消去モードが
技術分野では「スナップ」または「スナップバック」モ
ードとして知られており本質的に非破壊モードで動作す
るように設計された、素子10によって達成される。この
モードは先行技術の素子に勝る前述の動作の有利さを提
供する。
セルを消去するために、ドレインバイアス電圧Vdはほ
ぼ１秒間定常状態レベルに設定され、素子10をオフの状
態に維持する。例示の素子ではVdはほぼ７ボルトに設定
された。高いドレイン−ソース電位Vdsはドレイン領域1
8のまわりに広いフィールドを作るであろう。それから
比較的高い電流の流れがソース16からドレイン18まで存
在するであろう。
ほぼ１ミリ秒の持続期間を有するほぼ13ボルトのパル
スVgはこの期間の間、制御ゲート28に与えられる。比較
的短いソース−ドレインチャネル寸法は高いソース−ド
レイン電流の流れを促進する。それゆえサブストレート
は電位降下を受け、ソース−サブストレート接合は順バ
イアスされる。こうして、ゲートパルスのトリガリング
の後、素子10は正のフィードバックモードである。ドレ
イン電流は第７図に示されるように、ハイベレルに維持
される。
上述のようにして素子10をバイアスすることにより、
セルがスナップバック状態に強制される。ソース16に対
して流れる、チャネル領域20のドレイン領域18の近くで
衝撃イオン化によって発生された比較的多数のホール
は、フローティングゲート24に移る。フローティングゲ
ート24は比較的低い電位であるので、ホール注入を受取
るには好ましい状態にある。ゆえに、セルは迅速に消去
される。
前述のプログラミング技術を用いる書込および消去モ
ードに対する線形の領域におけるドレイン電流対Vgs特
性のプロットが第６図に示される。例示の素子10は書込
と消去モードの間に約５ボルトから７ボルトの広いVth
ウインドウを示す。この値はチャネルの長さ、接合の深
さおよびゲート酸化物の厚みのようなセルのジオメトリ
に依存する。ゆえに、この発明の耐久特性は集積回路製
作技術の現在の技術状態に従った適切な基準化によって
高められる。
上に述べられたバイアス電位は、現在の技術で周知の
多数の集積回路のいずれか１つによって発生され得る。
この発明の好ましい実施例の前述の説明は例示と説明
の目的で提示されてきた。これは余すところないもので
はなく、または開示された正確な形に発明を制限するよ
うにも意図されていない。明らかに、多くの修正および
変形が当業者には明白であろう。この発明はＰチャネル
方法の開発のようなものとともに、その他の技術で実現
されることが可能である。相対的な素子の大きさおよび
ドーピングの濃度は製作技術の状態に依存している。実
施例はこの発明の原理およびその実用的な応用を最善に
説明し、それによって種々の実施例のために、および考
慮される特定の使用に適している種々の修正とともに、
発明を当業者が理解することを可能にするために選択さ
れそして説明された。この発明の範囲は添付の特許請求
の範囲およびそれらの同等物によって規定されることが
意図される。
【図面の簡単な説明】
第１図は先行技術のEEPROMセルの電気略回路図である。 第1A図は第１図に示された先行技術のEEPROMセルの断面
を示す。 第２図は消去処理の間の先行技術のUV EPROMの断面を
示す。 第３図はこの発明に従った単一のトランジスタEEPROMセ
ルの断面図である。 第4A図は動作の書込モードの間の例示のキャリア動作を
示す、第３図に示されるこの発明の断面図である。 第4B図は第4A図に示される書込モードの間に使われるゲ
ートおよびドレインバイアス電圧のグラフ表示を示す。 第5A図は動作の消去モードの間の例示のキャリア動作を
示す、第３図に示されるこの発明の断面図である。 第5B図は第5A図に示される消去モードの間に用いられる
ゲートおよびドレインバイアス電圧のグラフ表示を示
す。 第６図はプログラミングおよび消去モードの間のドレイ
ン電流対ゲート−ソース電圧のグラフ表示を示す。 第７図はスナップバックモードのドレインソース電流対
バイアス電圧のグラフ表示を示す。 図において、10はMOSFET EEPROMセル、12はウエハサブ
ストレート、14は表面、16はソース領域、18はドレイン
領域、20はショートチャネル、22および22′は誘電体領
域、23はアパーチャ、24はフローティングゲート、26は
酸化物層、28は制御ゲート、30はさらに別の層、32、34
および36は相互接続導電領域である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティェン・チュン・リー アメリカ合衆国、カリフォルニア州、サ ニィベイル ブライズ・コート、656 アパートメント・54 (56)参考文献 特開 昭61−245577（ＪＰ，Ａ) 特開 昭58−78468（ＪＰ，Ａ) 特開 昭55−127069（ＪＰ，Ａ)

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】データビットを表わす電荷をストアする半
    導体素子を備え、前記半導体素子は前記データビットを
    ストアするためのフローティングゲートを有するトラン
    ジスタを含み、 前記データビットが前記半導体素子から消去されるよう
    にスナップバックモードで作動するように前記半導体素
    子をバイアスするための手段をさらに備える、集積回路
    メモリ。
  2. 【請求項２】前記データビットは、前記スナップバック
    モードの間、前記フローティングゲートへのホットホー
    ル注入によって消去される、特許請求の範囲第１項に記
    載の集積回路メモリ。
  3. 【請求項３】データビットを表わす電荷をストアするた
    めのフローティングゲートを有する金属酸化物半導体電
    界効果トランジスタ（MOSFET）を備え、 前記フローティングゲートへのホットホール注入により
    前記電荷を中和し、それにより前記データビットが消去
    されるようなスナップバックモードに前記MOSFETを置く
    ために本質的に非破壊的に前記MOSFETをバイアスするた
    めの手段をさらに備えた、半導体集積回路メモリ構成要
    素。
  4. 【請求項４】複数個の基準電位を発生するための手段を
    有する電気的に消去可能でプログラム可能なリードオン
    リーメモリ集積回路素子におけるメモリセルであって、 第１導電形式を有するサブストレートと、 第２導電形式を有する前記サブストレート内のドレイン
    領域と、 前記第２の導電形式を有する前記サブストレート内のソ
    ース領域と、 前記ソース領域および前記ドレイン領域の間のチャネル
    領域と、 前記サブストレートの上に重なる誘電体層と、 データのビットを示す電荷をストアするための、前記チ
    ャネル領域上に重なる前記誘電体層内の第１のゲート領
    域と、 前記第１のゲート層の上に重なりかつ前記第１のゲート
    領域から分離される前記誘電体層内の第２のゲート領域
    とを備え、 前記ドレイン領域、ソース領域、および第２ゲート領域
    を前記基準電位発生手段へ結合しかつ前記セルが前記デ
    ータビットを消去するようにスナップバック状態にバイ
    アスされるように前記セルを作動するための手段が設け
    られることを特徴とする、メモリセル。
  5. 【請求項５】前記第１のゲート領域が前記スナップバッ
    ク状態の間前記チャネル領域からホットホールを受取
    り、前記第１のゲート領域をバイアスして前記電荷を中
    和しかつ前記データビットを消去する、特許請求の範囲
    第４項に記載のメモリセル。
  6. 【請求項６】前記ドレイン領域は前記基準電位発生手段
    から第１の電位バイアスを受取るために結合される、特
    許請求の範囲第５項に記載のメモリセル。
  7. 【請求項７】前記ソース領域が前記素子のために接地電
    位に結合される、特許請求の範囲第６項に記載のメモリ
    セル。
  8. 【請求項８】前記第２のゲート領域は前記基準電位発生
    手段から第２の電位バイアスを受けるように結合され、
    それによって前記第１および第２の電位バイアスは協動
    して前記セルを前記スナップバック状態に強制する、特
    許請求の範囲第７項に記載のメモリセル。
  9. 【請求項９】データビットをストアするためフローティ
    ングゲートを有するトランジスタを含むデータビット記
    憶手段を有する、電気的に消去可能なプログラム可能な
    メモリセル内のデータビットを消去するための方法であ
    って、 前記方法は前記電気的に消去可能なプログラム可能なメ
    モリセルをスナップバックモードで作動してホットホー
    ルを前記記憶手段へ注入することを含む、消去方法。
  10. 【請求項１０】単一の、フローティングゲートの電界効
    果トランジスタを有する、消去可能でプログラム可能な
    リードオンリーメモリセル内のデータを消去するための
    方法であって、 前記トランジスタのソースに、その導電形式に伴うバイ
    アス電位まで、電気的バイアスを与えるステップと、 前記トランジスタのドレインに、第１の電圧電位まで、
    電気的バイアスを与えるステップと、 前記ドレインをバイアスしている間、前記第１の電圧電
    位より大きさが大きい第２の電圧電位を有するパルス
    で、前記トランジスタの制御ゲートをパルス動作させる
    ステップとを含み、そのため前記トランジスタはスナッ
    プバックモードにバイアスされ、それによって前記デー
    タビットが前記フローティングゲートから消去される、
    方法。
  11. 【請求項１１】前記トランジスタがＮチャネル型であ
    り、前記ソースをバイアスする前記ステップは、 前記ソースをセルの接地電位に結合させるステップをさ
    らに含む、特許請求の範囲第10項に記載の方法。
  12. 【請求項１２】前記ドレインをバイアスする前記ステッ
    プは、前記ドレインをほぼ１秒間、第１の正の電位に結
    合するステップをさらに含む、特許請求の範囲第11項に
    記載の方法。
  13. 【請求項１３】前記パルス動作させるステップは、前記
    制御ゲートを、ほぼ１ミリ秒の間、前記第１の正の電位
    の大きさのほぼ２倍の第２の正の電位に結合するステッ
    プをさらに含む、特許請求の範囲第12項に記載の方法。
  14. 【請求項１４】前記トランジスタのフローティングゲー
    ト、ソースおよびドレインの間に酸化物層が形成され、
    かつ前記ドレインのバイアス、前記ソースのバイアスお
    よび制御ゲートの前記パルス化はともに酸化物層のアバ
    ランシェブレークダウンを作り出すのには不十分なバイ
    アス電圧を印加することを含む、特許請求の範囲第10項
    に記載の方法。
  15. 【請求項１５】前記トランジスタは、トランジスタのド
    レインおよびゲート間にプログラミング電位差を印加す
    ることによってプログラム化され、かつそのプログラミ
    ング電位差は、第１の電圧電位と第２の電圧電位との間
    の電位差と同じ極性を有する、特許請求の範囲第10項に
    記載の方法。
  16. 【請求項１６】前記ドレインのバイアスの間にかつゲー
    トをパルス化してドレイン近傍のホールの数を増大する
    ステップの前に、トランジスタのしきい値以下の電圧電
    位まで、電気的バイアスをトランジスタの制御ゲートへ
    与えるステップと、 前記ドレインのバイアスの間に、かつゲートをパルス化
    して前記データビットが前記フローティングゲートから
    消去されることができるようにするステップに続いて、
    トランジスタのしきい値以下の電圧電位まで、電気的バ
    イアスをトランジスタの制御ゲートへ与えるステップと
    をさらに備えた、特許請求の範囲第10項に記載の方法。
  17. 【請求項１７】制御ゲートのパルスは、ドレイン電流を
    作り出し、かつ、ドレイン電流はパルス印加後で、しか
    しドレインのバイアスの間流れ続ける、特許請求の範囲
    第10項記載の方法。
JP22790786A 1985-09-26 1986-09-25 集積回路メモリ Expired - Lifetime JP2545511B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/780,482 US4742491A (en) 1985-09-26 1985-09-26 Memory cell having hot-hole injection erase mode
US780482 1985-09-26

Publications (2)

Publication Number Publication Date
JPS6276779A JPS6276779A (ja) 1987-04-08
JP2545511B2 true JP2545511B2 (ja) 1996-10-23

Family

ID=25119710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22790786A Expired - Lifetime JP2545511B2 (ja) 1985-09-26 1986-09-25 集積回路メモリ

Country Status (5)

Country Link
US (1) US4742491A (ja)
EP (1) EP0218342B1 (ja)
JP (1) JP2545511B2 (ja)
AT (1) ATE82430T1 (ja)
DE (1) DE3687108T2 (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719805A (en) * 1987-04-24 1998-02-17 Kabushiki Kaisha Toshiba Electrically programmable non-volatile semiconductor memory including series connected memory cells and decoder circuitry for applying a ground voltage to non-selected circuit units
US5313420A (en) * 1987-04-24 1994-05-17 Kabushiki Kaisha Toshiba Programmable semiconductor memory
JPH0748553B2 (ja) * 1989-03-14 1995-05-24 シャープ株式会社 半導体装置
US5051793A (en) * 1989-03-27 1991-09-24 Ict International Cmos Technology, Inc. Coplanar flash EPROM cell and method of making same
US5572054A (en) * 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
EP0463331A3 (en) * 1990-06-28 1992-12-23 Texas Instruments Incorporated An improved method for programming a non-volatile memory
US5229631A (en) * 1990-08-15 1993-07-20 Intel Corporation Erase performance improvement via dual floating gate processing
US5147813A (en) * 1990-08-15 1992-09-15 Intel Corporation Erase performance improvement via dual floating gate processing
US5222040A (en) * 1990-12-11 1993-06-22 Nexcom Technology, Inc. Single transistor eeprom memory cell
US5345418A (en) * 1991-01-24 1994-09-06 Nexcom Technology, Inc. Single transistor EEPROM architecture
DE69217738T2 (de) * 1991-06-27 1997-07-24 Toshiba Kawasaki Kk Permanenter Halbleiterspeicher und seine Arbeitsweise
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
JP3061924B2 (ja) * 1992-03-02 2000-07-10 日本電気株式会社 不揮発性記憶装置の消去方法
JPH0677492A (ja) * 1992-07-22 1994-03-18 Rohm Co Ltd 不揮発性記憶回路を有する半導体装置およびその製造方法
JPH06251593A (ja) * 1993-02-24 1994-09-09 Matsushita Electron Corp フラッシュメモリの消去あるいは書き込み制御方法
JP3878681B2 (ja) 1995-06-15 2007-02-07 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
IL125604A (en) * 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JPH11214683A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6137723A (en) * 1998-04-01 2000-10-24 National Semiconductor Corporation Memory device having erasable Frohmann-Bentchkowsky EPROM cells that use a well-to-floating gate coupled voltage during erasure
US6081451A (en) * 1998-04-01 2000-06-27 National Semiconductor Corporation Memory device that utilizes single-poly EPROM cells with CMOS compatible programming voltages
US6137722A (en) * 1998-04-01 2000-10-24 National Semiconductor Corporation Memory array having Frohmann-Bentchkowsky EPROM cells with a reduced number of access transistors
US6157574A (en) * 1998-04-01 2000-12-05 National Semiconductor Corporation Erasable frohmann-bentchkowsky memory transistor that stores multiple bits of data
US6118691A (en) * 1998-04-01 2000-09-12 National Semiconductor Corporation Memory cell with a Frohmann-Bentchkowsky EPROM memory transistor that reduces the voltage across an unprogrammed memory transistor during a read
US6055185A (en) 1998-04-01 2000-04-25 National Semiconductor Corporation Single-poly EPROM cell with CMOS compatible programming voltages
US6141246A (en) * 1998-04-01 2000-10-31 National Semiconductor Corporation Memory device with sense amplifier that sets the voltage drop across the cells of the device
US6130840A (en) * 1998-04-01 2000-10-10 National Semiconductor Corporation Memory cell having an erasable Frohmann-Bentchkowsky memory transistor
US6137721A (en) * 1998-04-01 2000-10-24 National Semiconductor Corporation Memory device having erasable frohmann-bentchkowsky EPROM cells that use a plate-to-floating gate coupled voltage during erasure
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6229733B1 (en) 1999-03-24 2001-05-08 Texas Instruments Incorporated Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6448750B1 (en) 2001-04-05 2002-09-10 Saifun Semiconductor Ltd. Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain
US6577514B2 (en) 2001-04-05 2003-06-10 Saifun Semiconductors Ltd. Charge pump with constant boosted output voltage
US6791396B2 (en) * 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6583007B1 (en) 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6747896B2 (en) 2002-05-06 2004-06-08 Multi Level Memory Technology Bi-directional floating gate nonvolatile memory
US7221591B1 (en) * 2002-05-06 2007-05-22 Samsung Electronics Co., Ltd. Fabricating bi-directional nonvolatile memory cells
US6914820B1 (en) 2002-05-06 2005-07-05 Multi Level Memory Technology Erasing storage nodes in a bi-directional nonvolatile memory cell
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) * 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
JP4445299B2 (ja) * 2004-03-18 2010-04-07 富士通株式会社 不揮発性メモリ評価方法
WO2005094178A2 (en) * 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
CN1838323A (zh) 2005-01-19 2006-09-27 赛芬半导体有限公司 可预防固定模式编程的方法
US8053812B2 (en) * 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US20070036007A1 (en) * 2005-08-09 2007-02-15 Saifun Semiconductors, Ltd. Sticky bit buffer
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US8116142B2 (en) * 2005-09-06 2012-02-14 Infineon Technologies Ag Method and circuit for erasing a non-volatile memory cell
US7221138B2 (en) * 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US20070087503A1 (en) * 2005-10-17 2007-04-19 Saifun Semiconductors, Ltd. Improving NROM device characteristics using adjusted gate work function
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7638835B2 (en) * 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
JP4892423B2 (ja) * 2007-06-28 2012-03-07 株式会社クボタ クローラ式走行装置
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619676A (en) * 1979-07-26 1981-02-24 Fujitsu Ltd Semiconductor device
US4384349A (en) * 1979-10-01 1983-05-17 Texas Instruments Incorporated High density electrically erasable floating gate dual-injection programmable memory device
JPS5833712B2 (ja) * 1980-03-03 1983-07-21 工業技術院長 不揮発性メモリの書込・書換え方法
JPS57157573A (en) * 1981-03-25 1982-09-29 Fujitsu Ltd Semiconductor non-volatile memory cell
DE3141390A1 (de) * 1981-10-19 1983-04-28 Deutsche Itt Industries Gmbh, 7800 Freiburg Floating-gate-speicherzelle, bei der das schreiben und loeschen durch injektion heisser ladungstraeger erfolgt
JPH0697696B2 (ja) * 1985-04-23 1994-11-30 株式会社東芝 不揮発性半導体メモリ素子

Also Published As

Publication number Publication date
EP0218342B1 (en) 1992-11-11
US4742491A (en) 1988-05-03
DE3687108D1 (de) 1992-12-17
EP0218342A3 (en) 1990-03-14
DE3687108T2 (de) 1993-03-18
JPS6276779A (ja) 1987-04-08
EP0218342A2 (en) 1987-04-15
ATE82430T1 (de) 1992-11-15

Similar Documents

Publication Publication Date Title
JP2545511B2 (ja) 集積回路メモリ
US6172397B1 (en) Non-volatile semiconductor memory device
JP5165836B2 (ja) メモリーデバイスを操作する方法
US7515479B2 (en) Nonvolatile semiconductor storage device and method for writing therein
US5912488A (en) Stacked-gate flash EEPROM memory devices having mid-channel injection characteristics for high speed programming
JP3124936B2 (ja) ホットエレクトロン注入プログラミング及びトンネル動作消去を有するｐｍｏｓメモリセル
KR100392855B1 (ko) 핫캐리어주입을위한방법및장치
JP2951605B2 (ja) Ｐｍｏｓ単一ポリ非揮発性メモリ構成体
KR100876082B1 (ko) 메모리 소자 및 그 형성 방법
US6009017A (en) Floating gate memory with substrate band-to-band tunneling induced hot electron injection
US5790460A (en) Method of erasing a flash EEPROM memory
JPH0927560A (ja) 不揮発性半導体記憶装置
JP2007142398A (ja) 単層ポリシリコン不揮発性メモリーセルの駆動方法
JP2010021572A (ja) ツインｍｏｎｏｓメモリアレイ構造
JP2005294498A (ja) 不揮発性半導体記憶装置
EP2137735B1 (en) A memory cell, a memory array and a method of programming a memory cell
KR100706071B1 (ko) 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법
JPH04105368A (ja) 不揮発性半導体記憶装置及びその書き込み・消去方法
US6528845B1 (en) Non-volatile semiconductor memory cell utilizing trapped charge generated by channel-initiated secondary electron injection
US7088623B2 (en) Non-volatile memory technology suitable for flash and byte operation application
JP2004087770A (ja) 不揮発性半導体メモリ装置およびその電荷注入方法
JP2006236424A (ja) 不揮発性メモリデバイス、および、その電荷注入方法
TW544870B (en) Programming method and device of flash EEPROM
US20030185057A1 (en) 1T flash memory recovery scheme for over-erasure
JP3422812B2 (ja) 不揮発性半導体メモリセルの書き換え方式