TW472265B

TW472265B - Semiconductor storage device capable of increasing access time speed

Info

Publication number: TW472265B
Application number: TW089112847A
Authority: TW
Inventors: Kouji Inoue
Original assignee: Sharp Kk
Priority date: 1999-07-02
Filing date: 2000-06-29
Publication date: 2002-01-11
Also published as: JP2001023387A; US6324109B1; KR100372838B1; KR20010029877A; JP3615423B2

Description

經濟部智慧財產局員工消費合作社印製 472265 五、發明說明（發明背景本發明與諸如正常掩蔽唯讀記憶體（mask ROM)和頁式 (Pagejnode)掩蔽唯讀記憶體的半導體儲存裝置有關。一照杈例，作爲一種半導體儲存裝置，就會有一種根據顯 :万；圖1 7 A到1 7 I中之控制時序而操作的通用正常掩蔽唯 ••貝记憶體。如圖丨7 A到！ 7〗中所示，在輸入列位址 address)和行位址（c〇iumn address)之後，隨著接通字元線 (顯示於圖17B中），這種正常掩蔽唯讀記憶體會執行：同時由行位址解碼的所需位元線和虛擬接地線（Wrtual gnd line)义預充電操作（顯示於圖17 c中）。若需要位元線和參考線之均衡（equalizing)操作且將許多儲存單元連接到一條位7L線，則會花費大約是字元線接通時間兩倍的時間來執行位元線和虛擬接地線的均衡操作。在預充電操作和均衡操作芫成之後，就由儲存單元來執行位元線感測操作。這種位元線感測操作意指：針對由儲存單元所執行在位元線電位方面之牵引（drawing)的位元線牽引操作。在儲存單元之電晶體爲導通（在下文中指稱爲導通狀態（〇N_state)電晶體）的情形中，會降低位元線電位；而在儲存單元之電晶體爲不導通（在下文中指稱爲不導通狀態（〇FF_state)電晶體）的情形中，則會維持位元線之預充電電位（顯示於圖1 7 E 和1 7 Η中）。其次’藉由感測放大器（未示出），將透過儲存單元的這種位元線感測操作所產生的位元線與參考線之間的電位差加以放大’進而經由輸出緩衝器（未示出）輸出結果資料。 -4- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝---------钉---------線 f請先閱讀背面之注意事項再填寫本頁) 472265 A7

在/、有k機存取（random access)功能掩蔽唯讀記憶體的情形中，π祛於χ , )力此<正吊 J丨月々甲，冋時輸入列位址和 (請先閱讀背面之注意事項再填"'本頁) 便並行執行：接通所雲宝_純叮仪址，以丁袪逋所而子兀線，以及所需位元線之操作和均衡操作。 "无电有另-種半導體儲存裝置，如圖18中所示（參考曰利申請待審案出版物第HEI 6_139787號的先前技藝例）。上述半導體儲存裝置的控制時序被顯示於圖夏9中。經濟部智慧財產局員工消費合作社印製圖18中价顯示的是：儲存單元就，虛設（du_y)儲存單 ADMC，兩個預充電電晶晶體pc和Dpc，宇元線评[，預充電信號線/PR，位元線BL，虛設位元線dbl，位準檢測電路區段132 ’以及資料輸出電路區域133。解碼信號评^ 是經由反相器141輸入到二輸aN〇r (反或閘）電路13〇之一輸入端，而DE信號則是從位準檢測電路區段132輸入到二輸入NOR電路130之另一輸入端。二輸入N〇R電路13〇之輸出端被連接到字元線W L。時鐘信號CLK被輸入到二輸入 NOR電路131之一輸入端，而DE信號則被輸入到二輸入 NOR電路131之另一輸入端。二輸入n〇R電路131之輸出端被連接到預充電信號線/ P R。位準檢測電路區段m是由：兩個反相器135和136，正反器（flip-fl〇p)電路134，二輸入 NAND (反及閘）電路143，以及反相器144所構成。資料輸出電路區段133是由：兩個反相器137和138，以及正反器電路139所構成。在具有上述構造的半導體儲存裝置中，如圖1 9A到19H中所示’藉由：提供一個時段，在該時段期間，時鐘信號 -5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472265 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3) CLK (顯示於圖1 9 A中）變成Η位準（高位準），以及使得預充電信號線/PR (顯示於圖1 9 Β中）具有L位準（低位準）；將兩個電晶體P C和DPC接通，姒便執行位元線B L虛設位元線DBL (顯示於圖丨9 Ε和1 9 F中）、預充電操作。其次’被選擇宇元線W L (顯示於圖1 9 D中）的電位會上升，以便將儲存單元電晶體M C和虛設儲存單元晶體DMC 接通；進而分別藉由儲存單元電晶體M C和虛設儲存單元電晶體DMC來執行：位元線B L和虛設位元線DBL的感測操作。隨後’若位元線B L之電位變得比配備在資料輸出電路區段133内的反相器137之一電路臨限値（thresh〇id value)還低’則私反相器13 7之輸出信號加以放大到高位準，進而反相器138會輸出低位準。然後，將反相器138之輸出信號加以閂鎖在閂鎖器電路〇atch cjrcuit) 139中，因而使得輸出信號Dout具有低位準（顯示於圖1 9 Η中）。虛設位元線DBL的感測操作是由藉由虛設儲存單元電晶體DMC來執行；因此，虛設位元線DBL之電位也會和位元線B L之電位同樣地被降低。隨後，若虛設位元線DBL之電位變得比配備在位準檢測電路區段132内的反相器135之電路臨限値還低；則將反相器135之輸出信號加以放大到高位準，並且將電源電壓Vcc 當作資料輸入到正反器電路134，因而將輸出信號D E的位準攸低位準改變成尚位準（顯示於圖1 9 G中）。

若輸出信號D E的位準改變成高位準，則有輪出信號D E 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----I-------裝---I l·---訂---------線 (請先閱讀背面之注意事項再堉寫本頁) 472265

五、發明說明（4 經濟部智慧財產局員工消費合作社印製輸入的二輸人醜電路13G之輸出㈣變成低位準，果是：將儲存單元電晶體M C和虛設士曰 σ

斷開。有輸出信號DE輸入的二輪二疋廷曰、^DMC 號/PR也變成低位準，以便將^ ^ 13 k輸出信

平以便和兩個預无電電晶體P C和DPC 要通，因此，刀別預充電位疋線B L和虛設位元線。在具有顯示於圖18中之構造的半導體儲存裝置中 ^ 定應用積體電路(applieati()n_speeific ci」t， =SIC)記憶體或其同類者之要求而設計，體時，也會自動改變預充電時序，端視位元線之‘ 谷而定；因此，能夠很容易地達成電路設計。、…乂、^；: 結據顯示於圖17中之時序而控制的正常掩蔽唯記“ ^ :許^儲存單元連接到位元線時，就會增加位心姐’、而’情位凡線和虛擬接地線的預充電操作和均衡存單元所執㈣位^線感測操作所需的時間 y佔了存取時間的百分之五十。有些裝置具有比針對接 — 门逆大兩倍或更多的時間。若將小量的储存早4接到位元線，料對位元線和虛擬接地線的 Γ電操作和均衡操作以及由儲存單元所執行的位元== 操作所需的時間大約让7 w + π、果恐測人图a .Λ U佔了存取時間的百分之三十—s—有一項 :二疋'了増加存取時間速度，以及爲了減少針對預充電操作和均銜撫你说+ α + . ’、无少位元線S載：炊而㊉：：間’就會藉由劃分位元線來減導致預充電電路、ΐ 土岐系統…，-會 -佳f Θ 4 1'則放大奋，以及行解碼器.敷目增加，退向34樣會招致力日A L厂:............................................ 仕阳片大小万面的顯著增加。裝，---l·---訂---------線 (請先閱讀背面之注意事項再堉寫本頁)

x 297公釐） 472265 A7

五、發明說明（5 ) …丁於圖1 8中的半導體儲存裝置檢測在位準方面的二’^進人位元線預充電操作中。相同先前技藝參考广-ό.另、ΐ她例貪檢測在讀取資料電位方面的改變，然後 Ί !、充也操作中。.這些情形需要-種用*檢測在DBL位準方面之減少和在輸出電位方面之改變的裝置。奋明概要於是’本發明之目的是··在位元線放大之後，藉由執行，无電操作.來減少預充電操作時間和增加存取時間速度而冬有使用上述檢測裝置。爲了達成目的’就得提供—種半導體儲存裝置，它且有： " 佈置成矩陣形式的許多儲存單元，用來激活（activating)許多儲存單元中的同之字元線，，什平凡連接到許多儲存單元中的同—行儲存單元之—端的位元線，以及上連接到許多儲存單元中的同—行儲存單元之另擬接地線’·該半導體儲存裝置包括：感測放大器，在讀取操作中，一完成接通字元線，它就會保持並放大一種表示參考線電位與連接到被選擇儲=^ 元的那一行的位元線電位之間電位差的信號；以及予早預充電電位供應電路，它會在電源起動 , . 、，々对 >_ 了间（power supply start time)將預充電電位供應到所有位元線和 …、地線，並且在讀取操作中，在其間藉由儲存 =板， + %來感測連 -8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公餐） --- (請先閲讀背面之>±意事項再緣寫本頁) 訂·. •線. 經濟部智慧財產局員工消費合作社印製 472265 五、發明說明（6 接到被選擇儲存單元的那— 它會將預充電電位供應到已被“之儲”段完成之後，位元線和虛擬接地線。、5存早70的那—行的根據具有上述構造的半導體儲電路會在電源起動階段中將預无電電位供應虛擬接地線，進而在備用應到所有位元線和元線和虛擬接地線的預充電電 w利用位-址輸入來接通字元線，藉著；”中，供應到同時連接到被選擇儲存單元的那-行的電位 =地線，位元線感測…⑽作mum二=虛 Ϊ:並完成接通字元線’就會藉由感測放大= 那-行的位元二ί:::位與連接到被選擇儲存單元的其間藉由儲存單元來感測連接到 =中，在線接到已被選擇之儲存單元的那—到：連 Ί 万法來維㈣有位元線和虛《騎的預充電線和虛擬接地線的預充電電位，就能夠節省針作和均衡操作所需的時間而不需劃分位元而二加存取時間速度。口向谷汗立曰就像從上述者顯而易見的那樣，根據本發明之 !裝置’藉著將所有位元線預充電系統應用到正常掩二隹 ❼己憶體或其同類者，以供執行隨機存取之用；和傳統系 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 472265 經濟部智慧財產局員工消費合作社印製五、發明說明（，比較’ 5約續之5良電時衡時間以由執行的位元線感測操作時^ .':容許增加存： ★厂付⑴疋紂對其中位7L線預无電時間和位元線均衡時間需要士 έ 、 Α ^ 于门而要大約兩倍字元線接通時間的正常掩蔽唯讀記憶體。其中爲了達成增加存取速度而萨英蓝、+ 又叩4日耆將位凡線劃分成兩部伤來滅少位元線預充電時間和位元绩抖几、'泉均衡時間的掩蔽唯讀記憶體，需.要大約兩倍數目的感測放大器，預充電電路，以及仃解碼器；這樣已經導致在晶片大小方面增加大約 2〇%。然而，貞用本發明，藉由儲存單元來執行在位元線感測時間方面的減少，就能夠達成在速度方面增加大約1〇毫微秒（ns)，進而在晶片大小方面的增加變成大約少於 10%。 . ' 並且，即使爲了進一步增加速度而劃分字元、線，隨著完成接通字元線，同時也能夠藉由感測放大器來達成位元線放大；因此，能夠進一步增加存取時間速度。在本發明之一實施例中，—種半導體儲存裝置，包括： ;分離電路（disconnecting circuitUAt!^ 放大器保持了表示位元線電位與參考線電位之間電1立-差的信號時，該電路會在感測放大器之放大操作時段期間，將連接到感測放大器的位元線和參考線兩者與感測放大器分離；並且會在感測放大器之放大操作時段期間，將連接到接地電位的虛擬接地線與感測放大器分離。根據上述實施例’在讀取操作中，在完成藉由儲存單元 -10 - 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）請先閱讀背之注意事項再填i 1 !裝尽. 頁訂 472265 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 來執行位元線的感測（牵引）操作之後，感測放大器會將表示位元線電位與參考線電位之間電位差的信號保持在：被選擇儲存單元的那一行的位元線和虛擬接地線上；然後，分離電路會在感測放大器之放大操作期間，將連接到咸測放^器的位元線與參考線分離；並且會在感測放大器之放 ^操作期間加以分離連接到接地電位的虛擬接地線。於是，緊接在由儲存單元所執行的位元線感測（牵引）操作之後，這種方'法能夠將預充電電位供應到被選擇儲存單元的那一行的位元線和虛擬接地線。在.本發明之一實施例中，一種半導體儲存裝置，包括：荐取鑑別（access discriminating)電路，當在從位址輸入延續到資料輸出的讀取操作中重新輸入一位址時，它|辨識正在施行中的讀取操作，進而將預充電請求信號輪二到；充電電位供應電路，用來將預充電電位供應到位元片、擬接地線。._ 根據上述實施例，當在讀取資料輸出時間之前就輸入一位址時，存取鑑別電路會輸出預充電請求信號，= 新位元線和虛擬接地線上執行預充電操作。护蘇.、 ^ , 不F &種万法能夠應付在從位址輸入延續到資料輸出的讀取操不規則位址輸入。 F輸入的在本發明之一實施例中，一種半導體儲存裝冒、 ^—*，包 · 正常預充電電位產生電路，它會形成打算佴 _ 〜“叶I'、您到位亓绐和虛擬接地線的預充電電位；通電階段（power-on stage)預充電電位產生泰w 土包路，它會在 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁〕五、發明說明（9 ) :,ί Γ充電電位產生電路之接適時間還慢的接通時間電電位：仏應到位兀線和虛擬接地線的通電階段預充動ΐ Π電位轉換電路(change°ver circuit) ’它會在電源起電電階段預充電電位座生電路所形成的通變成由正常預充電電位產生電路所。的：完：“ ’並且-祭覺到經由預充電電位供應電路而接^ 階段預充電電位來預充電所有位元線和虛擬路沈會將正常預无電電位輸出到預充電電位供應電 =據上述實施例的半導體儲存裝置，通電階段生電路會將預充電初供應料t位元、㈣所有= 線，因而在電源起動階段中消耗譬如説明幾微：(：、 =通時間；藉由該方法就能夠控制因所有位== % “乍而產生的_時電流(instanta_us c_ =電位轉換電路會將由通電階段預充電電位產；電路二供應的預充電電位盥ώ A 王路所預充電電位比…電電位產生電路所形成的、义。右由通電階段預充電電位產生電路所彳Α 電::達到-特定電"將預充d：而將：常產生電路所形成的正常預充電電位，進而辨正吊預充電電位齡山、、種操作，會改善從預充電· 位供應電路。藉由這沪力，因而办令六:*位供應電路供應預充電電位的 "、4在項取操作中瞬時地供應預充電電位。 -12 本紙張尺度適用中國國家標準(CNS)A4^i~^7r97公釐） 472265 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（ίο ) 附圖概述；根據載於下文中的闡述以及諸多附圖，本發明將變得更加徹底瞭解；該附圖都只是藉由圖解説明來示出，因而不會受限於本發明，且其中：圖1是：可作本發明之一半導體儲存裝置用之正常MROM (掩蔽唯讀記憶體）的主要部份之一方塊圖；圖2是：上述正常MROM之一周邊區段之一方塊圖；圖3是：用來顯示上述正常MROM之通電階段預充電電位產生電路的主要部份構造之一視圖；圖4是：上述正常MROM之正常預充電電位產生電路和預充電電位轉換電路之一方塊圖；圖5是：上述正常MROM之正常預充電電位產生電路之一電路圖； — 圖6是：上述正常MROM之差動放大器之電路圖；圖7是：上述正-常MROM之預充電電位轉換多工器（multiplexer) 之一電路圖；圖8是：上述正常MROM之行選擇器和VREF電位供應電路之一電路圖；圖9是：上述正常MROM之行選擇器控制電路的一部份之 —電路圖；圖10是：一種藉由延遲來自ATD (位址轉變檢測器）之位址轉變（address transition)信號和來自ATD之CE轉變信號來獲得字元線接通辨識信號（recognition signal)的電路之一電路圖； -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------—-裝---------訂---------線 (請先閱讀背面之注意事項再堉寫本頁) 472265 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（11 ) 圖1 1是：上述正常MROM之位元線存取時段辨識電路之一電路圖； — 圖1 2是：上述正常MROM之位元線分離電路和感測放大器的主要部份之一電路圖；圖1 3是：一種藉由延遲字元線接通辨識信號來獲得位元線感測完成信號的電路一電路圖；圖1 4是：上述正常MR0M之感測放大器致能（enaMing)電路之一電路-圖；圖1 5是：上述正常MR〇M之存取鑑別電路之一電路圖；圖16A到16H都是：上述正常MR〇M的控制時序圖；圖ΠΑ到1Ή都是··傳統正常mr〇m的控制時序圖；圖1 8是：傳統半導體儲存裝置之一電路圖；以及圖19A到19H都是：上—述半導體儲存裝置的控制時序圖。較佳實施例之闡述基於其中顯示於附圖中的諸多實施例而將本發明的半導體儲存裝置加以闡述於下。圖1是：正常MROM的主要部份之—方塊圖，該nr〇m具有隨機存取功能並可作爲根據本發明之一實施例的半導體儲存裝置之用。如圖i中所示，目前的正常脈⑽配備有：儲存單元陣列（㈣）1，它具有將佈置成矩陣形式的許多儲存單it (未示出）依照每隔人行加以劃分所獲得的許夕儲存區塊’區塊〇到區塊n ; vref電位供應電路2，它可作1、充电电位供應％路用’用來將預充電電位供應到：連接到儲存單^陣列1的諸多儲存單元之-端的位元線BL0到 14- 29^¾ ) ------------------：- I丨丨訂.丨—丨— —丨— (請先閱讀背面之注意事項再填寫本頁) 472265

五、發明說明（12 ) r-a先閱讀背面之注意事項再填寫本頁) 扯7;行選擇器3，它會選擇—儲存區塊，該區塊是藉由在項取操作中所輸人之行位址來指定；vref電位供應電路 4，它可作預充電電位供應電路用，用來將預充電電位供應到：、連接到儲存單.元陣列丨的諸多儲存單元之另—端的虛擬接地線VGO到VG7 ;行選擇器5，它會選擇一塊’該區塊是藉由在讀取操作中所輸人之行位址來指定；位元線分離電路"，它會基於感測放大器致能信號sae而分離位元線侧到BL7;感㈣放大器12, @會基於感測放大态致能信號SAE而放大一種：經由位元線分離電路u，表 =位元線BLO到BL7之電位與—參考線（未示出）電位之間電 =虽的信號；虛擬接地線分離電路丨3，它會基於感測放大态致能信號SAE而分離虛擬接地線¥(}〇到¥(}7 ;以及虛擬接地線形成電路14，它經由虛擬接地線分離電路13而連接 1虛擬接地線VGO到VG7。虛擬接地線形成電路丨4會根據輸入位置，將揍地電位給予所需虛擬接地線到VG7。經濟部智慧財產局員工消費合作社印製如圖2中所示，同步MR〇M配備有：通電階段預充電電位產生電路2：!，它會在電源起動階段中，在—特定接通時間内，將通電階段預充電電位VREFp供應到所有位元線bl〇到BL7和虛擬接地線VG0到VG7 ;正常預充電電位產生電路 22，它會在電源起動之後，將正常預充電電位vREFn供應到位元線BLO到BL7和虛擬接地線VG(H〗VG7 ;預充電電位轉換電路23，它會以一種轉換方式來輸出：不是來自通電階段預充電電位產生電路2丨之通電階段預充電電位 VREFp，就是來自正常預充電電位產生電路22之正常預充 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） 472265

五、發明說明（13 經濟部智慧財產局員工消費合作社印製电览位VREFn ;感測放大器致能電路2 4，它一收到字元線，通辨識信號和位元線感測完成信號，就會輸出感測放大益致能信號·，存取鑑別電路25，它—收到輸出緩衝器致能仏號以及來自位.址轉變檢測器TranAion Rector，簡稱ATD)之位址轉變信號（和⑶轉變信號），就 4出（裝置）存取信號和預充電請求信號；以及行選擇器控制電路26 ’它會輸出行選擇信號：⑽到議和

CselvO到 Cselvn 〇圖3疋：用來顯不通電階段預充電電位產生電路2 1的主要部份構造之-視圖。將正常預充電電位產生電路”的正常預充電電位丽讀出連接到配備在通電階段預充電電位產生電路21内之一串聯電阻器R1〇 (大約2 ΜΩ)之一端。該串聯電阻器R10是由許多串聯連接的電阻器所構成。在通電階段預充電電位產生電路21(顯示於圖2中）檢測出電源起動之後，正常預充電電位產生電路22就會形成正常預无電電位VREFn，進而將正常預充電電位¥1^〜輸入到配備在通電階段預充電電位產生電路2丨内的事聯電阻器 (大約2 ΜΩ)。透過串聯電阻器R1〇而獲得的輸出信號變成包括諸多通電階段預充電電位VREFp (sel〇)，vREFp (SE11) ’ ’ VREFp (seln)的正常預充電電位，用來將預充電電位供應到儲存單元陣列1。通電階段預充電電位產生電路21打算在電源起動之後就以預无電電位來充電所有位元線。然而，㈣時地預充電所有位元線’則會產生過剩瞬時電流。因此，爲了要抑制 16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝-----Γ---訂---------線 (請先閱讀背面之注意事項再堉寫本頁) 472265 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14) ^瞬時電流’就得以—種分時(dme_sharing)方式，

卓預充电电位VREFn供應到儲存單元陣列i之内。那是’將正常預充電電位V咖η輸入到大約2朗的電^ R10之一端；並且從電阻器㈣之-端到另-端，從：：： R10循序地在途中取出諸多通電階段預充電電位；： (selO)到VREFp (seln)。將被取出的諸多通電階段預 P 位v腿p _)到供應到位元線。具備:: 置’忒攸紐由小電阻値而施加通電階段預充電 (selO)的位元線到婉由+ + VREFp 由大電阻値而施加通電階段預充電電 :# p(seln)的位元線，循序地執行預充電操作。I 疋’ ί〜由預充電所有位元線’就能夠抑制瞬時電流。、電之二常預充電電位產生電路22和預充電電位轉換 ^ 評細方塊圖。如圖4中所示，預充電電位轉& 電路2 3是由：一 #毹乂丄包电U轉換差動放大器23Α和許多預充電電位轉換工态23Β，23β’ ·..所構成。臾夕 :自通電階段預充電電位產生電路2 “顯示通^段預充電電位VREFp (油)被輸入到差動放大器= :位:RP:來自正常預充電電位產生電路22的正常預充電丄 n則被輸入到差動放大器23A之另一端。來電階段預充雷+广* , 响 +目通电位產生電路21(顯示於圖2中）的諸多通電 1¾ #又預充電雷ρ 电位VREFp (sei〇)到VREFp (seln)都被輸入到諸二’、无％电乜轉換多工器23B，23B，…之一端；而來自正吊預充％電位產生電路22的正常預充電電位VREFn則被輸入到諸多預古+ & 、无电％位轉換多工器23B，23B，...之另一端。 17- 本紙張尺度_ +國(CNS)A4規格(210 X 297公ϋ J-------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 472265 五、發明說明（15) 如圖4中所示，配備在預充雷放大織會將已輸入通電广内的差動 (請先閱讀背面之注意事項再填寫本頁) ;常預充電電位一五分之四=== 段預无電電位VREFp (seln)超過 t田通^ 五分之四之電位時，差動放大器23Α2'电位”腕的 & 大态23Α會輸出高位準棘施俨號CHVREF。然後，基於確定 d旱轉換仏 ^ ^ iF ^ i- ,Λ, 、，二70成在黾源起動階段中的預无电操作，從諸多預充電電位轉換多工咖， =輸：的預充電電位就會從通電階段預充電電位 vuefI。 VREFP (Seln)改變成正常預充電電位經濟部智慧財產局員工消費合作社印製圖5是：正常預充電電位產生電路22之—電路圖。如圖5 中所示，將電源電壓Vcc施加到p通道型式電晶體丁丨的源極，孩電晶體的閉極被連接到接地GND ;而？通道型式電晶體T 2的源極則被連接到電晶體T i的汲極（drain)。電== T2的閘極被連接到接地GND。然後，n通道型式電晶^丁: 的汲極被連接到電晶體丁2的汲極；而11通道型式電晶^丁4 的汲極則被連接到電晶體T3的源極。以類似的方式，諸多 η通道型式電晶體τ 5到τ丨4都被串聯連接。諸多η通道型式黾0曰fa Τ 3到Τ 1 4的閘極都被連接在一起；而諸多電晶胥# Τ11到Τ14的源極則都被連接到接地gnd。然後，從!^通^ 型式電晶體Τ 6的没極輸出正常預充電電位vREFn。圖6顯示··差動放大器23A之一電路圖。如圖6中所示，差動放大器23A包括：兩個ρ通道型式電晶體p i和p 2，它們使得閘極連接在一起，而源極則施加電源電壓vcc ; 11通 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472265 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（16 ) 道型式電晶體N 1，它使得汲極連接到電晶體p 1的閘極和汲極；η通道型式電晶體N 2，它使得汲極連接到電晶體p 2 的汲極，而閘極則施加通電階段預充電電位VREFp (seln) ; η通道型式電晶體N 3，它使得汲極連接到兩個電晶體Ν 1和Ν 2的源極，而源極則連接到接地GND ;以及電阻器R11，它使得其一端施加正常預充電電位VREFn，而另一端則連接到接地GND。將藉由電阻器Rl 1加以分壓 (dividing)it常預充電電位VREFn所獲得的電壓施加到電晶體Ν 1的閘極。差動放大器23A會將已輸入通電>#段預充電電位VREFp (seln)與正常預充電電位VREFn的五分之四之電位比較。當通電階段預充電電位VREFp (seln)超過正常預充電電位 VREFn的五分之四之電位時，差動放大器23 A會輸出高位準轉換信號CHVREF。圖7顯示：預充電電位轉換多工器23B (顯示於圖4中）之一電路圖。圖7顯示：用來輸出預充電電位VREF (selO)的預充電電位轉換多工器23B ;而用來輸出其它預充電電位 VREF (sell)到VREF (seln)的諸多預充電電位轉換多工器 2 3 B都有相同的構造。如圖7中所示，預_充電電位轉換多工器23B包括：η通道型式電晶體Ν 1 1，它使得閘極有來自差動放大器2 3 Α之轉換信號CHVREF輸入，而汲極則施加正常預充電電位 VREFn ; p通道型式電晶體P 1 1 ，它使得源極連接到電晶體 Ν 1 1的汲極，而閘極則有轉換信號/ CHVREF輸入；η通道 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------I l·---訂—-------- (請先閱讀背面之注意事項再頊寫本頁) 472265 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（17) 型式電晶體N1 2，它使得閘極連接到電晶體ριι的閘極，而汲極則施加通電階段預充電電位ν_ρ (sei〇);以及p通逍型式％晶射12’5使得源極連接到電晶體則2的没極’而⑽亟則有轉換信號CHVREF輸入。將兩個電晶體Nn 和N12的源極分別連接到兩個電晶體pi i和pi2的没極。從兩個電晶體Nil和N12的源極以及兩個電晶體pn和pi2的汲極之連接點輸出預充電電位VREF (sel〇)。當轉換信-號CHVREF具有低位準時，預充電電位轉換多工器23B會：選擇來自通電階段預充電電位產生電路2丨的諸多通電階段預充電電位VREFp (sel〇)到VREFp⑽⑷，進而兩匕當作預充電電位VREF (sel〇)到VREF (seln)加以輸出；藉此以一種分時方式來供應預充電電位。當轉換信號 CHVREF具有高位準時，預充電電位轉換多工器23b會：選擇來自正常預充電電位產生電路22之具有高預充電電位供應能力的正常預充電電位VREFn，進而將它當作預充電電位VREF (selO)到VREF (seln)加以輸出，藉以容許在讀取操作中瞬時地供應預充電電位。圖8顯示：顯示於圖丨中之儲存區域，區塊〇 ;兩個行選擇态3和5 ; VREF電位供應電路2以及VREF電位供應電路4 之一電路圖。要注意的是：其它儲存區塊，區塊丨到區塊n 都有相同的構造。如圖8中所示，將位元線BL〇到BL7連接到儲存單元陣列i (顯示於圖1中）之儲存區塊，區塊〇中的同一行儲存單元 (未7F出）之一端。諸多電晶體TB〇到TB7之一端都連接到位 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 472265

五、發明說明（ (請先閱讀背面之注意事項再墙寫本頁) 元線BLO到BL7，而電源電恩Vcc則施加到諸多電晶體丁糊 TB7之另一端。將閘極信號SG〇連接到諸多電晶體到 ΤΒ7的閘極’將反相器㈣之輸出端連接到閘極信號線 SGO之一端，並且將行選擇信號Cselb〇輸入到反相器ινι〇之輸入端。諸多電晶體TB0到TB7以及反相器ινι〇構成 VREF電位供應電路2。將預充電電壓VREF (seI〇)施加到反相器ινι〇之電源輸入端。將位元線BL〇到BL7分別經由選擇電晶體STBO到STB7而連接到位元線分離電路丨丨（顯示於圖 1中）。將行選擇信號匚86113〇輸入到諸多選擇電晶體31^〇到 STB7的閘極。諸多選擇電晶體STB(^STB7構成行選擇器3 (顯示於圖1中）。經濟部智慧財產局員工消費合作社印製另一方面，將虛擬接地線VGO到VG7連接到儲存單元陣列1中的同一行儲存單—元之另一端。諸多電晶體τν〇到τν7 之一端分別連接到虛擬接地線VG0到VG7，而電源電壓Vcc 則施加到諸多電晶體TV0到TV7之另一端。將閘極信號線 SG1連接到諸多電晶體TV0到TV7的閘極，將反相器IVU2 輸出端連接到閘極信號線SG1之一端，並且將行選擇信號 CselvO輸入到反相器IV11之輸入端。諸多電晶體τν〇到TV7 以及反相器IV11構成VREF電位供應電路4 (顯示於圖i 中）。將預充電電位VREF (selO)施加到反相器IV1丨之電源輸入端。將虛擬接地線VG0到VG7分別經由選擇電晶體 STV0到STV7而連接到虚擬接地線分離電路1 3 (顯示於圖i 中）。將行選擇信號CselvO輸入到諸多選擇電晶體stv〇到 STV7的閘極。諸多選擇電晶體STV0到STV7構成行選擇器5 -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 472265 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（19 ) (顯示於圖1中）。要注意的是：雖未示出但配備有用來激活諸多儲存區塊，區塊0到區塊η中的同一列儲存單元之字元線。在圖8中，當接通電源時，兩個行選擇器3和5的所有行選擇信號CselbO和CselvO都維持低位準。因此，配備VREF 電位供應電路2内的閘極信號線SG0和配備在VREF電位供應電路4内的閘極信號線SG1都會變成來自預充電電位轉換電路2 3的預充電電壓VREF (selO)。特別是，當接通電源時，將通電階段預充電電位產生電路2 1的通電階段預充電電位VREFp (selO)選擇作爲來自預充電電位轉換電路2 3的預充電電壓VREF (selO)，並且將 VREF (selO) - Vth 之電位施加到所有位元線BLO到BL7和所有虛擬接地線VGO 到VG7 (Vth是諸多電晶體TB0到TB7以及TV0到TV7的臨限電壓）。隨後，預充電電位VREF (selO)會從通電階段預充電電位產生電路2 1的通電階段預充電電位VREFp (selO-η)改變成正常預充電電位產生電路2 2的正常預充電電位VREFn。隨後，在備用階段中，將正常預充電電位VREFn供應到配備到VREF電位供應電路2内的閘極信號線SG0，並且將正常預充電電位VREFn供應到配備在VREF電位供應電路4内的閘極信號線SG1。因此，將 VREFn-Vth

之電位施加到所有位元線BLO到BL7和所有虛擬接地線VGO -22 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 472265 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2〇 ) 到VG7。要注意的是：在電源起動階段中，已經將 VREFp (selO) - vth 之電位供應到所有位元線Bl〇到BL7和所有虛擬接地線VGO 到VG7。该電位只是補償位元線洩漏（丨⑽幻和虛擬接地線洩漏而已，意謂著：備用電流被視爲大約是幾十微安培。在讀取操作中，與備用階段類似，將 VREFn - Vth 之預充電電-位維持在不是由行位址所存取的諸多位元線和虛擬接地線上。關於在謂取操作中由行位址所存取的諸多位元線和虛擬接地線，將接地電位供應配備在VREF電位供應電路2内的閘極信號號SG0，並且將地電位供應到配置在VREF電位供應電路4内的閘極信號線SG1。因此，沒有供應預充電電位0 磕上所述，在彳之行位址輸入到冗成接通字元線的時間内，並沒有將預充電電位供應到諸多位元線和虛擬接地線，因而容許：藉由儲存單元來感測（牵引）位元線。圖9是：行選擇器控制電路2 6的一部份之—電路圖，顯示一種用來輸出一對行選擇信號Cselb〇和Cselv〇的電路·。要注意的是：除了行位址輸入條件有所改變以及沒有針對它們而提供圖示例和描述之外，用來輸出其它行璉擇信號

Cselbl到Cselbn以及Cselvl到Cselvn的電路都具有類似命路構造。如圖9中所示，行選擇器控制電路Μ具有：四輸入Nand -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -----------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 472265 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（21〉 (反及閘）電路40，有三個行位址㈤㈤，和㈤以及一個字元線接it時段辨識信號輸人；以及兩個反相器則和 IV22，L們使得其輸入端連接到四輸入nand電路4 〇之輸出^ ’並且分別輸出行選擇信號Cselb〇到Cselbn以及Cselv〇到Cselvn。在圖9中，若輸入三個行位址cA4，CA5，及 CA6 ’則能夠獲得八個行選擇信號。然而，應該最好是根據儲存區域等等的構造來設定打算輸入的行位址數目。圖1 0顯π-: —種藉由延遲來自aTD之位址轉變信號和來自ATD(CE轉變信號來獲得字元線接通辨識信號的延遲電路。將許多反相器IV30串聯連接，.並將將來自ATC>之位址轉變信號和來自ATD之⑶轉變信號輸入到第一級反相器 IV30的輸入端’進而從最後級（finaistage)反相器IV3〇的輸出端輸出字元線接通辨I識信號。圖1 1顯示：位元線存取時段辨識電路2 8之一電路圖。來自ATD之位址棒變信號和來自ATD之CE轉變信號都被輸入到二輸入NOR電路41之一輸入端，而二輸入n〇r電路41之輸出端則被連接到二輸入NOR電路42之一輸入端。字元線接通辨識信號被輸入到二輸入N〇r電路42之另一輸入端，而二輸入N〇R電路42之輸出端則被連接到二輸入n〇R電路 41之另一輸入端。從二輸入N〇R電路42之輸出端輸出字元線接通時段辨識信號。並且’圖1 2顯示：位元線分離電路1 1和感測放大器12 的主要部份之一電路圖。參考線被連接到η通道型式電晶體Ν21的汲極，而感測放大器致能信號SAE則是從感測放 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ,-------------裝·-------訂--------1^. (請先閱讀背面之注意事項再填寫本頁) 472265 Α7 Β7 五、發明說明（22) (請先閱讀背面之注意事項再填寫本頁) 大益致能電路2 4 (顯τΓ於圖2中）輸入到電晶體N 2 1的間極。p通道型式電晶體P2 1的源極被連接到電晶體N2 1的没極，而電晶體P2 1的汲極則被連接到電晶體N2 1的源極。感測放大器致能信號/ SAE被輸入到電晶體P2 1的閘極。位元線被連接到η通道型式電晶體N22的汲極，而感測放大器致能信號SAE則被輸入到電晶體Ν22的閘極。ρ通道型式電晶體Ρ22的源極被連接到電晶體Ν22的汲極，而電晶體Ρ22的汲極則被連-接到電晶體Ν22的源極。感測放大器致能信號 /SAE被輸入到電晶體Ρ22的閘極。針對每一位元線都配備有兩個η通道型式電晶體Ν21和Ν22以及兩個ρ通道型式電晶體Ρ2 1和Ρ22，因而構成位元線分離電路1 1 (顯示於圖1 中）。經濟部智慧財產局員工消費合作社印製然後，將電源電壓Vcc施加到ρ通道型式電晶體Ρ23的源極，其閘極有感測放大器致能信號/ S A E輸入，而ρ通道型式電晶體P24的源極則被連接到電晶體P23的汲極。電晶體 N21的源極被連接到電晶體P24的汲極。η通道型式電晶體 Ν24的汲極被連接到電晶體Ρ24的汲極，而ρ通道型式電晶體Ν23的汲極則被連接到電晶體Ν24的源極。感測放大器致能信號SAE被輸入到電晶體Ν23的閘極，而電晶體Ν23的源極則被連接到接地GND。η通道型式電晶體Ν25的源極被連接到電晶體Ρ23的汲極。電晶體Ν22的源極被連接到電晶體 Ρ 2 5的没極。η通道型式電晶體Ν 2 5的没極連接到ρ通道型式電晶體Ρ25的汲極，而電晶體Ν23的汲極則連接到電晶體 Ν25的源極。電晶體Ρ24的汲極被連接到電晶體Ρ25的閘極 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472265 A7 B7 五、發明說明（23) 和電晶體N 2 5的閘極。當g触h 电叫s豊P25的汲極被連接到電晶體 P24的閘極和電晶體N24的 - (請先閱讀背面之注意事項再填寫本頁) 的閘極。然後，從電晶體P25的汲極和電晶體N 2 5的没柄1 a # — 杜心連接點輸出感測放大器信號。針對每一位元線都配備古._ 有·二個p通道型式電晶體P23，P24 及P 2 5 ’以及三倘η伽诸*丨丨义 η個逼型式電晶體，N24及N25 ;因而構成感測放大器1 2 (顯示於圖i中）。如圖12中所"17，位70線分離電路1 1能夠藉由使用-種適於感測放大-器1 2的閂鎖式感測放大器來閂鎖感測放大器輸出信號’以及並行執行：藉著使感測放大器致能信號SAE 來將感測放大器12與位元線和參考線分離的—種藉由感測放大器12所執行的讀取資料放大操作；以及針對由位元線分離電路1 1和虛擬接地線離電路丨3所分離之位元線和虛擬接地線的預充電操作—。圖13顯示：一種藉由延遲字元線接通辨識信號來獲得位元線感測完成信號的延遲電路。將許多反相器…仙串聯連接，並且將字7L線接通辨識信號輸入到第一級反相器的輸入端，進而從最後級反相器IV40的輸出端輸出位元線感測冗成信號。經濟部智慧財產局員工消費合作社印製圖1 4顯示：感測放大器致能電路24之一電路圖。字元線接通辨識信號被輸入到二輸AN〇R電路43之—輸入端，而二輸入NOR電路43之輸出端則連接到二輸入N〇R電路44之一輸入端。位元線感測完成信號被輸入到二輸入n〇r電路 44之另一輸入端，而二輸入n〇r電路44之輸出端則被連接到一輸入NOR電路43之另一輸入端。從二輸入n〇R電路 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472265 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（24) 4 4之輸出端輸出感測放大器致信號^αε。圖1 5顯示：存取鑑別電路2 5之一電路圖。將電源電壓 Vcc施加到正反器電路51的輸入端〇，進而將來自aTd之位址轉變信號和來自ATD*CE轉變信號輸入到正反器電路 5 1的時鐘信號（cl〇ck)輸入端CK。並且，將正反器電路51 的輸出端Q連接到正反器電路52的輸入端〇，進而將來自 ATD爻位址轉變信號和來自ATD之CE轉變信號輸入到正反，電路52的時鐘信號輸入端CK，輸入一種輸出缓衝器致能信號以重設（reset)兩個正反器電路51和52的輸入端r。然後，從正反器電路5丨的輸出端Q_輸出（裝置）存取信號，並且從正反器電路5 2的輸出端q輸出預充電請求信號。若列位址和行位址同時被輸入到具有上述構造的正常 NROM;則字元線接通.辨識㈣變成低位帛，而來自atd 之位址轉變信號和|自咖之⑶轉變信號則㈣成高位準。因此，從位.元線存取時段辨識電路28(顯示於圖丨丨中）輸出的字元線接通時段辨識信號變成低位準。然後，行選擇器控制電路26(顯示於圖9中）會解碼已輸入行位址 (CA4’CA5及CA6)。在讀取操作中，只有當從字元線存取時段辨識電路(顯示於圖10中)輸出的字元線接通時段辨識

信號變成高位準時_，在諸多仵避I 哀夕仃選擇信號CselbO到Cselbn以及CselvO到Cselvn之中的所雲仁嘴抑，人叮而仃選擇信號才會變成高位準，因而存取了對應於高位準行 . 干仃選擇信號的位兀線和虛擬接地線（起動了由儲存單元所勃 . 所執仃的位元線感測操作）。其次’一完成接通字元線，全-& 子凡線接通辨識信號就變成

本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X --------------裂··-------訂--------線 (請先閱讀背面之注意事項再填寫本頁) -27- 阿么準，而來自ATD之位址轉變信號和來自八7£)之c E轉變信號則都變成低位準；其結果是：從位元線存取時段接通辨識電路2 8 (顯示於圖i丨中）輸出的字元線接通時段辨識 L唬變成低位準。然後，輸入到感測放大器致能電路 2 4 (顯不於圖1 4中）的字元線接通辨識信號變成高位準，進而感測放大器致能信號SAE變成高位準。因此，感測放大器1 2開始放大節點（n〇de)電位，該電位維持：位元線分離電路M(顯示於圖1中）與感測放大器12(顯示於圖}中刀) 之間私位，以及參考線電位。在此階段中，位元線感測成信號具有低位準。 _ ' 在此階段中，字元線接通時段辨識信號具有低位準；因此，已經選擇了行選擇器控制電路2 6 (顯示於圖9中）之行選擇器3和5的行選擇信號變成低位準，因而使得已被存取 <仃選擇3和5失效（disabled)。若行選擇信號變成低位準，則將正常預充電電位VREFn供應到：已被選擇之儲存區塊的兩個VREF電位供應電路2和4之閘極信號線SG〇和犯卜因而預充電已被選擇之位元線和虛擬接地線。叩其次，若位元線感測完成信號變成高位準，則感測放大器致能電路24之感測放大器致能信號SAE變成低位準；藉由該方法而由位元線分離電路丨】和虛擬接地線分離電^ ^，位兀線BL0到BLn和虛擬接地線VGO到VGn與感測放大器12分離。因此’在已經被同時存取之位元線和虛擬接地線上，也會藉由兩個VREF電位供應電路2和4來起動預充電操作’因而在讀取資料輸出之前就完成位元線預充電操 -28 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）丨裳 (請先閱讀背面之注意事項再填寫本頁) · --線·

經濟部智慧財產局員工消費合作社印製 472265 五、發明說明（26 作。鲈=在喝取·資料輸出之後輸入下一行位址C B ,則由於已左=成所有位兀線和所有虛擬接地線的預充電操作，故而 ^著接通字70線’在同時由行位址C B所存取的位元線和虛擬接地線上，上Pr3 丄士土即精由被存取儲存單元來起動位元線咸測操作。承心辱圖16A到」6H都顯示正常歡⑽的時序圖。圖心到邮都 ”’員:·打算.在由行位址c A和c B所選擇之儲存區塊上執行的謂取操作。爲L要改吾具有隨機存取模式之正常MROM的存取時 1田在行位址（顯示於圖1 6 A中）輸入和晶片致能信號 C E輸入時間.沈已經完成位元線和虛擬接地線的預充電操作牙均衡操作時，隨著利用列位址來接通字元線（顯示於圖1 6 B中），同時地執行：利用行位址來存取位元線，即，由所需儲存單元所執行的位元線感測操作（顯示於圖 1 6 C和1 6 F中）。那就是，當儲存單元是導通狀態電晶體争曲’说s降低位元線電位；而當儲存單元是不導通狀態電晶體時’則位元線會維持預充電電位。

因此，藉由第一行位址c A，在讀取操作中，在字元線接通時間進行由儲存單元所執行的位元線感測操作。因此^在完成接通字元線之後，基於感測放大器致能信號A (顯示於圖1 6 D中）而藉由感測放大器1 2來執行位元線放大操作，因而閘極信號線SG〇和SG1變成高位準。因此，再度預充電位凡線和虛擬接地線。然後，輸出資料輸出信號A -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —------------------：----訂--------- (請先閱讀背面之注咅？事項再填寫本頁) 472265

經濟部智慧財產局員工消費合作社印製 (顯示於圖1 6 E中）。同樣地’藉由下一行位址C B，在讀取操作中，在字元泉接通時間進行由儲存單元所執行的位元線感剛操作。因

此’在完成接通字元.線之後，基於感測放大器致能信號B (顯示於圖1 6 G)中而藉由感測放大器1 2來執行位元線放大 °乍因而閘極k號線S G 0和S G1變成高位準。因此，再度預充電位元線和虛擬接地線。然後，輸出資料輸出信號 B (顯示於圖· 1 6 Η中）。一那就是，藉由引入所有位元預充電系統就能夠減少：位凡線預充電時間和均衡時間，以及·由儲存單元所執行的位凡線感測操作時間；因而容許增加存取時間速度。、i上所述，藉由：在位址輸入和c Ε信號輸入時間就完成 2有位το線的預充電操作和均衡操作，利用所有位元預充 f系統並維持所需預充電電位便能夠增加存取時間速度；這樣就匕夠提供-種|斤奇的&蔽唯冑記憶冑，在完成所有位=預充電操作之後，其備用和操作電流相當於傳統掩蔽隹p貝6己憶體的備用和操作電流。 1¾•著私門鎖式感測放大器當作感測放大器1 2使用而執行，：放大态輸出信號的閂鎖操作，同時藉由感測放大器致仏號SAE |a著將已被連接到感測放大器！ 2的位元線和虛擬接地線加以分離，顯示㈣12中的位元線分離電路 1 1會致能位7G線和虛擬接地線的預充電操作。因此，如圖16A到16H之時序圖中所顯示的，能夠並行執行：藉由感測放大器12所執行的讀取資料放大操作，以及 ___ -30- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） • · --- (請先閱讀背面之注意事項再填寫本頁} * - -線- 472265 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（28) 由於位兀線分離電路丨丨和虛擬接地線分離電路丨3而已經與感測放大器分離之位元線和虛擬接地線的預充電操作。其次，如圖15中所示，存取鑑別電路25會在一時段中決定是否現在執行存取操作，該時段從位址輸入（由於來自 ATD之位址轉變信號和來自剔之CE轉變信號變成高位準之操作的結果’前級閃鎖器（latch)電路會輸出高位準）延續到讀取資料輸出。若現在執行存取操作，則輸出（裝置）存取信號（高位準）。若在讀取資料輸出（由於來自atd之位址轉變信號和來自㈣之⑶轉變信號變成高位準之操作的处果，後級閃鎖器電路會輸出高位準）時間之前，就在位^ 2入,後輸入下一位址；則存取鑑別電路25會輸出預充電请求信號（高位準）。根據該預充電請求信號而藉由新位址所存取的位元線和虛紙接地線皆重新受制於預充電操作。若在完成對應於已輸入位址之資料輸出的時間之前就輪入位址，則由於在直到現在才已經被存取的位元線：虛擬接地線上，尚未完成預充電操作，故而需要重新預无電操作。只有在這種情形中，才需要額外的預充電操作時間。因此，只有當在從位址輸入延續到資料輸出的取，作期間輸入新位址時，下一讀取操作才需要相當於傳統情形中之存取時間的存取時間。雖然已經將正常掩蔽唯冑記憶體描4爲關㈣述實的j導體儲存裝置，但是也可能將本發明應用到諸如頁式掩蔽唯讀記憶體（MROM)的另一種半導體儲存裝置。 " 於是，描述了本發明，顯而易見的是：可能以很多方式 -------------裝-----r---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 31 - 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ2 472265 A7 B7 11 12 13 14 2 1 22 23 五、發明說明（29 來各月不s私這些變化視爲背離本發明之精神和範圍’而打算將應該爲熟 - ϋ此Mm ^ 者所顯而易見的所有，已括在下列申請專利範園的範圍内。參考數字： u 1 :儲存單元陣列 2，4 . VREF電位供應電路 3，5 :行選擇器位元線分離電路感測放大器虛擬接地線分離電路 . 虛擬接地線形成電路通電階段預充電電位產生電路正¥預充電電位產生電路預充電電位轉換電路 2 3 A :差動放大器 23B ·預充電電位轉換多工器 2 4 ·感測放大器致能電路 2 5 :存取鑑別電路 2 6 :行選擇器控制電路 2 8 :位元線存取時段辨識電路 ------------------r---^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 32-

Claims

47226 κ；

、申請專利範圍經濟部智慧財產局員工消費合作社印制種半導體儲存裝置，具有：佈置成矩陣形式的許多儲存單元（區塊0_區塊用來激活該許多儲存單元中的同—列儲存單元之字疋線（CselbO-Cselbn); 連接到該許多儲存單元中的同—行儲存單元之一端的位元線（BL0-BL7);以及連接到該許多儲存單元中的同一行儲存單元之另一端的虛擬接地線（BG0_BG7);該半導體感測放大器⑽’於讀取操作中完成線時，用以保持並放大-種表示參考線電位與連接到被選擇儲存單元的那-行的位元線電位之間電位差的信號；以及預充電電位供應電路（2,4,23)，它會在電源起動時間將預充電電位（VPEFp)供應到所有位元線（bl〇_bl7)和虛擬接地線（BG0-BG7)，並且在讀取操作中，於藉由儲存單元來感測連接到被選擇儲存單元的那—行^尸元 =時段完成之後，它會將預充電電位（VREFn)絲到已被選擇之儲存單元的那一行的位元線和虛擬接地線0 2 .根據申請專利範.圍第i項之半導體儲存裝置，包括： f離電路（>)，在讀取操作中，當感測放大器（1勾保持了表示莅元線電位與參考線電位之間電位差的信時，該電路會在感測放大器〇2)之放大操作時段期^二將連接到感測放大器（12)的位元線（BL〇_BL7)和參^毛’ -33 1 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公楚 J裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 472265 申請專利範圍測放大器(12)分離；並且會在感測放大綱 =大操作時段期間，將連接到接地電位的虛擬接地，、泉（BG0-BG7)與感測放大器〇2)分離。，根據申請專利範圍第^項之半導體儲存仏 $取4:别電’25),當在從位址輸入延續到資料輸出 :项：‘：中重新輸入一位址時，它會辨識正在施行的謂取操作，進而將預充電請求信號輸出到預充電廷位供應電路（2’4’23)，用來將預充電電位供應到位 70線（BL〇-BL7)和虛擬接地線（BG0-BG7)。根據申請專利範園第2項之半導體儲存裝置，包括：訂存取t別墙路（25)，當在從位址輸入延續到資料輸出的讀轉作中重新輸入一位址時，它會辨識正在施行中的讀取操作’進而將預充電請求信號輸出到預充電電位供應電路（2,4,23)，用來將預充電電位供應到位凡線（BL0-BL7)和虛擬接地線（BG〇_BG7)。線根據申請專利範圍第i項之半導體儲存裝置，包括：、正常預充電電位產生電路(22)，它會形成打算供應到位π線（BL0-BL7)和虛擬接地線（BG〇_BG7)的預充電電. 位(VREFn) ; % 通電階段預充電電位產生電路（21)，它會在比正常預充黾电位產生廷路（22)之接通時間還慢的接通時間中，形成打算供應到位元線（BL0_BL7)和虛擬接地線（bg〇_ BG7)的通電階段預充電電位（VREFp);以及預充電電位轉換電路（23)，它會在電源起動階段中， 34 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） 472265 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 f、申請專利範圍將由通電階段預充電電位產生電:路（21)所形成的通電階段預充電電位（VREFp)輸出到預充電電位供應電路（2， 4)，其後，將預充電電位改變成由正常預充電電位產生電路（22)所形成的正常預充電電位（VREFn)，並且一察覺到經由預充電電位供應電路（2，4)而完成了用通電階段預充電電位（VREFp)來預充電所有位元線（BL0-BL7) 和虛擬接地線（BG0-BG7)，就會將正常預充電電位 (VREFn)輸出到預充電電位供應電路（2，4 )。 6.根據申請專利範圍第2項之半導體儲存裝置，包括：正常預充電電位產生電路（22)，它會形成打算供應到位元線（BL0-BL7)和虛擬接地線（BG0-BG7)的預充電電位（VREFn); 通電階段預充電電位產生電路（21)，它會在比正常預充電電位產生電路（22)之接通時間還慢的接通時間中，形成打算供應到位元線（BL0-BL7)和虚擬接地線（BGO-BG7)的通電階段預充電電位（VREFp);以及預充電電位轉換電路（23)，它會在電源起動階段中，將由通電階段預充電電位產生電路（21)所形成的通電階段預充電電位（VREFp)輸出到預充電電位供應電路（2， 4)，其後，將預·充電電位改變成由正常預充電電位產生電路（22)所形成的正常預充電電位（VREFn)，並且一察覺到經由預充電電位供應電路（2，4)而完成了用通電階段預充電電位（VREFp)來預充電所有位元線（BL0-BL7) 和虚擬接地線（BG0-BG7)，就會將正常預充電電位 -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂----- 線 472265 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 (VREFn)輸出到預充電電位供應電路（2，4 )。 7. 根據申請專利範圍第3項之半導體儲存裝置，包括：正常預充電電位產生電路（22)，它會形成打算供應到位元線（BL0-BL7)和虛擬接地線（BG0-BG7)的預充電電位（VREFn); 通電階段預充電電位產生電路（21)，它會在比正常預充電電位產生電路（22)之接通時間還慢的接通時間中，形成打算供應到位元線（BL0-BL7)和虛擬接地線（BGO-BG7)的通電階段預充電電位（VREFp);以及預充電電位轉換電路（23)，它會在電源起動階段中，將由通電階段充電電位產生電路（21)所形成的通電階段預充電電位（VREFp)輸出到預充電電位供應電路（2， 4)，其後，將預充電-電位改變成由正常預充電電位產生電路（22)所形成的正常預充電電位（VREFn)，並且一察覺到經由預充電電位供應電路（2，4 )而完成了用通電階段預充電電位（VREFp)來預充電所有位元線（BL0-BL7) 和虛擬接地線（BG0-BG7)，就會將正常預充電電位 (VREFn)輸出到預充電電位供應電路（2，4 )。 8. 根據申請專利範圍第4項之半導體儲存裝置，包括：正常預充電電位產生電路（22)，它會形成打算供應到位元線（BL0-BL7)和虛擬接地線（BG0-BG7)的預充電電位（VREFn); 通電階段預充電電位產生電路（21)，’它會在比正常預 ‘充電電位產生電路（22)之接通時間還慢的接通時間中， -36- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------t衣-----r---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 472265 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製六、申請專利範圍形成打算供應到位元線（BL0-BL7)和虛擬接地線（BGO-BG7)的通電階段預充電電位（VREFp);以及預充電電位轉換電路（23)，它會在電源起動階段中，將由通電階段充電電位產生電路（2 1)所形成的通電階段預充電電位（VREFp)輸出到預充電電位供應電路（2， 4)，其後，將預充電電位改變成由正常預充電電位產生電路（22)所形成的正常預充電電位（VREFn)，並且一察覺到經由預充電電位供應電路（2，4)而完成了用通電階段預充電電位（VREFp)來預充電所有位元線（BL0-BL7) 和虛擬接地線（BG0-BG7)，就會將正常預充電電位 (VREFn)輸出到預充電電位供應電路（2，4 )。 -37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------r---訂---------I {請先閱讀背面之注意事項再填寫本頁)