CN105453181B - 具有增强安全性的掩模编程式只读存储器 - Google Patents

具有增强安全性的掩模编程式只读存储器 Download PDF

Info

Publication number
CN105453181B
CN105453181B CN201480042490.XA CN201480042490A CN105453181B CN 105453181 B CN105453181 B CN 105453181B CN 201480042490 A CN201480042490 A CN 201480042490A CN 105453181 B CN105453181 B CN 105453181B
Authority
CN
China
Prior art keywords
transistor
coupled
alignment
memory cell
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480042490.XA
Other languages
English (en)
Other versions
CN105453181A (zh
Inventor
S·S·尹
C·郑
E·特泽格鲁
S·M·米轮多夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105453181A publication Critical patent/CN105453181A/zh
Application granted granted Critical
Publication of CN105453181B publication Critical patent/CN105453181B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Read Only Memory (AREA)

Abstract

一种掩模编程式只读存储器(MROM)具有多个列线对，每一列线对具有位线和补位线。MROM包括多个存储器单元，该多个存储器单元对应于在列线对与多个字线之间的多个交叉。每一存储器单元包括高Vt晶体管和低Vt晶体管。

Description

具有增强安全性的掩模编程式只读存储器
相关申请的交叉引用
本申请要求于2013年7月29日提交的美国非临时申请No.13/953,511的优先权，其全部内容通过援引纳入于此。
技术领域
本申请涉及掩模编程式只读存储器(ROM)，尤其涉及具有对抗对其存储的数据的未经授权访问的增强安全性的掩模编程式ROM。
背景
掩模编程式ROM(MROM)中存储的数据可以是与加密码或操作参数有关的高度敏感的数据。例如，MROM可以存储重要的程序代码、用于主处理器的基本引导固件、或者内部控制自包含式设备所需的固件，该自包含式设备诸如图形卡、硬盘、DVD驱动程序、以及TFT屏幕。因而使MROM相对安全以对抗对其存储的数据的未经授权访问是合乎需要的。
MROM中的掩模编程步骤的类型影响其数据安全性。例如，一种类型的 MROM涉及使用金属层编程步骤。尽管金属层编程是非常流行的，但老练的用户可能容易地对金属层编程进行反向工程以恢复所存储的数据。例如，包括嵌入式 MROM的片上系统(SOC)管芯通常被倒装芯片安装到封装基板上。管芯的有效表面及其毗邻金属层因而面向封装基板，而管芯的后表面用模制复合物来封装。反向工程接着可以容易地将模制复合物移除以暴露管芯的后表面并且使用电子显微镜通过所暴露的管芯进行成像，从而读取金属层编程并且确定所存储的数据。基于熔丝的ROM中的金属层熔丝的状态也可使用这一扫描电子显微镜技术来恢复。
另一类型的MROM使用通道编程步骤来选择性地将通道注入物提供给对应的存储器单元晶体管。取决于通道注入物的存在，存储器单元晶体管包括高阈值电压晶体管或低阈值电压晶体管。理想地，低阈值电压晶体管存储器单元将响应于其对应字线的断言而导电，而高阈值电压晶体管则不会。尽管通道注入物对于用于检查金属层编程的反向工程类型是稳健的，但是随着晶体管尺寸推进到深亚微米态相，高阈值电压和低阈值电压之差降到低至100毫伏。低阈值电压晶体管和高阈值电压晶体管两者因而将对先进工艺节点处的字线的断言作出响应，从而要求单独的参考电路来对高阈值电压存储器单元与低阈值存储器单元进行区分，这降低了密度并且提高了系统复杂性。此外，通道注入物编程式MROM中的低阈值电压存储器单元晶体管遭受过度的泄漏电流。
相应地，在本领域中需要对于未经授权访问稳健且达成提高的密度和降低的功耗的掩模可编程ROM。
概述
为了满足本领域中对具有增强安全性同时达成增加的密度和降低的功耗的掩模编程式ROM的需求，公开了一种包括列线对或位线对的掩模编程式ROM (MROM)。每一列线对包括位线和补位线。MROM包括针对每一列线对的多个存储器单元。每一存储器单元包括一晶体管对。每一晶体管对中的第一晶体管耦合至位线，而剩下的第二晶体管耦合至补位线。用于每一存储器单元的掩模编程步骤中的选择性通道注入物决定其二进制值(逻辑1或逻辑0)。每一晶体管对中的第一或第二晶体管接收通道注入物，而该晶体管对中剩下的一个晶体管不接收通道注入物。通道注入物的存在(或其缺失)决定用于存储器单元的第一和第二晶体管的阈值电压。掩模编程对于每一存储器单元是互补性的，从而每一晶体管对中的一个晶体管是高阈值电压(高Vt)晶体管而每一晶体管对中剩下的一个晶体管是低阈值电压(低Vt)晶体管。
通道注入物的类型决定存储器单元晶体管是低Vt还是高Vt晶体管。例如，如果受体掺质被注入NMOS晶体管的通道中，则阈值电压被增加。相反，如果施体掺质被注入NMOS晶体管的通道中，则阈值电压被降低。因而，在一个实施例中，存储器单元可以通过对第一晶体管进行通道注入以升高其阈值电压从而成为高 Vt晶体管而被掩模编程为存储第一二进制值(逻辑高或逻辑低)。剩下的第二晶体管将被掩蔽以不接收通道注入物并且因而将包括低Vt晶体管。在此类实施例中，存储器单元可以通过对第二晶体管进行通道注入从而它包括高Vt晶体管来被掩模编程为存储作为第一二进制值的补的第二二进制值。剩下的第一晶体管将被掩蔽不受通道注入物影响从而它将包括低Vt晶体管。但将领会，通道注入物的存在可能转而降低阈值电压，如以上所讨论的。无论通道注入物升高还是降低阈值电压，掩模步骤是互补的，从而每一存储器单元中的第一和第二晶体管之一是高Vt晶体管而剩下的晶体管是低Vt晶体管。存储器单元的二进制值因而取决于第一和第二晶体管中的哪个晶体管是高Vt晶体管或低Vt晶体管。
多个字线被安排成形成与列线对的交叉。每一列线对的存储器单元按照字线来安排，从而每一存储器单元位于对应字线和对应列线对的交叉点或交叉处。存储器单元的字线耦合至晶体管对的栅极。因而，如果对应的字线通过升高其电压来被断言，则晶体管对中的两个晶体管都将导通。但低Vt晶体管将比高Vt晶体管更大程度地导通。
在读操作期间，使用通过高Vt晶体管和低Vt晶体管的电流量的此差异，如下所述。为了读取特定存储器单元中存储的位值，对应的列线对被首先预充电至预充电电压。接着，对应的字线通过将其充电至例如电源电压VDD而被断言为高。晶体管对中的两个晶体管接着将导电。但是由于阈值电压的差异，耦合至低Vt晶体管的列线的电压与耦合至高Vt晶体管的剩下的线相比被放电更多。因而，通过使用感测放大器来检查跨列线对的压降差，可以确定第一晶体管是高Vt晶体管还是低Vt晶体管——或者等效地确定第二晶体管是低Vt晶体管还是高Vt晶体管。一旦感测放大器作出这样的确定，它就生成对应的输出位。例如，如果感测放大器确定第一晶体管是高Vt晶体管(或等效地确定第二晶体管是低Vt晶体管)，则它可以生成等于第一二进制值的输出位——第一二进制值是二进制一还是二进制零值是设计选择。相反，如果感测放大器确定第一晶体管是低Vt晶体管(或等效地确定第二晶体管是高Vt晶体管)，则它可以生成等于作为第一二进制值的补的第二二进制值的输出位。
附图简述
图1是根据本公开的一实施例的掩模编程式ROM(MROM)中的列的示意图。
图2解说了图1 的MROM中的各种信号的波形。
图3是根据本公开的一实施例的包括扼流器件的MROM中的列的示意图。
图4解说了图3的MROM中的各种信号的波形。
图5是根据本公开的一实施例的用于MROM的示例操作方法的流程图。
详细描述
公开了其中每一存储器单元包括一对晶体管的掩模编程式ROM(MROM)。每一晶体管对中的第一晶体管耦合至位线。第一晶体管因而也可被表示为位线晶体管。每一晶体管对中剩下的第二晶体管耦合至补位线，从而第二晶体管也可被表示为补位线晶体管。每一晶体管对中的各晶体管的阈值电压是互补的，从而晶体管之一(位线晶体管或补位线晶体管)是低Vt晶体管而剩下的一个晶体管是高Vt晶体管。存储器单元晶体管的阈值电压在制造工艺期间通过对应的一个(或多个)掩模步骤来被配置以取决于它们是否被掩蔽而接收通道注入物。对于每一晶体管对，晶体管之一被掩蔽，而剩下的晶体管接收通道注入物。以下讨论将假定通道注入物增大阈值电压，但将领会，通道注入物也可被配置成降低阈值电压。存储器单元按照字线来安排，从而每一存储器单元位于字线与列线对的交叉点或交叉处。每一列线对包括位线和补位线。
为了对存储器单元进行掩模编程以存储第一二进制值，存储器单元的位线晶体管被掩蔽，从而它被遮蔽不受通道注入物影响并且被配置为低Vt晶体管。相反，未掩蔽的补位线晶体管接收通道注入物，从而它被配置为高Vt晶体管。类似地，为了对存储器单元进行掩模编程以存储作为第一二进制值的补的第二二进制值，通道注入和掩模被执行，从而位线晶体管被配置为高Vt晶体管，而补位线晶体管被配置为低Vt晶体管。每一掩模编程式存储器单元的二进制状态因而有利地不取决于任何金属层配置。换言之，对本文所公开的MROM的金属层的任何视觉检查不提供关于MROM内存储的数据的任何信息。以此方式，与现有技术的金属层编程式ROM相比，极大地增强了安全性。此外，在每一存储器单元中对高Vt晶体管和低Vt晶体管的互补使用消除了对使常规通道注入编程式ROM的设计复杂化的单独参考电路的需要。另外，困扰常规通道注入编程式ROM的泄漏电流也被极大地减少，如本文进一步讨论的。现在将讨论一些示例实施例。
示例实施例
现在转向附图，图1解说了包括多个存储器单元的MROM 100，该多个存储器单元诸如存储器单元101和102。每一存储器单元包括耦合至位线(BL)的第一 NMOS晶体管以及耦合至补位线(BLB)的第二NMOS晶体管。位线BL和BLB 形成列线对。耦合至列线对的存储器单元因而形成MROM 100中的存储器单元列。每一第一晶体管和每一第二晶体管的阈值电压决定每一存储器单元的二进制状态。在存储器单元101中，第一晶体管是低Vt晶体管112，它具有耦合至位线BL的漏极117。相反，第二晶体管是高Vt晶体管114，它具有耦合至补位线BLB的漏极 118。
MROM 100包括多个行字线，诸如字线110、120和130。字线(WL)110是 MROM的第n个字线，其中n是任意的正整数。类似地，字线120是第(n+1)个字线，而字线130是第(n+2)个字线。为了解说清楚，MROM 100中的其余字线未示出。晶体管112和114的栅极115电连接至字线110，而晶体管112和114的源极耦合至地116。然而，如将在下文进一步讨论的，在一替换实施例中，晶体管 112和114的源极可以耦合至扼流器件以限制泄漏电流。感测放大器(SA)140被配置成通过感测跨列线对的电压差来作出位决策。低Vt晶体管112将趋向于响应于字线110升高到电源电压VDD而更完全地导通，而高Vt晶体管114将不会如此稳健地导通。因而，当字线110被断言时(当字线110上的电压被升高至电源电压VDD时)，字线BL将比补位线BLB更快速地朝地放电。在一个实施例中，感测放大器140包括用于确定存储器单元中被存取的一个存储器单元中第一晶体管和第二晶体管中的哪一个是高Vt晶体管或低Vt晶体管的装置。
MROM 100中的存储器单元的编程取决于每一存储器单元晶体管对中的第一晶体管和第二晶体管的阈值电压。它们的阈值电压是互补的，因为晶体管对中的一个晶体管是低Vt晶体管，而剩下的一个晶体管是高Vt晶体管。例如，在存储器单元102中，第一晶体管是高Vt晶体管122，而第二晶体管是低Vt晶体管124。存储器单元102的掩模编程因而与存储器单元101的掩模编程是互补的。例如，如果第一晶体管是低Vt晶体管并且如果第二晶体管是高Vt晶体管，则逻辑零值可以被认为被存储在存储器单元中。相反，如果第一晶体管是高Vt晶体管并且如果第二晶体管是低Vt晶体管，则逻辑一值可以被认为被存储在存储器单元中。可领会，二进制值的指派是任意的，从而逻辑一值可以转而在第一晶体管是高Vt晶体管的情况下并且在第二晶体管是低Vt晶体管的情况下被认为被存储在存储器单元中。第(n+1)个字线120耦合至存储器单元102中晶体管122和124的栅极。当字线 120被断言时，补位线BLB因此将比位线BL更快地朝地放电。
一般而言，MROM 100中的特定存储器单元的读操作如下。读取被存取的存储器单元中存储的位值的第一步骤包括对位线BL和补位线BLB进行预充电，诸如通过响应于驱动预充电PMOS晶体管150的栅极的预充电信号的断言(活跃低) 而导通预充电PMOS晶体管150对。每一预充电晶体管150使其源极耦合至电源 VDD。一个预充电晶体管150使其漏极绑定至位线BL，而剩下的预充电晶体管150 使其漏极绑定至补位线BLB。由于MROM 100是逐字线顺序读取的，因此通过同一字线存取的所有存储器单元可在该字线的断言之际被读取。预充电电压取决于电源电压VDD，电源电压VDD在一个实施例中可以在0.8到1.2伏特(V)的范围内。在预充电阶段期间，字线不被断言。类似地，感测放大器140此时也被关断或者与列线对解耦。一旦列线对被预充电，预充电晶体管150就被截止，从而位线 BL和补位线BLB浮动。
字线跨多个列线对延伸，为了清楚解说，仅在图1中示出了单个列线对。目标字线可以通过被升高至VDD来被断言，从而导通被断言字线跨越的各个列线对中的存储器单元中的第一和第二晶体管。耦合至被存取的存储器单元的位线BL和补位线BLB的电压接着将取决于哪个列线耦合至低Vt晶体管以及哪个列线耦合至高Vt晶体管来作出响应。在发展这一电压差之后，感测放大器140被启用以作出位决策。在一个实施例中，电源电压VDD是1V，而高电压阈值在25摄氏度时约为400mV，并且低电压阈值在25摄氏度时约为300mV。因而，高Vt晶体管和低 Vt晶体管两者将响应于对应字线的断言而导通，但低Vt晶体管更快地开始导通。一旦被导通，两个晶体管就用于在它们各自的通道中传导电流，这些通道使列线放电达可变的量，因为高Vt晶体管和低Vt晶体管的响应模式是不同的。由于NMOS 晶体管的通道中生成的电流的幅度取决于栅极到源极电压与阈值电压之差，因此与高Vt晶体管中生成的电流相比，在低Vt晶体管的通道中生成更大的电流。耦合至低Vt晶体管的列线(位线BL或补位线BLB)的电压将因而比耦合至高Vt晶体管的列线的电压更快地下降。
图2解说了响应于字线110上断言的电压210的列线对上的电压随时间的改变。可以看到，预充电的位线BL上的电压220随着存储器单元101中的低Vt晶体管112导通而首先开始下降，紧接着补位线BLB上的电压230随着高Vt晶体管 114开始导通而下降。但位线BL电压220比补位线BLB电压230更快地下降。在供这一电压差在位线BL和补位线BLB之间发展的充足时间量之后，感测放大器启用(SAE)信号240被断言，从而感测放大器140可以通过确定位线BL电压220 高于还是低于补位线BLB电压230来感测存储器单元101中存储的二进制值。例如，如果存储器单元102在读操作中被存取，则感测放大器140将确定位线BL电压220将保持高于补位线BLB电压230，因为在存储器单元102中高Vt晶体管122 耦合至位线BL。基于列线对的电压差，感测放大器140可以确定被存取的存储器单元中存储的逻辑值，并且生成要向数据总线或输出端发出的对应数据位250。由感测放大器140对跨列线对的电压差的感测以及从中生成数据位可以通过感测放大器140中的常规锁存过程来实现，如存储器领域中已知的。
为了增强电压差，列线对可以被交叉耦合。例如，PMOS晶体管160和170 对可用于实现这一交叉耦合，如图1所示。PMOS晶体管160的栅极由位线BL上的电压驱动，而PMOS晶体管170的栅极由补位线BLB上的电压驱动。PMOS晶体管160的漏极耦合至补位线BLB，而PMOS晶体管170的漏极耦合至位线BL。晶体管160和170的源极耦合至提供电源电压VDD的电源。给定这一交叉耦合，跨列线对的电压差被增强。例如，如果位线BL上的电压首先下降，则晶体管160 将趋向于导通从而将补位线BLB的电压拉升至VDD。相反，如果补位线BLB上的电压首先下降，则晶体管170将趋向于导通从而将位线BL上的电压拉升至 VDD。由于图2解说了用于存储器单元(诸如，存储器单元101)的电压发展(其中位线电压220响应于字线断言而首先下降)，因此补位线电压230被示为随着位线电压220降低而弹升。以此方式，来自PMOS晶体管160和170的交叉耦合辅助感测放大器140作出位决策。
弱保持器PMOS晶体管180也可耦合至每一列线以减缓共模压降。没有这些器件的情况下，每一列线上的共模压降可能响应于高Vt和低Vt晶体管开始传导而过于快速地发生。感测放大器140接着可能无法从如此快速的放电中辨识出哪个列线电压放电最多。每一保持器PMOS晶体管180一直导通但被配置成微弱的。通过微弱地拉升每一列线的电压，保持器晶体管180用于减缓列线放电。保持器晶体管180的效应在图2中解说，因为电压220和230相对渐进地下降。
关于MROM 100的一个问题在于泄漏电流的量。具体地，来自低Vt晶体管的泄漏电流与来自高Vt晶体管的泄漏电流相比相对较高。所得到的通过这些晶体管到地的放电导致了由电池供电的设备的更快速的电池耗尽。此外，随着字线数目增加，耦合至每一列线的低Vt晶体管的数目也将趋于增加。耦合至每一列线的增大数目的低Vt晶体管可以使每一列线放电达等于或甚至大于从被存取的存储器单元中正被导通的低Vt晶体管放电的量。感测放大器140因而将无法正确地确定列线对中的哪个列线具有较低电压，因为它不再取决于被存取的存储器单元中的第一晶体管和第二晶体管的阈值电压。相反，列线的放电可能由非存取的存储器单元中的泄漏电流所产生的电流主导。
为了抑制这一泄漏电流，存储器单元晶体管的漏极可以通过对应的扼流晶体管310(如关于图3的MROM 300所示出的)来耦合至地。扼流晶体管310与存储器单元晶体管相比相对较弱。在MROM 300中，扼流晶体管310是使其栅极绑定至VDD从而被永久导通的NMOS晶体管。扼流晶体管310的源极耦合至地，而其漏极耦合至所有低Vt晶体管的源极并且耦合至所有高Vt晶体管的源极，从而耦合至对应的列线对(或至少耦合至低Vt和高Vt晶体管的子集)。因为扼流晶体管310相对较弱，所以它无法传导来自泄漏的低Vt晶体管的所有泄漏电流，从而其漏极开始朝VDD升高电压。扼流晶体管310上漏极电压的升高进而意味着栅极至源极电压对于具有解除断言字线的被截止的低Vt晶体管而言下降，从而对于这些低Vt晶体管而言变为负。由于泄漏电流是栅极至源极电压的指数函数，因此扼流晶体管310使未存取的低Vt晶体管中的泄漏电流急剧降低。不仅扼流晶体管310 以此方式降低泄漏电流，它还有助于使被存取的存储器单元中的高Vt晶体管保持截止，因为高Vt晶体管的栅极至源极电压必须超过高阈值电压从而导通。但是由于源极电压因扼流晶体管310的效应而上升，所以高Vt晶体管将响应于对应字线的断言而被抑制导通。结果，耦合至高Vt晶体管的列线上的电压不会响应于对应字线的断言而下降(或者下降非常少)。
图4解说了扼流晶体管310关于图3的存储器单元301的读操作的效应。在存储器单元301中，低Vt晶体管316是耦合至位线BL的第一晶体管，而高Vt晶体管317是耦合至补位线BLB的第二晶体管。扼流晶体管310因而耦合至晶体管 316和317的源极。高Vt晶体管317上的增加的源极电压使得补位线电压430响应于字线110的字线电压210的断言而下降地非常少。因此，扼流晶体管310不仅通过降低来自非存取的存储器单元中的低Vt晶体管的泄漏，而且通过抑制被存取的存储器单元中的高Vt晶体管导通以进一步发展跨列线对的电压差来增强感测放大器140对信号的读取和区分。现在将讨论一种示例操作方法。
示例操作方法
示例读操作的流程图在图5中示出。读操作开始于动作500，动作500对包括位线和补位线的列线对进行预充电。读操作在动作505继续，动作505断言字线以存取包括晶体管对的一存储器单元，该晶体管对包括耦合至位线的第一晶体管以及耦合至补位线的第二晶体管，其中晶体管对中的一个晶体管是低Vt晶体管并且其中晶体管对中剩下的一个晶体管是高Vt晶体管。读操作结束于动作510，动作510 响应于字线断言来感测跨列线对的电压差以确定晶体管对中的哪一个晶体管是低 Vt晶体管以及晶体管对中的哪一个晶体管是高Vt晶体管以感测被存取的存储器单元中存储的二进制值。
如本领域普通技术人员至此将会领会并取决于手头的具体应用的，可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变动而不会脱离本公开的精神和范围。有鉴于此，本公开的范围不应当被限定于本文中所解说和描述的特定实施例(因为其仅是藉其一些示例来解说和描述的)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (17)

1.一种掩模编程式ROM，包括：
列线对，所述列线对包括位线和补位线；
多个存储器单元，其中每一存储器单元包括晶体管对，所述晶体管对包括耦合至所述位线的第一晶体管以及耦合至所述补位线的第二晶体管，其中每一第一晶体管的漏极耦合到所述位线并且每一第二晶体管的漏极耦合到所述补位线并且其中对于每一晶体管对，所述第一晶体管和所述第二晶体管之一是低阈值电压晶体管并且所述第一晶体管和所述第二晶体管中的剩下一个晶体管是高阈值电压晶体管；
第一PMOS晶体管，其栅极耦合至所述补位线并且漏极耦合至所述位线；
第二PMOS晶体管，其栅极耦合至所述位线并且漏极耦合至所述补位线；
保持器器件对，所述保持器器件对被配置成通过对所述位线和所述补位线进行微弱充电来降低跨所述列线对的共模压降。
2.如权利要求1所述的掩模编程式ROM，其特征在于，所述第一晶体管和所述第二晶体管是NMOS晶体管。
3.如权利要求2所述的掩模编程式ROM，其特征在于，每一第一晶体管和每一第二晶体管包括接地源极。
4.如权利要求1所述的掩模编程式ROM，其特征在于，进一步包括耦合至所述第一晶体管和所述第二晶体管中的每一者的源极的扼流器件，其中所述扼流器件被配置成降低所述第一晶体管和所述第二晶体管中的每一者的栅极至源极电压。
5.如权利要求4所述的掩模编程式ROM，其特征在于，所述扼流器件包括栅极耦合至电源、源极耦合至地、并且漏极耦合至所述第一晶体管和所述第二晶体管的源极的NMOS晶体管。
6.如权利要求1所述的掩模编程式ROM，其特征在于，所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极两者耦合至电源。
7.如权利要求1所述的掩模编程式ROM，其特征在于，进一步包括预充电晶体管对，所述预充电晶体管对被配置成对所述列线对进行预充电。
8.一种用于操作掩模编程式ROM的方法，包括：
对包括位线和补位线的列线对进行预充电；
断言字线以存取一存储器单元，所述存储器单元包括耦合至所述位线的第一晶体管以及耦合至所述补位线的第二晶体管，其中所述第一晶体管和所述第二晶体管中的一个晶体管是低Vt晶体管并且其中所述第一晶体管和所述第二晶体管中剩下的一个晶体管是高Vt晶体管；
响应于字线断言，感测跨经预充电的列线对的电压差以确定所述第一晶体管和所述第二晶体管中哪一个晶体管是低Vt晶体管以及所述第一晶体管和所述第二晶体管中哪一个晶体管是高Vt晶体管以感测被存取的存储器单元中存储的二进制值；以及
通过经由保持器器件对对所述位线和所述补位线进行微弱充电来降低所述列线对的共模压降。
9.如权利要求8所述的方法，其特征在于，进一步包括：
响应于所述低Vt晶体管使经预充电的列线之一放电至电压低于剩下的一个经预充电列线，导通一晶体管以将剩下的一个经预充电列线充电至电源电压。
10.如权利要求8所述的方法，其特征在于，进一步包括升高所述第一晶体管和所述第二晶体管中的每一者的源极电压以抑制泄漏电流。
11.如权利要求10所述的方法，其特征在于，升高所述第一晶体管和所述第二晶体管中的每一者的源极电压包括通过NMOS晶体管将来自所述第一晶体管和所述第二晶体管的泄漏电流传导至地。
12.如权利要求8所述的方法，其特征在于，进一步包括在发展所述电压差之后断言感测启用信号以触发感测放大器中对所述电压差的感测。
13.一种掩模编程式ROM，包括：
列线对，所述列线对包括位线和补位线；
多个存储器单元，其中每一存储器单元包括晶体管对，所述晶体管对包括耦合至所述位线的第一晶体管以及耦合至所述补位线的第二晶体管，并且其中对于每一晶体管对，所述第一晶体管和所述第二晶体管之一是低阈值电压晶体管并且所述第一晶体管和所述第二晶体管中的剩下一个晶体管是高阈值电压晶体管；
用于确定所述第一晶体管和所述第二晶体管中的哪一个晶体管是存储器单元中被存取的一个存储器单元中的高阈值电压晶体管或低阈值电压晶体管的装置；
第一PMOS晶体管，其栅极耦合至所述补位线并且漏极耦合至所述位线；
第二PMOS晶体管，其栅极耦合至所述位线并且漏极耦合至所述补位线；以及
保持器器件对，所述保持器器件对被配置成通过对所述位线和所述补位线进行微弱充电来降低跨所述列线对的共模压降。
14.如权利要求13所述的掩模编程式ROM，其特征在于，所述装置被配置成检测跨所述列线对的电压差以确定所述第一晶体管和所述第二晶体管中的哪一个晶体管是存储器单元中被存取的一个存储器单元中的高阈值电压晶体管或低阈值电压晶体管。
15.如权利要求14所述的掩模编程式ROM，其特征在于，所述装置被进一步配置成响应于确定所述第一晶体管和所述第二晶体管中的哪一个晶体管是存储器单元中被存取的一个存储器单元中的高阈值电压晶体管或低阈值电压晶体管来作出位决策。
16.如权利要求13所述的掩模编程式ROM，其特征在于，所述第一晶体管和所述第二晶体管是NMOS晶体管。
17.如权利要求13所述的掩模编程式ROM，其特征在于，进一步包括耦合至所述第一晶体管和所述第二晶体管中的每一者的源极的扼流器件，其中所述扼流器件被配置成降低所述第一晶体管和所述第二晶体管中的每一者的栅极至源极电压。
CN201480042490.XA 2013-07-29 2014-07-24 具有增强安全性的掩模编程式只读存储器 Expired - Fee Related CN105453181B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/953,511 US9484110B2 (en) 2013-07-29 2013-07-29 Mask-programmed read only memory with enhanced security
US13/953,511 2013-07-29
PCT/US2014/048061 WO2015017253A2 (en) 2013-07-29 2014-07-24 Mask-programmed read only memory with enhanced security

Publications (2)

Publication Number Publication Date
CN105453181A CN105453181A (zh) 2016-03-30
CN105453181B true CN105453181B (zh) 2018-12-04

Family

ID=51300887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480042490.XA Expired - Fee Related CN105453181B (zh) 2013-07-29 2014-07-24 具有增强安全性的掩模编程式只读存储器

Country Status (6)

Country Link
US (1) US9484110B2 (zh)
EP (1) EP3028278B1 (zh)
JP (1) JP6092483B2 (zh)
KR (1) KR101720592B1 (zh)
CN (1) CN105453181B (zh)
WO (1) WO2015017253A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324430B2 (en) * 2014-04-30 2016-04-26 Globalfoundries Inc. Method for defining a default state of a charge trap based memory cell
US9378836B1 (en) 2014-12-18 2016-06-28 International Business Machines Corporation Sensing circuit for a non-volatile memory cell having two complementary memory transistors
US9966131B2 (en) * 2015-08-21 2018-05-08 Synopsys, Inc. Using sense amplifier as a write booster in memory operating with a large dual rail voltage supply differential
KR102496506B1 (ko) 2016-10-14 2023-02-06 삼성전자주식회사 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
US10586598B2 (en) * 2017-09-14 2020-03-10 Silicon Storage Technology, Inc. System and method for implementing inference engine by optimizing programming operation
US10490235B2 (en) * 2018-01-29 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Differential read-only memory (ROM) device
US10636470B2 (en) * 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme
CN110113016A (zh) * 2019-04-24 2019-08-09 华南理工大学 一种基于薄膜晶体管的自举结构放大器及芯片
US11437091B2 (en) * 2020-08-31 2022-09-06 Qualcomm Incorporated SRAM with robust charge-transfer sense amplification

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309389A (en) * 1993-08-27 1994-05-03 Honeywell Inc. Read-only memory with complementary data lines
US5412335A (en) * 1994-01-14 1995-05-02 Motorola, Inc. Area-efficient current-input filter, virtual ground circuit used in same, and method therefor
US6016277A (en) * 1997-06-27 2000-01-18 Cypress Semiconductor Corporation Reference voltage generator for reading a ROM cell in an integrated RAM/ROM memory device
US7626878B1 (en) * 2007-08-14 2009-12-01 Nvidia Corporation Active bit line charge keeper

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584969A (ja) 1981-06-30 1983-01-12 Fujitsu Ltd 半導体装置
US4599704A (en) * 1984-01-03 1986-07-08 Raytheon Company Read only memory circuit
JP2595266B2 (ja) * 1987-10-14 1997-04-02 株式会社日立製作所 Ｒｏｍ回路
US4888735A (en) * 1987-12-30 1989-12-19 Elite Semiconductor & Systems Int'l., Inc. ROM cell and array configuration
IL106513A (en) 1992-07-31 1997-03-18 Hughes Aircraft Co Integrated circuit security system and method with implanted interconnections
JPH07105694A (ja) * 1993-10-07 1995-04-21 Matsushita Electron Corp マスクｒｏｍ素子およびそれを用いたマスクｒｏｍ
US5420818A (en) * 1994-01-03 1995-05-30 Texas Instruments Incorporated Static read only memory (ROM)
US5959467A (en) 1996-09-30 1999-09-28 Advanced Micro Devices, Inc. High speed dynamic differential logic circuit employing capacitance matching devices
US5973974A (en) * 1997-09-09 1999-10-26 Micro Technology, Inc. Regressive drive sense amplifier
US6324103B2 (en) 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
JP3206591B2 (ja) * 1999-02-08 2001-09-10 日本電気株式会社 多値マスクｒｏｍおよび多値マスクｒｏｍの読み出し方法
US6473334B1 (en) * 2001-10-31 2002-10-29 Compaq Information Technologies Group, L.P. Multi-ported SRAM cell with shared bit and word lines and separate read and write ports
US20050117429A1 (en) 2003-04-28 2005-06-02 Chin-Hsi Lin Nonvolatile memory structure with high speed high bandwidth and low voltage
US7589990B2 (en) * 2004-12-03 2009-09-15 Taiwan Imagingtek Corporation Semiconductor ROM device and manufacturing method thereof
US20080008019A1 (en) * 2006-07-06 2008-01-10 Texas Instruments Incorporated High Speed Read-Only Memory
CN101197375A (zh) * 2007-12-28 2008-06-11 上海宏力半导体制造有限公司 一种掩膜只读存储器及其制造方法
JP2010211894A (ja) 2009-03-12 2010-09-24 Renesas Electronics Corp 差動センスアンプ
US7929328B2 (en) * 2009-06-12 2011-04-19 Vanguard International Semiconductor Corporation Memory and storage device utilizing the same
US8509018B2 (en) * 2010-08-12 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier with adjustable back bias
US8605480B2 (en) * 2010-12-28 2013-12-10 Stmicroelectronics International N.V. Read only memory device with complemenary bit line pair
US8339884B2 (en) * 2011-01-14 2012-12-25 Taiwan Semiconductor Manufacturing Company, Inc. Low power and high speed sense amplifier
US8570784B2 (en) 2011-07-28 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Differential ROM
JP5867091B2 (ja) * 2012-01-10 2016-02-24 株式会社ソシオネクスト 半導体記憶装置及びその書き込み方法
US8897054B2 (en) * 2013-02-18 2014-11-25 Intel Mobile Communications GmbH ROM device with keepers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309389A (en) * 1993-08-27 1994-05-03 Honeywell Inc. Read-only memory with complementary data lines
US5412335A (en) * 1994-01-14 1995-05-02 Motorola, Inc. Area-efficient current-input filter, virtual ground circuit used in same, and method therefor
US6016277A (en) * 1997-06-27 2000-01-18 Cypress Semiconductor Corporation Reference voltage generator for reading a ROM cell in an integrated RAM/ROM memory device
US7626878B1 (en) * 2007-08-14 2009-12-01 Nvidia Corporation Active bit line charge keeper

Also Published As

Publication number Publication date
JP2016528660A (ja) 2016-09-15
US9484110B2 (en) 2016-11-01
US20150029778A1 (en) 2015-01-29
KR20160039220A (ko) 2016-04-08
JP6092483B2 (ja) 2017-03-08
EP3028278B1 (en) 2019-10-30
CN105453181A (zh) 2016-03-30
KR101720592B1 (ko) 2017-03-29
WO2015017253A3 (en) 2015-08-13
WO2015017253A2 (en) 2015-02-05
EP3028278A2 (en) 2016-06-08

Similar Documents

Publication Publication Date Title
CN105453181B (zh) 具有增强安全性的掩模编程式只读存储器
KR20190122592A (ko) 메모리 셀 어레이 및 그 운영 방법
TWI483266B (zh) 具有自定時位元線增強電路之記憶體及其方法
KR20100080935A (ko) 스핀 전달 토크 자기저항 랜덤 액세스 메모리 내에서의 판독 동작을 위한 접지 레벨 프리차지 비트 라인 방식
TW200303549A (en) Programmable conductor random access memory and method for sensing same
KR20100125229A (ko) 저 노이즈 감지 증폭기 어레이와 비휘발성 메모리를 위한 방법
TW201214434A (en) Variable-resistance memory device
US9224437B2 (en) Gated-feedback sense amplifier for single-ended local bit-line memories
US8817562B2 (en) Devices and methods for controlling memory cell pre-charge operations
US9858987B2 (en) Sense amplifier scheme
JP2006324007A (ja) Ｄｒａｍアレイ用ビット線プリチャージ手法
KR102379091B1 (ko) 메모리 스토리지 디바이스에서의 누설 경로 차단
EP1665275B1 (en) Method and apparatus for read bitline clamping for gain cell dram devices
TW201316335A (zh) 記憶體裝置與執行記憶體裝置內之讀取作業的方法
JP2009116963A (ja) 半導体記憶装置
US7986579B2 (en) Memory device and method thereof
US8964479B2 (en) Techniques for sensing a semiconductor memory device
US6700811B1 (en) Random access memory device and method for driving a plate line segment therein
WO2019087769A1 (ja) 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法
US8913439B2 (en) Memory device and corresponding reading method
CN112786090A (zh) 储存器写入装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181204

Termination date: 20210724

CF01 Termination of patent right due to non-payment of annual fee