TW466750B - Semiconductor device and production thereof - Google Patents

Semiconductor device and production thereof Download PDF

Info

Publication number
TW466750B
TW466750B TW089122508A TW89122508A TW466750B TW 466750 B TW466750 B TW 466750B TW 089122508 A TW089122508 A TW 089122508A TW 89122508 A TW89122508 A TW 89122508A TW 466750 B TW466750 B TW 466750B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor device
patent application
scope
conductive
Prior art date
Application number
TW089122508A
Other languages
English (en)
Inventor
Toru Tatsumi
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW466750B publication Critical patent/TW466750B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

'4667 5 0 五'發明說明（1) 【發明之背景】 發明之領域 本發明係關於一種具有電容器元件的半導體裝置，及 關於製造此裝置的方法。本發明尤有關於高介電常數膜或 鐵電膜的結構，二者皆可使用於半導體積體電路的電容器 中’及利用有機金屬氣體作為原料而得，及關於形成如此 的膜之方法。 先前技術之描％ 近年來有積極的研究及發展於利用鐵電電容器的鐵電 記憶體、利用高介電常數電容器的動態隨機存取記憶體 (DRAMs)等《這些鐵電記憶體及DRAMs包含選擇性電晶體， 每f電容器連接至個別選擇性電晶體的一擴散層，作為記 憶單體及儲存資訊。鐵電電容器利用由pb(Zr，Ti)〇3 (以" 下稱為PZT)或類似物組成的鐵電膜作為電容絕緣膜，可 匕鐵電膜儲存非易失的資訊，，高介電常數電 2n f 2a，sr)T103 (以下稱為BST)或類似物組成的 j · *數溥膜作為電容絕緣臈，因此可顯示出 結J中被製造。當使用如此的陶竟材 二 的陶瓷材質電力分隔是非常重要。 上 於固用：積成薄陶究膜的方法，曾有人提出關 π 口相〜膠體法、濺射法及CVD法等的報告。 在固相-膠體法中，將溶觫仇士& 口 ° 料，利用旋轉塗佈法，塗佈於具、有機溶劑的有機金屬材 饰於具有下方電極形成於其上的
第5頁 466750 五、發明說明（2) 晶圓上，將塗佈後的材料在氧氣中鍛燒而結晶。在此方 法，結晶所需的溫度非常高’因為結晶發生於固相；在 PZT的情況’獲得足夠鐵電性質所f結晶溫度為6 0 0 °c，在 BST的情況，獲得足夠高介電常數性質所需結晶溫度為6 5 0 °C。在上述方法中’有一個問題為形成晶體的方位不均 勻。此外’固相-膠體法難以運用於大直徑的晶圓，因為 其較劣於不同層表面之塗佈能力，不適合用於高積體裝 置。 在濺射法中，利用與要形成的膜同樣材料之燒結陶瓷 把及（Ar + 〇2)電漿’實施反應性的濺射法。將膜形成於具 有電極的晶圓上。而後將膜在氧氣中锻燒而結晶。利用大 直控的乾得到均勻的膜’利用高能量產生電漿而得到足夠 的膜形成速率。然而，在濺射法中結晶所需的溫度也是非 常高；在PZT的情況，獲得足夠鐵電性質所需結晶溫度為 6 0 0 C，在BST的情況，獲得足夠高介電常數性質所需結晶 溫度為65 0 C。此外在濺射法中，因為所得膜的組成本質 上取決於使用靶的材質，改變膜組成需要改變靶，此由操 作的立場為不利β 在CVD法中，將氣態的原料混合物轉送至容納受熱基 板的容器内，在其中形成膜吖VD法在大直徑晶圓的膜均 勻度及不同層表面之塗佈能力上較優，被視為能大量生產 ULSI有希望的技術。組成形成陶瓷膜的金屬包括心，sr, Pb， Ti’ Zr， Ta’ La,等等；然而，它們適合用做為 VD原料的氫化物或氯化物在種類上非常少，因此使用這
第δ頁 4 6 67 5 0 五、發明說明（3) ' -- ，金屬的有機金屬於_中。然而，這些有機金屬.具有低 ^氣壓’在室溫大部份為固體或液體，要利用載體氣體來 轉送。 “然Γ ί實施如此的轉送中，難以定量載體氣體中的 有機金屬氣體流量’並精確控制有機金屬氣體流量。這是 因為載體氣體所含的有機金屬氣體量大於用原料槽溫度決 定的飽和蒸氣麈相對應的量’且因為有機金屬氣體流量不 僅受載體氣體流量影響’同時受固體原料的表面積 :溫度等等影響。根據在日本應用物理雜结第32期(1 9 9 3 ) 第4175頁中說明利用CVD形成ΡΤ0(鈦酸鉛，pbTi ， 成ΡΤ0膜的溫度非常高（ 5 70 QC)中的晶體方位不一致。 在傳統生產鐵電記憶體及DRAMs*，曾利用上述方法 = 器的介電膜。然而，在這些方法巾，在氧氣環境中加 …如60 0 C以上的高溫為必要，晶體方位的控制曾為困 難。 ，说明於半導體裝置的結構。為了要使得半導體 的母個鐵電電容器或高介電常數電容器適當的作用，需 f任何一個電容器的電極電路連接至選擇性電晶體的 層。傳統的DRAMs曾普遍利用電容器結構，使用連接至 擇性電晶體的一層擴散層的聚矽作為電極，並將電容絕緣 薄膜如Si〇2膜、S“N4膜或類似物形成於聚矽上。然而:因 為上述陶瓷薄膜為一種氧化物，當把膜直接形成於聚矽上 時’將聚矽氧化，而不可能形成良好的陶瓷薄膜。因此， 1 9 9 5年科技論文的VLSI |科技摘要的專題論文集第123頁中 第7頁 46675 0 五、發明說明（4) 說明;種單體結構，其中將電容器的上方電極及擴散層利 乃專的金屬線連接。此外，1994年的國際電子裝 置會曦科技文摘第843頁說明利用TiN障礙金屬在聚矽上形 成pzt絕緣膜的技術。有關DRAM，例如，1 994年的國際電 子裝置會議科技文摘第831頁說明一種技術於聚矽插頭上 形成的RuiVTiN下方電極上形成ST〇(鈦酸鰓，SrTi 膜 作為絕緣膜，以形成一電容器。 在發展細微電容器結構中，製造鐵電膜或高介電 膜的傳統方法曾有絕緣膜結晶需要高溫之上述問題， 明於下之有關蚀刻的問題。 高介電常數或鐵電電容器至今製造如下。首先，如圖 1 7(A)所示，將元件絕緣區丨丨i、源極/汲極區〗丨2、閘極 1 3等形成於半導體基板丨〗〇上。而後，如圖1 7(b) 示，將内層絕緣膜114利用沉積形成，將金屬插頭115形 成，之後依序將下方電極膜1〇1、電容絕緣膜1〇2 y 極膜⑷形成。之後，自上方電極膜至下方電極膜行方^ 式蝕刻，以形成彼此分離的電容器。 、仃乾 作為高介電常數或鐵電電容器下方電極的材在 多案例中使用貴重金屬(如Pt，Ir或Ru) :在； 方電極膜的#刻通常利用研磨來施行，因為上= 利用反應性蝕刻來腐蝕。下方電極膜 2 = j 膜102的末端外曝的狀況下實施。在圖17(B)的步驟之 若是將蝕刻施行於垂直方向，在下方 I才盈刻期間，由 於研磨，下方電極膜的蝕刻渣滓出現 j Π 由 %，此蝕刻渣滓附著於
第8頁 4 6 6 7 5 Ο 五、發明說明（5) 電容絕緣膜1 0 2外曝的末端。M ,, 嘴據指出此附著引起電，容器短 路0 因此，為了避免電容哭^ π凡电合短路，在圖丨 的蝕刻通常如圖1 7 (C)所示，利用播ΜΜ , τ騍之後 ^ λ 、，站认社 和用淹射法银刻電容絕緣膜 =來施灯’以致於餘刻後的電容器具有漸尖的表面 ”4。然而’在此蚀刻中’電容絕緣膜不可避免地在期末 μ只古虽电合面積變小（電容器變精細），受 損面積對整個電容面積的比彳丨傲 . 只J比例變大，因此，由於蝕刻電容 劣化變成一個嚴重的問題。叙右丨士、，知小 蚀哀】成漸A的側面不適合用來 製造小電容器。 因此，本申请人在日本專利申請案編號n_〇5323g中 提出一種生產電容器的方法，包含先蝕刻下方電極膜1〇5 以形成理想_形狀的下方電極，如圖丨8(A)所示，而後，如 圖18(B)所示，形成電容絕緣膜1〇6及上方電極膜1〇7，接 著僅触刻上方電極膜以形成理想形狀的上方電極。在如此 的電容器結構，如圖1 7 ( C)所示之電容絕緣膜]〇 6末端的蝕 刻並不需要，可避免上述在電容絕緣膜末端的蝕刻受損。 此外’可將上方電極形成作為極板配線；所以，不需如同 傳統電容器在每個上方電極上形成極板配線，可降低製造 成本。此外’可將在形成極板配線期間出現的鐵電膜劣化 減至最少"再者，蝕刻期間不需成錐形，此方法適合用於 生產精細電容器。 然而’只要是利用固相-膠體法或濺射法形成電容絕 緣膜’在此方法中也需要6 〇 〇乞以上高溫的結晶溫度。使
第9頁 46675 0 五、發明說明（6) " ' ' ~· 用如此高溫在二氧化矽外曝部份造成反應，在金屬組成電 容絕緣膜及二氧化矽膜之間無電容器形成。此帶來彼此分 離的下方電極之間不足的絕緣。此外，金屬通過二氧化石夕 膜擴散’大幅劣化形成於下方的電晶體性質。 同牯，本案發明人提出一種方法，不需高溫結晶溫 度’即在曰本專利申請案編號1〇_219184中（在本申請案提 出時尚未公開），在450 °C以下的溫度形成金屬氧化物介電 ，的CVD法。以此方法，可避免膜金屬與二氧化矽膜外曝 邛份之間的反應，可解決上述問題。 然而.，進一步研究之後，本案發明人得知當把理想形 Μ ί二，電極形成於二氧化石夕膜上，而後利用有機金屬原 =籍CVD法，將電容絕緣膜形成於其上，看來有些例子在 ^:，巧地分離的下方電極上無結晶發生於電容絕緣膜區 :丄邰伤。陶瓷絕緣膜只有在結晶後才顯示優越的性質， 常數、鐵電性，；所以，除非結晶發生，在精細 =奋器電極不能得到充分的電容或自動極化。 【發明之概述】 具有=工，—步改良上述技術，本發明目的在於提供一種 :、化的ί: i件的半導體裝置’即使在將此電容器元件微 性化的隋形時，該電容器元件亦具有優越之性質及可靠 器元目的也在於提供一種具有優^抗雜訊性的電容 裔兀件之半導體裝置 电谷 本發明目的也在於提供一種方法，藉由確實地在低溫
466750 五、發明說明（7) 實施電容器的金屬氧化物介電膜結晶，尤其是 型晶體，來製造具有電容器元件的半導體裝置，ς礦 電容器元件以細微結構製造，其於性質及可贵从值之將此 养性優越。 本發明目的亦在於提供一種具有優越抗雜訊性雷办 器元件之半導體裝置的製造方法。 4 ^ 因此 的半導體 鈦礦型晶 電極，依 此半 在金屬氧 驅物形成 的外面， 活性前驅 核能夠形 ，本發明係關於 裝置，各電容器 體（以αβο3代表） 此順序疊置於半 導體裝置包含一 化物介電膜形成 的材料製成；此 距離不大、於由電 物擴散距離，寬 成的寬度。 一 ，〜屯令兀’ 兀件分別為由一下方電極、一< 的金屬一氧化物介電臈及一個上^ 導體基板上而愚成者；
層幫晶的導電惶膜，由能； 上催化金屬氧化物介電膜’活性〕 幫助結晶的導電性膜形成於陣； 容器陣列中最外端的下方電極： 度至少奉於金屬氧化物介電膜^ 本發明亦關於包含多個排成陣列之電容器元件的半導 ，裝置，各電容器元件分別為由一下方電極、一鈣鈦礦型 晶體（以AB〇3代表）的金屬氧化物介電膜及—個上方電極^， 依此順序疊置於半導體基板上而構成者；
=半導體裝置包含一層幫助結晶的導電性膜，由能夠在金 多^化物介電臈形成上催化金屬氧化物介電膜活性前驅物 =、的材料製成；此幫助結晶的導電性膜覆蓋至少1 〇 %半 導體裝置的面積。 在本發明中，可將幫助結晶的導電性膜及下方電極形
466750 五、發明說明（8) 成於相同或不 在上述各 恰好在金屬氧化物介電 本發明更有關於一 裝置包含多個排成陣列 為由一下方電極、—名弓 一個上方 同高度的 個情況中 化物介電膜及 上而構成者； 此方法包 在絕緣膜 層膜分別由導 能夠在金屬氧 性前驅物形成 器陣列面積的 之活性前驅物 晶核能夠形成 在已形成 上形成金屬氧 本發明更 裝置包含多個 為由一下方電 化物介電膜及 上而構成者； 此方法包 表面上。· ，幫助結晶的導電性膜較好形成於 膜形成前暴露出的表面上。 種半導體裝置製造方法，該半導體 之電容器元件，各電容器元件分別 鈦鑛型晶體（以A B 〇3代表）的金屬氧 電極，依此順序疊置於半導體基板 含如下步 上形成下 電性材料 化物介電 的材料； 外面，距 擴散距離 的寬度； 的下方電 化物介電 有關於一 排成陣列 極 一鈣 一個上方 方電極及 製成，其 膜形成上 此幫助結 離不大於 ，寬度至 及 極及已形 膜。 種半導體 之電容器 欽礦型晶 電極，依 幫助結晶的導電性膜；兩 中幫助結晶的導電性膜為 催化金屬氧化物介電膜、、舌 晶的導電性膜形成於電容 由陣列最外端的下方電極 _少等於金屬氧化物介電膜 成的幫助結晶的導電性膜 裝置製造方法，該半導體 元件’各電容器元件分別 體（以ABO3代表）的金屬氧 此順序疊置於半導體基板 含如下步驟：
46675ο 五 發明說明（9) 在要形成下方電極的絕緣膜上敏 膜，以便覆蓋至少1 〇%半導體裝置/成幫助結晶的導電性 導電性膜為能夠在金屬氧化物"介的面積；此幫助結晶的 物介電膜活性前驅物形成的材料。骐形成上催化金屬氧化 在本發明的方法中，較好的是 形成幫助結晶的導電性膜及下方 種導電性材料來 形成於絕緣膜_L，將此膜蝕刻 導電性材料的膜 結晶的導電性膜個別的模式。 f形成下方電極及幫助 同時在本發明的方法中，較好 為起始條，件）下實施金屬氧化勺疋第一個條件（其 二個=其為後來條件）下實施f這膜兩^成’=在第 膜形屬氧化物介電膜上述形成的-個在 物介電膜材料：：：下’使用：有種類之舞變成金屬氧化 的初妒曰、核$、、幾金屬材料氣冑’將鈣鈦礦型晶體結構 =始層形成於下方電極χ，在膜形成的第二 异於、认使幫助結晶的導電性膜及弼鈦礦型晶體結構成 贡於初始晶核或初始層上。 在實行金屬氧化物介電膜上述形成的另一個方法中， 膜形成的第一個條件下，僅使用一些種類的要變成金屬 化物介電膜材料的有機金屬材料氣體’將鈣鈦礦型晶體 m構的初始晶核或初始層形成於導電性材料上，在膜形成 的第一個條件下，使鈣鈦礦型晶體結構成長於初始晶核或 初始層上。 【發明之詳細說明】
4 6 675 Ο 五、發明說明（10) ---- 如先前所提，當多個下方電極形成於二氧化矽膜上， 而後以㈣法，使用有機金屬原#，在其上形成電容絕緣 膜’於某些例子中，在每個精細地分隔的下方電極上，出 現沒有結晶發生的電容絕緣膜區域。本案發明人對此原因 深入研究。 、圖1顯示形成電容器元件的一層級，其中由預定材料 製成的下方電極膜已經党到蝕刻而形成預定模式的下方電 極。圖1(A)顯示一個完整的晶圓，及在晶圓3〇1上的一些 晶片30 2。在每個晶片30 2中為下方電極陣列3〇3，包含有 大量電容器元件。圖1(B)顯示出下方電極陣列3〇3的放大 視圖及，如圖1(B)所示，下方電極陣列3〇3包含大量下方 電極304 〇 在實際的電子裝置中，下方電極的總面積與晶片的總 面積相較而言非常小，約為後者的1/1〇至"〗，〇〇〇。在已 經形成彼此分離的下方電'極的一層級中（圖j的層級）二氧 化矽膜（絕緣膜）暴露於晶圓的大部份。 ’ 根據本案發明人的研究，當下方電極膜利用其材料形 成大面積，而後將電容絕緣膜形成於其上，電容絕緣膜容 易結晶。另一方面，當電容絕緣膜形成於如二氧化矽膜或 類似物之絕緣膜上’電容絕緣膜的結晶幾乎不發生。 利用C V D在下方電極上形成金屬氧化物介電膜時，在 電極上形成晶核至為重要。當無晶核形成於CV])的起始階 f ’ CVD接下來的階段中，無晶體生長發生。在CV])的起始 階段中’有機金屬材料氣體分解於下方電極上。相信是下
第14頁 46675〇 五、發明說明（11) _ 方電極的材料作用為分解 促進此特定有機金屬氣if金屬氣體的強腐媒，並 形成金屬氧化物介電：體成為活性前驅物，其幫助 所提的分解，在二氧化矽膜上u大致上不會催化上面 性前驅物極少。當每個下方:目将定有機金屬氣體的活 容絕緣膜的結晶被阻止，因，，面積小時此也為真，電 細微下方電極上不可得。告ς a ^形成所需成份的比例在 容絕緣膜覆蓋，電極不再; ，的表面已經完全被電 絕緣膜上原料氣體分解效率控制電=緣；的組'受電容 介電膜形成於細微下方電極陣列上時八二巴金屬氧化物 地在下方電極陣列的中心附近上進r ，2電臈的結晶輕易 外圍的電極上，結晶幾乎不發生進仃。另…，在陣列 介電膜活性前Ϊ物;开：示塞/把能夠催化金 的功用）排列作為幫助結晶的導電性於^方電極 介電膜Λ Λ使Λ車列外圍\下方電極上，金屬氧化物 使在下1r屬氧化物介電膜形成的活性前驅物，即 生.產峰&極陣列的外圍形成的結晶的導電性膜上也有發 成1访^的活性前驅物擴散至陣列外圍的下方電極上形 方曰^極I需的金屬组成份得以存在’即使在陣列外圍的下 圖3為下方電極陣列外圍（右上方角落）之放大視圖。 第15頁 46675 Ο 五、發明說明（12) ___ 由每個最外端下方雷梳s & 等於或小於金屬氧：物八：：結晶的導電性膜3 °5’的距離d 性前驅物的擴散距離活性前驅物的擴散距離。活 距離。當由幫助結驅物用來形成晶核可移動的 的活性前驅物種類二催分解所形成 (壓力及溫度1;:。視；：的原料氣體、臈形成條件 的距離d逐漸由小、门。虽在-組實驗中，將每個實驗中 圍的下方電極上的锋曰^ '距離’觀察到在靠近陣列外 性前驅物的擴散距雜"士實輕易測定）定作為”活 常;易地㈣’活一 動，活性it二 低時，活性前驅物可輕易地移 a生剛驅物的擴散距離通常很大。 條件^在^力約1X 10-2至lx 101^及溫度約3〇〇至450 t的 物的擴义成含鉛氧化物介電膜，一般可發現Π活性前驅 散距離"在2 〇以m以下的範圍内。因此 最外端的下方電極至幫 $ 了將從母個 設定於較杯,wn 導 的距離d適當地 佳為5二於1…Μ圍内，特別佳為以下，最 同時’從晶核形成的立場來看，距離d 一般沒有下
第16頁 466750 五、發明說明（13) 限。距離d至少為可將幫助結晶的導電性带 個最外端下方電極分離的最小距離，通電制絕緣'及與每 鄰兩下方電極分開的距離，.即圖3的q。因製成不小於相 最外端的下方電極至幫助結晶的導電性 可將從每個 設定，以便通常為不小於相鄰兩下方電極適當地 但小於1 0 // m ’較好為5以m以下。 刀#的座離q， 幫助結晶的導電性膜需要具有一面处 晶核形成所需的活性前驅物量，並需要在此夠產生用於 垂直向外前進的方向上具有至少某一寬声自下方電極陣列 始晶核的寬度（此寬度以後稱為"能夠形起即=夠形成起 11，視金屬氧化物介電膜形成條件而不同）。始晶核的寬度 幫助結晶的導電性嗥305寬度界必需至少為。因=，圖3的 始晶核的寬度。當將寬度W逐漸做小，出、、上g述能夠形成起 介電膜於下方電極陣列外圍的附近之電容写、_有無結晶的 將能夠結晶的最大距離作為能夠形成起:晶=2寬，”此 其可由實驗輕易地測定。 見度’ 當在如上述之條件下’約h l0Hx Μ 力及 約300至45 0 Ϊ(溫度），形成含鉛氧化物電一；窗及 W為15一以上，較好為2”m或以上，=為3〇:寬或度 以上，雖然視膜形成的條件而稍有不同。寬度W可為丨〇 〇 # ffl或以上，甚或5 00 # 01或以上，除非需要小的w。此外，可 將幫助結晶的導電性膜形成來履蓋除了導電性膜必定不可 形成於其表面上的部份外’所有半導體裝置的表面。 在本發明中，在許多情況中，將下方電極及幫助結晶
466750
五、發明說明（14) 的導電性膜形成於相同高 上，如陳列於後的實例中^表面上，例如在平i絕緣膜 助結晶的導電性膜形成於=二然而，可將下方電極及幫 每個最外端的下方電極^ 同=度的表面上。亦即，只要 不大於活性前驅物的擴=助結晶的導電性膜之間的距離 同的時候，活性前驅物移^ ’即，有如上述表面高度..不 合本發明的要求，導雷从⑽身具有不同表面高度，只要符 因此，本發明Πί，可展現預期效果。 製成之幫助結晶的導電1於將可與下方電極相同的材料 面，在從電容器陣列區‘，L形成於電容器陣列區域的外 介電膜的結晶確實地;丄、〔圍的此距離内，金屬氧化物 在此區域及形狀在最外端的下方電極上， 以，只要達到上述主：引=氧化物介電膜的結晶。所 的形狀，不偈限於以下顯示的二的可採取不同 落的放大視圖中。 '實例各顯不於陣列的右上方角 顯示出下方電極陣列及幫助結晶的導電的 狀之實例。在此實例中，蔣螫站沾曰阳扪导電性膜的形 份排除於圖3的圖夕卜。即使杏導y:的導電性臈的角落部 在陣列角落的下方電二 姓曰二，將具有與下方電極3°4相同形狀的幫助 、、’口日日的導電性膜30 5 (虛擬下方電極）形# j二二 邊。這此虛擬下方雷極不I用祚泛1成於下方電極的週 也一此狹厂方電極不疋用作為電容器元 466750 五、發明說明（15) ______ 中’雖然為了簡化’將虛擬電極的三「 電極陣列的外面，它們是形成於陣列區丁 ，'員不於下方 虛擬電極的三排（或行）的寬度w變成至°°小-.面，以致於 寬度。當把幫助結晶的導電性膜形成於下^夠形成晶核的 面，當虛擬下方電極每個有與每個下方極陣列的外 高度’下方電極陣列及幫助結晶的形狀及 極)具有相同的熱輻射比率模式、方電 介電膜形成期間變得均句於陣列中：u屬氧化物 的品質及厚度在陣列的中心及陣列 上皆非常均勻。 丨固一書的下方電極 305 JW:,5(B)中所示，可將幫助結晶的導電性膜 30=成為许多虛擬下方電極’各大於每個下方導電極： 同時，如圖6中所示，可將幫助妹曰 電極3 0 4。 具有缺口(或孔洞)。 的導電性膜3°5形成為 自分具助或结二^ 間隔寬度Μ圖5⑻]及缺口 L3 [圖6 ]較好=中』斤示二 驅物的擴散距離。當缺口⑽ 活 驅3^?生則 ;，幫助結性膜不t近τ、方擴散距 幫：金屬氧化物介電臈的膜形成。在此， ： 的寬度相同時’結晶發生而無失…與；;= 4 6 6 7 5 Ο 五、發明說明（16) 電性膜的寬度視導電性膜的位置而不同的情況相肉。 當幫助結晶的導電性膜是在多個彼此各自分離的位置 時，如圖5(B)中所示，在圖5(Β)中的距離。在下方電極陣 列的鄰近，必須為"不大於活性前驅物從每個最外端下方 電極的擴散距離"。 风極陣列的形狀一般為正方形或矩形 下方電極以矩陣模式排列。然而，此形狀不僅限於此。可 I :電極陣列的幫助結晶的導電性膜形狀適當地決 i個電極陣列的形狀’以不大於活性前驅物從 下方電極的擴散距離之距離，在寬度至少#於 能夠形成金屬氧化物介電膜的晶核的寬^寬度至^於 下方.電極及幫助結晶的導電性旗异报士、μ a n # 如層間絕緣膜或其類似物成：絕緣膜上， 觸插頭或其類似物，形成“方電極連接至每個接 膜，使用二氧化砂膣、&緣膜内。例如，作為絕緣 膜。分•相鄰兩個下方口 層間絕緣膜的絕緣 有足夠的電絕緣。當此寬寬度了為U1心以上，以 場，相鄰兩電容器之間可^ ^丄由於介電膜内部的電 最適當的條件。 發生故障；所以，需要選擇 在本發明中，下方電極 =多層構成。在實際的半3 = ^的導電性膜可由單 :多原因。在每個情況中，置中，通常使用多層有 :f膜的表層’在其上將要开，：方電極及幫助結晶的導 由導電性材料製成，利：：屬氧化物介電膜 在利用有機金屬材料繼中化要 V!4 6 67 5 Ο
學作用當作為觸媒。作為如此的暮雷从^ 例如 ，高熔點金屬如Pt， lr η /材料，可提到有 ，Ku， T1， W 黧曾 氮化物及其類似物。較姐沾枯a _ ’寻’及其氧化 、u， i 1, W 裳哲 物二氮化物及其類似物。較好的特定實例二’，其^ Ir2〇, Ru02, TiN 及WN ;更佳的特定 ^為pt， lr, RUi Ir02 及1?11〇2。 貝1J 4Pt，ir，RU， 當使用多層，可將最下層的材料選 一Pt/TiN/Ti結構（Ti為最下層），了〇作用=選2。當使用 障。在此結構中，T i N高度排列於（丨丨i )中:=擴散的屏 ，⑴”中。當使用本發明的CVD時，優點：：屬= ::膜也輕易地排列，而其結晶性佳(此為 氧化物 方法所不能預期的）。®為W⑷也料用作 觸先I膜 一Pt/TiN/Ti/W結構（W為最下層）也可適合用作本 方電極及幫助結晶的導電性膜。 β的下 在本發明中，下方電極及幫助結晶的導電性膜可由一 種材料或不同材料製成。較好的是為了製程簡化，' 使用一 種材料，將下方電極膜形成在生成於半導體基板上的絕緣 膜上（此絕緣膜可具有不同高度），而後實施模製以同時形 成下方電極及幫助結晶的導電性膜。 作為以A B Os代表的#5鈦礦型金屬氧化物介電膜，在本 發明中作為電容膜，可被提到，例如，STO[SrTi〇3]， BTO[BaTi〇3]，BST[(Ba，Sr)Ti03]、PT0[PbTi03]， PLT[(Pb，La)Ti03]、PZT[Pb(Zr，Ti)03]、 PLZT[(Pb，La)(Zr，Ti)03]，PNbT[(Pb，Nb)Ti03]、 PNbZT[(Pb，Nb)(Zr，Ti)03]，由上述金屬氧化物中以至少
466750 五、發明說明（〗8) —-- 一種由Hf，Μη及Νι選出的金屬氧化物取代以（若存、在）而得 到的金屬氧化物。
在這些金屬氧化物中，較好的為含有pb作為元的 金屬氧化物，特別佳的是PT〇、PLT、pLZT、pNbT、pN 及由上述金屬氧化物中以至少一種由以，Mn&Ni選出 屬氧化物取代Zr(若存在）而得到的金屬氧化物。 在本發明中，為了使金屬氧化物介電膜具有辦欽 以AB〇3代表的結晶結構，在晶核上生長，可用任何製膜 法，在其中晶核的形成受幫助結晶的導電性膜促進。辦 =i Γ種方法較好，在其中對起始膜形成的第一個條件和 對隨後膜形成的第二個條件為不同。亦即，較好的=， 此，形成方法中與傳統方法（在此將膜形成法在固定疋’ 下貫施）比較’對於形成初始核或鈣鈦礦型晶體結構於 方電極上的第一個條件、允許與第二個條件不同，以伟、 礦型晶體結構的膜生長於第一個形成的核上。第一 ’， 個條件個別選出最適宜條件。在如此條第二 得到薄膜，其優點在於方位、結晶性及反;：可 ^核指的是結晶的一種狀態，在其中，晶核存在：； 島，而初始層指的是結晶的一種狀態，在复 二形=續的，。在適當的條件下藉由實施製膜； 及初始層二者包含好的結晶核。 σ核 作為利用第一及第二製膜條件之如此製膜方法， 如’⑷—種方法其中’在用來製膜的第_:皮 件下，使用所有要變成金屬氧化物介電膜的材料之有:=
第22頁 46 675. Ο 五、發明說明（19) 屬材料氣體’將初始核或初始層，二者為鈣鈦礦型 士 構，形成於上述導電性材料上，並在用來製的曰一日: 件下，践鈦礦型晶體結構的膜生長於初始核或條 上，及（b) —種方法其中，在用來製膜的徊 僅使用-些要變成金屬氧化物介電膜的材料之有：：：分 料軋體，將初始核或初始層，二者為鈣鈦礦妹 形成於導電性材料上，並在用來製膜的第二個構蚀 鈣鈦礦型晶體結構的膜生長於初始核或初始層上。 一般說來，鈣鈦礦型晶體結構以ab〇3代1表，装 A佔據位置A，元素B佔據位置B。在“〇3中有._ =、 及凡素B各包含多種金屬元素。#將具有如此約欽、二、曰 體結構的金屬氧化物介電膜利用CVD.，根據上 曰曰 成於導電性材料上’在膜形成的第一個條件下方利法用= 種2的原料氣體來變成金屬氧化物介電膜將某種礦 晶體的初始核或初始層（其中某一些分子已被結晶於要形 成的膜之方向上）形成；而後在能夠自 膜 二個條件下，使晶體生長進行於初始核或初：層膜 Ϊ性：:ί有一致方向的鈣鈦礦型晶體結構的膜形成於導 入料動控制的膜形成條件意指該原料氣體的 入枓條件可使具有化學計量的組成份及一致方鈷 =晶體結構的膜自動的形成。例，參照圖16，將能夠自 動控制的膜形成條件解釋於形成ρζτ膜的例子。
Pb(DPM)2 0.2 SCCM ^Zr(〇tBu)4 0.0 5 SCCM ^Ti(〇iPr)
第23頁 4667 5 Ο 五、發明說明（20) 0.25 SCCM及Ν02 3.0 SCCM流量的條件下4〇秒實施'膜形 frr〇M ^ # ^ ^ ^ ^ ^ ^Zr(0tBu)4 0.2 2 5 ^ 1 r、〇· 2 SCCM 及N02 3· 〇 SCCM 流量保持固 ^測量形成的膜中(Ti+Zr)/pb的改變。結果顯示於_ …-Ϊ上述f形成中’在A空容器中的總氣體壓力為 丄广3二4為m膜形成的基板’過去使用的矽晶圓具有 =厚：二氧化石夕膜於其上，進-步具有以滅射法形成有 nm的Pt膜於其上。膜形成的時間為600秒，膜厚声 ，f1〇〇niD。膜的組成以螢光X射線分析測定。當Pb原料： 流量增加至〇. 15 SC⑽時，組成達到化學計量的組成份的 膜的組成保持相同直到將流量增加至〇. 25 SCCM ;得 有一致方向的鈣鈦礦型結構的晶體^ 因此，顯示出在特殊條件的範圍内，A及8位置的 例，即Pb及（Ti + Zr)的比例為化學計量的比例（1 : =制的膜形成為可行。這是基於下列機構。州有^ 屬材料氣體在PZT表面上被分解並氧化變成為pbG ’
Pb〇對m具有低附著係數，在ρζτ表面上僅有含pb有機為金 屬材料氣體流不能造成膜形成。當將Ti及&與” 一入 料，在PbO被釋放入氣相前，於Ρζτ表面上的1^〇與以或^ ^ 口，並固定於PZT表面上。即使當含Pb材料氣體以某過 ^入料時’部份不能與Tiwr結合的Pb被釋放至氣相。結 果，，當以原料氣體的特殊比率將原料氣體混合物入料，可 自動控制地（自動地）得到具有化學計量比例的組成份的 五、發明說明（21) 在^形成鈣鈦礦型的金屬氧化物介電薄膜，如ρζτ、 BST、或其類似物在以或卜的電極上，最重要的事 fs曰，結構不同於鈣鈦礦晶體結構的電極上產生鈣鈦\ 電極上賴鈦確金屬氧化物介電薄膜以下列= Ϊϋ二即’首先，原料氣體的分解發生於電極上；Μ 成”驅物吸附；將其結合而形成晶核；晶核生長 胃。在晶核的形成中，在電極上 度疋以各個原料在電極上的分解效 物浪 濃度維持為要形成的膜之；相電極上的活性前驅物 礦型晶核。久μ s ^ w，成，不會產生理想的鈣鈦 於在pztV體:八：玄電極上的分解效率及附著係數不同 核的期間理^且成的膜，在下方電極上形成初始 本a賤，，又有理想的結晶發生。 組成下發現’可使佔據位置A的元素易地與 電極。所支導電性材料成合金，並隨後輕易地擴散入 成的第一個條1了避免電極表面上元素人的耗盡，在膜形 的第一個條S下下，將元素1以增量入料較好。在膜形成 與在能夠自：可將兀素A以高達元素B的10倍量入料’ ^或元素B為多第f;膜形成條件比較。當元 決是基於多链^ ί 成，兀素A的量或元素B的量之取 疋素的總量。例如，在ρζτ膜形成的例子 五、發明說明（22) 中，將PZT的核生長於丁 之膜形成的第一 最Λ Λ 晶的導電、性膜上 料量大於在ΡΖΤ核自動开士、有地進订，以使得料的入 第二個條件；因而自動二成二想組成份的ρζτ膜之膜形成的 成的膜之理想組成，活：前驅物濃度維持為要形 在膜組成元素中ρ良生長於晶核上。 應，輕易地自電極上、、肖最易與下方電極反 於膜形成的溫度二與：方電極之間的反應取決 與下方電極之間較古的及2 2，較鬲的膜形成溫度造成外 形成篦一他W夂灿间的反應性，因此，在產生PZT核的膜 形成第一個條件下，Pb入料量較好Au p+ 1 & J膜 與有較高的反應性；J大心=材： 成乂需要入料的Pb#料需大量。：下製 度㈣材料4::=::需大量。雖然增加量的程 的人素組合’_料 :效;是因為2養在電極上的分以分 下，僅使用ί 士·η;:，在用來製膜的第一個條件 初始層’並在用來製膜的第二個條件^體^成初始核或 核或初始層上。在上述方法⑻ 下，、使膜生長於初始 的第一個條件，可輕易地將每㈣生/始核或初始層 組成的晶核。 確控制因為形成簡單 4 6 6 7 5 Ο 五、發明說明（23) ' --- 例如，當ΡΖΤ膜形成’可輕易地控制第一個製，膜條件 當產生的核具有簡單的ΡΤΟ二部份組成；當BST膜形成，可 輕易地控制第一個製膜條件當產生的核具有簡單的BT0或 STO的一部份組成。原因為核組成物的控制僅需兩個元 素。當將核形成實施如上，第二個條件下的膜形成（其使 能夠可自動控制PZT或BST形成）可在形成的核生長成初始 層（亦即，在初始核存在的階段下）前實施，或是可在形成 的核生長成初始層後實施。一旦鈣鈦礦型晶核已形成於下 方電極上時，由原料氣體產生的活性前驅物可引起在形成 的晶核上自動的晶體生長；所以，利用轉變至第二個製膜（ 條件，可得到良好的晶體。 利用控制在第一個條件下形成初始核或初始層所需的 時間，可控制生長在初始核上的金屬氧化物膜晶體的顆粒 大小。為了非常嚴密地控制晶體的顆粒大小，在第一個製 膜條件下較好僅形成初始核而不形成初始層。 用於本發明的有機金屬材料氣體為需要形成以AB代 表的鈣鈦礦型晶體結構的氣體，具有鐵電或高介電常數性 質。當PTZ膜形成，可提到有，例如，雙二 pivaloylmethanate 鉛[Pb(DPM)2]、肆三級丁醇銼 [Zr(0tBU)4]、及肆異丙醇鈦[Ti(0iPr)4]。當BS1:膜形成，丨 可提到有’例如’雙二pivaloylmethanat_[Ba(DpM) 2]、雙二 pivaloylmethanate 勰[Sr(DPM)2]及肆異丙 [Ti (Oi Pr)4 ]。 較好將一種氧化氣體加入有機金屬材料氣體中以避免
466750 五、發明說明（24) 由於氧氣缺乏引起在導電性材料的表面上形成合金，確 充分的氧化。作為氧化氣體，可使用二氧化氮 '臭氧、呆 氧、氧離子或氧自由基。二氧化氮的強氧化力特别佳。 在本發明中’在膜形成期間使用的壓力可適當的選 擇’以符合使用的膜形成方法。在上述方法（a )及（b )中 在膜形成期間的總壓力較好設定為丨Pa或以下。使用如 的低壓可使得在低溫下形成高定位的膜。由膜形成迷率 的立％’壓力也較好為pa或以上。發現到當壓力 上述範圍内，即使溫度是45{rc或以下，幾乎所有形= pzt是位於方向（丨0 0)上。此膜形成溫度比傳統方法' 膜形成溫度低約150 t以上。 用的 其-人，說明本發明不同的方面。此半導體具有由力^ =物介電薄膜形成中能夠催化金屬氧化物介電薄‘ 覆成的材料製成之幫助結晶的導電性膜， 大f Ϊ f Ϊ置面積的至少1〇%。幫助結晶的導電性膜的 積自b穩疋原料氣體在膜形成室的分壓。 、 為了在CVD中得到有良好再 氣體在膜形成室的分壓於固定的需要上持原料 核，原料氣體在膜形成官八。虽在下方電極上產生 料至膜形成室的原料決於經由質量控制器入 基板上形成膜所消^的r由冑浦排放的氣體量、及在 以，當首先將下方電極H一 H石夕膜等）非常不同。所 矽膜的面積比λ ^ 基板上的下方電極與二氧化 大‘變化，原料氣體在膜形成室的分麗也大
第28頁 466750 五、發概明（⑸ ' ''--- 幅變化’使得無法得到良好再現性的膜。 ， 、 在製造實際電子裝置中’在不同型態的下方電極上一 造膜形成。此型態的改變造成下方電極與絕緣膜（如二& 化矽膜）的面積比變化，結果，原料氣體的分壓變化 如在本發明中，當將由能夠催化金屬氧化物介電薄膜 的活性前驅物形成的材料製成之幫助結晶的導電性膜，類 似下方電極’以大面積形成，下方電極的面積比變化基本 上使得在晶圓上的下方電極材料（下方電極+幫助結晶的導 電性膜）的面積比無變化。結果，無論裝置的型態，原料 氣體在膜形成室的分壓穩定，可得到良好再現性的膜。 （ 普遍而言’電容器元件陣列的面積約為半導體裝置安 排作為晶片的1/10至1/;1 000 ;此面積近來在許多例子變成 約1 / 1 0 0 0，因為裝置變更精細。所以，藉由製造幫助結晶 的導電性膜的面積為半導體裝置面積的10%或以上，可將 膜形成穩定化。當幫助結晶的導電性膜的面積更大，膜形 成的穩定化更加驚人。因此’幫助結晶的導電性膜的面積 較好為半導體裝置面積的20%或以上，特別佳為4〇%或以 上更佳為60%或以上。 在上述模式的半導體裝置中，幫助結晶的導電性膜的 （ 形狀可為任何形狀。通常可將下方電極和幫助結晶的導電 性膜形成於相同高度的一表面上，但是也可形成於不同高 ^的表面上’只要其恰好暴露於金屬氧化物介電膜的形成 刚。幫助結晶的導電性膜之實例包括顯示於圖i至6的幫助 、、’σ aa的導電性膜面積放大的模式或顯示於圖1至6的幫助結
第29頁 466750 五、發明說明（26) 如此的叙式，可 良町的結晶及良好的膜穩定性。 本發明的此觀點中，幫助結晶的導電性膜 成膜的方法，蓉黧些*收紐 〒电扭膜之材料，形 中完全相同，$ 了改^ ^結晶的導電性膜形成的觀點 不大於活性上Ιΐ 屬氧化物介電膜的結晶，在距離 下方電極。 擴散距離之處，從陣列區域的最外端 晶的導電性臈重複數目放大的模式。利用 得到良好的結晶及良好的膜穩定性 本發明的df,逾It * .細· „ 中完全相同，結晶的導電性膜形4 ^為了改良金屬氧化物介電膜的結晶，在距 月丨J I區物的擴散距雜夕者，你η β 下方電極 了使幫助結晶的導電性膜且古姓…而 把幫助結晶的導電性膜接^膜具有特疋的電位。例如’當 驅動中，由於外來雜ΐίΐ可將出現在電子裝置的高速 產生在下層配線的電場被=誤差降低。猜想是因為 蔽，而不能影響電容器元件。的幫助結晶的導電性膜遮 的面積越好，的目❸’幫助結晶的導電性膜較好具有越大 【較ϊΐ將本發明更加明確地說明於下。 〈膜形成裝置詳細說明】 中。此ΐΐΐ J的f膜CVD裝置之實例顯示於圖7的示意圖 戒置具有一個交換室，— 闺的不意圖 糸統，交換室可容納容他s W上個真二至及—個原料入料 :為有良好熱導電性 央叶晶81。真空室40 6的材料較 :此材料；然而，#良=真：如，鋁或不鏽鋼可以用作 空室以壁埶工#…導電性的鋁為特別佳。可將I 空宮沾〜具之加熱器41 6加埶至理郫的、田也 將真 工至的内壁利用有良好熱導生'、至理\的溫度。可將真 丁热导電性的材質製造真空室來均勻 4 6 6750 五、發明說明（27) 地加熱。 將晶圓41 7放置於石英製的磁化器4〇3上，將要製造裝 置的晶圓面朝上。石英製的磁化器4〇3具有三個祠4〇1以 徑5華。石英製的針402穿過孔洞做垂直運動，來 自傳送裝置至磁化器403上。在晶圓已被傳送到石英、製曰曰圓 磁化器上之後，針孔被晶圓擋住。在將晶圓放到石、 磁化器上的狀態裡，晶圓下方的加 、製的 楊（要將原料氣體導入之處）彼此各為分離及真工至 利用加熱器41 6( —種壁熱工具），可 壁設定-個溫度，不低於有機金屬材料氣體有充八=内 的溫度，但不高於材料氣體的分解溫 ς =氣壓 料氣體包含多種原料，—此種類二: 、’幾金屬材 液化或固化…非平衡全部種類的材料氣體為 ίΓΠΓ、结果’有機金屬材料氣=在 設定上述内壁溫度來避免。同睡=化、此等現象可利用 屬材料氣體或其分解產物難以附士 度免=機金 δ又疋一個溫度，不低於有應 王 J η璧 結的溫度，並有充分的ί:白屬/料氣體在内壁不引起凝 機材料氣體的分解溫度。 卿放）速度及不高於有 在圖7所示的裝置中，'直由Α 咏 主要排氣管線410及輔助排.具有兩個排氣官>線，即 由主閘閥412連接至渦輪幫浦& 7， 1。將主要排瑕*管線羥 稱為浦407。將辅助排氣管線411經 466750 五、發明說明（28) 由閥413連接至渦輪幫浦4〇7並通過水冷式捕捉器4、14。 膜形成期間，主閘閥412為關_，閥413為打開 认在 放是經由輔助排氣管線4Π實施。藉由利用如此的纟且的排 可避免在渦輪幫浦407中有機金屬材料氣體的固化’ 化二結果，可將渦輪幫浦40 7的壽命延長。藉由在輔 m i冷式捕捉器414之間導入-個能夠控制電導 ⑴’可將排氣的速度增加，可得到較高的真空’度主閉因閥 !胡H真空室内的有機金屬材料氣體分壓突然地降低。 = '12及咖是後在真空議的内壁巾，可被降:勻 圖8顯示出原料進料系統部份的示意圖。每個機 體在室溫下為液體或固體，儲存於圓筒5。1内。 ΪΞ原筒= 頂 、★曰2自圓筒501延伸出的管線經由阻止闊5〇5連接至質量 :5^器50亩4 ’ ：後分成兩管線；—條管線是經由阻止 水Μ拙接至真空室5〇8 ’另一條管線是經由阻止閥507及 Κ π式捕捉器5 0 9連接至幫浦51.2。與各 騁 料進料系統的部份（例管線、f量流量控制器504 、50 5、50 6及50 7)設有力口熱工具513，為了避免液 不’藉以可將有機金屬材料氣體設定在一個溫度， 不低於有機金屬材料氣體有充分蒸氣壓的溫度，但不高於 466750 五、發明說明（29) 材料氣體的分解溫度。在 各材料氣體的流量以皙旦、ά二本發明的CVD裝置中、，可將 控制器是因為控制材料控制。使用質量流量 控制。 +氣體的流量不限於以質量流量控制器 在膜形成期間，首先，將閥5〇2 量流量控制器5〇4受11筒[^1+15/1+^ 及5〇6打開，質 壓力驅動，將材料》 5 、有機金屬材料氣體本身的 :二動將材枓氣體排入幫浦512中，因而將在 * 里控制器504中的材料氣體流量穩定 ： 閉，將閥507打開，Μ屮腺古據厶M u μ >將’υ6關 制法吾，佳粗5亩_藉將有機金屬材料氣體以精確的控 ，抓量進料至真工室。將個別的有機金屬材料氣體及 ，體經由=別的管線41 8 (見圖7)導入真空室，第一次在真 空室中混合H氧化纟體及個別#有機 在他們被導入真空室之前並未彼此接觸。 4氣體 玲藉由利用上述I置，可僅將製膜所需的有機金屬材料 軋體及氧化氣體導入真空室中，藉此可將本發明的 件輕易地實現。 教勝條 在電容器電極利用有機金屬材料氣體的CVD中，可利 用二氧化氮作為氧化氣體。將二氧化氮通過管線作為氧化 氣體。 在膜形成期間真空室中的總壓力，利用控制圖7輔助 排氣管線411的排氣量及圖8各個質量流量控制器5 〇 *的流 量，可設定為IPa或以下。 將依據本發明製膜方法實施的模式說明於形成ρζτ膜
第33頁 4 6 675 ο
的例子。在形成ΡΖΤ膜中，典型的鉍來、L m ， 流量控制器溫度如下/pb材料為t _，、.、 ；斗溫度及質量 ^tPb(DPM)2] - ^t^aT##[Zr(otBu)4] C其質量流量控制器溫度為15〇 醇鈦[Ti(〇iPr)J ，#況磨蛊7ς > 何t十為辱異丙 产為15〇r . Nm μ ί狐度為 其質量流量控制器溫 度為150 C，Ν〇2的質量流量控制器溫度為i5(rc 的内壁溫度為180 °C。 具工至 〈製膜測試1 > 在此測試中，使用顯示於圖丨的下方電極模式。將二 氧化矽膜上形成下方電極陣列，具有〇4μιχ〇·4咖正方形 面積。每個下方電極由Pt製成，具有2//m x2/zm正方形大 小，電極與電極之間的距離為2 ，陣列中包含1〇〇χΐ 〇〇 如此的下方電極。每個獨立的下方電極之下為评製插頭， 而Α1配線是在插頭之下，藉此可測量每個電容器的電性。 將如此的陣列排列於每個4 mmx4麵正方形晶片上，將數個 如此的晶片形成於6英吋晶圓的整個表面上。 準備有兩種基板，亦即，一種基板顯示於圖丨中，在 每個下方電極陣列面積僅具有Ρΐ，一種基板顯示於圖2 中’其中將大面積的幫助結晶的導電性膜3〇4(Pt製成）形 成於每個下方電極陣列周邊自下方電極的最外端距離為2 # m (所以’除了陣列面積的晶片表面區域是以覆蓋）。 將PZT膜各形成於此二種基板上；而後，將上方電極形成 於其上以完成電容器元件；將兩個基板上的電容器元件測
第34頁 4 6 6 7 5 0 五、發明說明（31) 量電性作為比較。 在430C ，40秒’雙二pivai〇yimethanate錯[Pb(DPM) 2] 0. 2 SCCM、肆異丙醇鈦口土（〇iPr)4] 〇. μ SCCM 及N02 3. 0 SC CM的第一個製膜條件下將鈦酸鉛的晶核以小島狀態 形成。而後’在430 °c，1200 秒，雙二pivaloylmethanate 錯[Pb(DPM)2] 0.25 SCCM、肆三級丁醇锆[21'(0七811)4] 0.225 SCCM、肆異丙醇鈦[Ti(〇iPr)4] 〇2 SCCM&N〇2 3〇 SCC；M的第二個製膜條件下使結晶生長發生。因而，將ρζτ 膜形成厚度20Onm。在膜形成期間真空室中的總壓力為 axlO 1 Pa °上述製膜條件為假設將以形成於6英吋晶圓的整 個表面上’可形成良好的PZT晶體於其上，而因此可得良 =的磁滞性質。順道—提，在第一個製膜條件下形成鈦酸 鈍的晶核可以不在小島狀態中實施，而是直到晶核層形 成。 在圖9中顯示出正方形電容器（2 //m x2 #m)的磁滯性 才之比較結果。在除了陣列面積外也有p t於整個面積的基 f之情沉中，得到好的磁滯性質，良好的PZT晶體形成於 =個精細的（2从m X2 v m ) p t下方電極上，如圖9 (b)中所 =三另一方面，在僅在陣列面積有pt的基板之情況中，沒 一侍到磁滯性質，也沒有ρζτ晶體形成，如圖9 ( a)中所 結曰^即，在傳統的方法中’在精細的電極上沒有PZT的 下=Φ生’同時’在本發明中，以用於在整個表面上具有 極材料的晶圓相同的製膜條件，可將介電膜的晶體
第35頁 466750
發明說明（32) -—^ :成於精細地彼此分離的下方電極上’可得到良趣的電 在實際的電子裝置中，接觸到下層配線的 戶二以’ ▲某些情況中，⑯幫助結晶的導電性膜相對應：。 ，的部份事先去除。因此，將1〇〇個2/zm x2#m應於該 :在除了陣列面積的晶月表面上形成的下方電極材二隨 果：J在表面上暴露二氧化矽膜；實施相同的測試。、士製 述下方電極材料沒有打洞的情況。 買類似於上 所以’重要的事是將由方極相 :結晶的導電性膜形成於晶片表面面積上，；幫 列面積。因此，即使當導電性膜具有通達晶片表 亟 ，化矽)的細微小洞’介電膜的晶體可 片表 細微下方電極上，可得到良好的電性。 彼此分離的 〈製膜測試2> 其次，當每個由Pt製成的下方電極之正方形大小改 為0.5 ㈣ X0.5 _、1 _ χ1 "、2 _ χ2 “ 】改變 =、10 Μ Χίο，、5“m 咖_及100 _ χ5 時，檢視磁滯性質的變化。相鄰個方極 固定為整個下方電極陣列的正間的距離 4職〇.4咖。如同製膜測試η，將一二=固定為〇. 個表面上；可測量個別的電容器性質。成其他條=晶圓的整 試1相同，藉此將ΡΖΤ膜形成厚度2〇〇nm / 、與製膜測
4 6 615 0 五、發明說明（33) ' ' ' -----—- —圖1 0顯示出當只有陣列面積的下方電極上以p't形成之 電容器的磁滯性質，圖〗丨顯示當將以製的幫助結晶的導電 性膜形成於除了下方電極陣列面積外的晶片表面積上之電 容的磁滯性質。 、由圖n的結果可清楚，當將幫助結晶的導電性膜形 成即使當下方電極小至0.5//m x0.5/zm，也可得到良好 的磁滯性質’且磁滯現象無關於下方電極陣列模式。同 $ ’由圖10的結果可清楚，當使用？1:僅形成下方電極時， 當下方電極大小為50 x50 或更大，可得磁滯現象； 然而’當下方電極大小為1 〇) m x i 〇从m或更小時，不能得（ 到好的磁滯性質，且磁滯現象大幅取決於下方電極陣列的 模式。 其次’利用EDX法（能量分散X射線光譜，energy dispersive X-ray spectroscopy)將形成於 2 "m x2//m 下 方電極及1 〇 〇 # m x〗〇 〇 V m下方電極的PZT測量其組成份。 當將Pt製的幫助結晶的導電性膜形成於基板上時，形成於 x2以m下方電極及100//In xl〇〇#m下方電極的Ρζτ各 有理想的化學計量組成份。然而，當無Pt製的幫助結晶的 導電性膜形成於基板上時’形成於100/zm xlOO /zm下方電 極的pzt有理想的化學計量組成份，但是形成於2ym χ2 # m下方電極的ρζτ缺少Pb。所以，當將ΡΖΤ形成於Pt上，利 用使除了下方電極陣列面積外的大部份晶片表面積上以pt 覆蓋’可將形成於細微下方電極上的PZT之Pb含量成為足 夠。
466750 五 、發明說明（34) 〈製膜測試3> 在此製膜測試中，將〇 mx 的 刪寬的Pt製幫助祛曰从道雨邮 職的下方電極陣列及2 英叶晶圓的中心膜，，陣列’形成於6 結晶的導電性膜之;;(:/二最外：下方電極與Pt製幫助 潴雷_ @ $杜；^之間的離（d)。藉由改變距離d( = Q)，檢 視電：“件磁滞現象的變化。T方電極的大小二2檢 y Π1 X # m。他條件與製膜測試i目， ^ 厚度2〇〇nm。 j稽此將PZT膜形成 可清Ϊ圖1當示不同距離d的磁滯現象。由圖12的結果 能得到好的磁潘為1〇 A"1或更大時，在上述製膜條件下不 前驅物π Μ I滯現象。由材料氣體在1^上分解形成的活性 & σ ,擴散至精細地彼此分離的p t下方電極上，但是活 古則驅物被認為在二氧化矽膜區域（即距(或q)區域）具 。’，、的附f係數，而引起再汽化。假設當製膜溫度為4 30 ’活性前驅物可擴散並散佈而不引起再汽化的距離d小 ^ M m ;在等於或大於丨0 # m的距離d，不能使活性前驅 充分地到達精細地彼此分離的p t下方電極，形成的介電 膜/又有理想的化學計量組成份，且沒有結晶發生。因此， /舌丨生前驅.物可擴散的距離d的極大值取決於晶圓的溫度， 甚Μ圓溫度較高，傾向於變小。此假設是因為在較高的溫 度時’促使活性前驅物在氧化物膜上再汽化。 〈裝置製造的實例1 > 參照圖1 3來將裝置製造的實例1說明。首先，將分離
第38頁 466750 、發明說明（35) 元件用的氧化臈6 0 6利用濕式氧化形成於矽羞板6⑽上，以 分離元件區域。而冑’將雜質的離子如硼、冑或其類 注入j形^型或P型井。之後’將閑極及擴散層形成如 下。首先’冑閘極氧化膜601利用濕式氧化形成，而後將 要變成閘極的聚矽膜6 02形成，緊接著蝕刻'將二氧化 膜形成於聚矽上，接著利用韻回而形成侧壁氧化膜6〇3。 而後’將雜質的離子如硼、砷或其類似物注入，以 型或P型擴散層6G5。在其上形成Ti膜；將此 將未反應的Ti以蝕刻除去.囡而，故Μ … “而隸將閘極604及擴散層6〇5 的表面轉變成T!矽化物。利用上述步冑，在矽基板上 η一型及P型M0S電晶體，以氧化膜6〇6分離，如圖i3(A成 不 0
其次，將接點及下方電極形成如圖13(^)所示。首 先在八上形成一氧化石夕膜或含雜質（如硕）^ % AU jrM 膜（BPSG)作為第一内層絕後膜☆ a 心氧矽 #平。^ 緣 錢，利用GMP將此膜 變千之後，以蝕刻將接點（洞）形成。 :型及p型擴散層，接著以75代的熱 將之〜質二入
Tl膜及TiN膜形成，各作為屏障金屬。 將 頭6 0 8利ί其上形成鎮膜。將此膜CMP處理以形成鶴插 的μ膜形成Tim 60 9及TiN膜610，具有100㈣厚度 膜。八膜上，藉以形成pt/TiN/Ti下方電極材料 、 ，、較好疋以濺射法在約3ο〇 t的高a形成。 而後，實施乾式蝕刻。因而，將彼此互相.分離的下方
4 s 67 5 Ο "I ι. 五、發明說明（36) 電極（亦即’下方齋 對應於連接至下層^陣列）形成，同時此外，藉由除去相 膜）^=的洞的部份下方電極材料膜 方電極材料膜留下了/置的結構原因要被去除的部份下 上，而形成幫助= Γ分的下方電極材料膜於晶圓 列的模式為使：；;=”膜615。形成的下方電極陣 鄰兩下方電下方電極具有…χ1_的大小，相 x250 zzm ^ r曰1的距離為1. 5 # m，陣列具有2 5 〇 # m X z d u # m的大小，台人> i 導電性膜圍繞睡引 個下方電極。幫助結晶的 、 4面積，如圖2所示，下方電極的最外端 與幫助結晶的導電性膜之間的距離為2_。的最外知 此PZT而Λ’Λ圖13(C)所示，將PZT膜612形成厚度20〇nm。 此PZT膜的形成條件與製膜測試1中相同。 而後:如圖所示，將Ir02膜613及卜膜6"依 射法形成，接著以乾式蝕刻形成電容器下方電極層及 連接至此的平板配線’以完成各具#PZT製 之電容器元件。在立上报此-备於功赠η ρ&緣膜 眩R17今Α制/、上形成一氧化矽膜及SiON膜作為鈍化 。 後’製造作為配線板的洞使能夠評估電性。 為了要評估上面完成電容器的電性，將5㈣個 XI Am的正方PZT電容器平行連接，並測量其性質。/m 可得10 #.C/cni2以上的值為倒置電荷及非倒置電荷之j ， 差，其為良好的介電性質》疲勞性質及維持性質也曰、 此外，估計電晶體性質之閘極長度=〇, 26 。結果，曰 圓整個表面上每個p型電晶體及n型電晶體的臨J電壓， 變化為良好，為10%以下。此外，將電容器之下的〇· 之 " ill 4^675〇
五、發明說明（37) 4 // m正方形接點之電阻以接點鍵方法測量。結、果，每 二個，點的電阻良好，為〗〇 Ω cm或以下。再者，電阻對雜 Λ為兩。再者’藉由使用上述步驟，每個上方電極也可用 作為平板配線；所以’不須分開形成平板配線，可將製造 成本降低，可將平板配線形成期間弓丨起的介電膜劣化 最低。 〈裝置製造的實例2> 义參照圖1 4來將裝置製造的實例2說明。到形成鎢插頭 之别的步驟與實例1相同的方式實施。在其上將T i膜及T i Ν 膜形成。而後，利用濺射法將A1 Cu膜形成，接著以乾式蝕（ 刻來形成第一鋁配線7〇1，、藉以形成如圖14(^)所示的結 構’其中第一鋁配線是在η型及p型別〇8電晶體上、 而後’將穿孔及第二鋁配線形成如圖14“）所示。首 先，在其上形成二氧化矽膜或含雜質（如硼）之二氧化矽 蹲（bpsg)作為第m緣膜7G2.。而後，利謂卜將此膜 之後，以蝕刻將穿孔形成，之後，將皆 的:膜及Μ膜形成。利用CVD在其上形成鶴膜，接二用屬 處理而形成鎢插頭。此鎢插頭也可以CVD，接著做 蝕=而形成。利用濺射法在其上形成τ丨膜及τ丨N膜，之後 法將含鋼的㈣形成m施乾式㈣以形成 第-二呂配線m。在其上形成二氧化矽膜或含雜質（如硼） ^二鏺ΐ矽骐（BPSG)作為第三内層絕緣膜705 ,利用CMP將 、w而後，以蝕刻將穿孔形成，將皆作為屏障金屬
466750 — 五、發明說明（38) ~~~ --------- 一-〜 二匕膜拥及1^膜形成。利用CVD在其上形成鎮膜，將此膜用 以形成鎢插頭706。此鎢插頭也可以CVD，接著做 Ί虫回而形成。 ^利用重複鋁配線、内層絕緣膜及穿孔的形成，可將理 形成Ti膜m及TiNi7°Qf最Λ插頭上以法 ρ+酿私L a 以膜708。在其上形成l〇〇nm的Pt膜709。 ΪΪ疋以濺射法在約3 0 0。。的高溫形成。 、-人，以與實例i中相同的方式，實施乾式蝕刻。因 將彼此互相分離的下方電極（亦即，下方電極陣列）形 划同時此外，藉由除去相對應於連接至下層配線的洞的 ;2:13極材料膜(151:/1^/1'1膜)及為了裝置的結構原 的部份下方電極材料膜，胃下其他部份的下方 T f ϋ 4 ^曰曰圓上，而形成幫助結晶的導電性膜71〇。 5卩歹’的模式及幫助結晶的導電性膜與實例1中相 l5J 〇 而後，如圖14(c)所示，以與製膜測 下，將m膜m形成厚度⑽⑽於整個表l件 Γ;ΤΓ；；^Γ ： ^ ^ ^ 以形成上方電極層及連接至此的平板配線，以 PZT的電容絕緣膜之電容器 1 70成”有 及SiON膜作為鈍化膜717。之後n ^成二氧化石夕膜 能夠評估電性。之後，製造作為配線板的洞使 將如此形成的電容器以與實例丨中相同 ^ 結果，可得1 0 # C/CID2以上的值為铜詈雷尹n 式汗估 上的值為倒置電何及非倒置電荷
466750
之間的差，其為肖如Μ入 良好。此外，ίί的介電性質。疲勞性質及維持性質也 估叶電晶體性質之閘極長度=〇· 26以m。結 雷歡v日日圓整個表面上每個15型電晶體及n型電晶體的萨界 砝旲X〇/ 4 # m正方形接點之電阻以接點鏈方法測量。 二果，母一個接點的電阻良好，為1〇〇饳或以。者， 電阻對雜訊為高。 . 丹者 〈裝置製造的實例3 > 在此實例中，使用銅配線作為下層配線。參昭圖]5來 說明。首先，將分離元件用㈣化膜806利用濕式氧圖^來 、、：夕基板上。而後，.將雜質的離子如硼、鱗或其類似物 注入，以形成η型或ρ型井。之後，將閘極及擴散層形成如 下^如圖1 5 (Α)所示，首先，將閘極氧化膜8 01利用濕式氧 化形成，而後將要變成閘極的聚矽膜8〇2形成，緊接著蝕 刻。將二氧化矽膜形成於聚矽上，接著利用蝕回而形成侧 壁氧化膜（未示）。而後，將雜質的離子如硼、砷或其類似 物注入，以形成η型或ρ型擴散層。在其上形成Ti膜；將此 膜與石夕反應；將未反應的Ti以蝕刻除去；因而，將Ti矽化 物开> 成於閘極8 〇 4及擴散層8 0 5的表面。利甩上述步驟，在 石夕基板上形成n型及ρ型M0S電晶體，以氧化膜806分離。 在如此形成的結構上形成二氧化矽膜或含雜質（如硼） 之二氧化矽膜（BPSG)作為第一内層絕緣膜8〇7。利用CMP將 此膜變平。之後’實施蝕刻形成配線溝8 0 8及接點洞8 0 9。 之後’從洞將雜質注入η型及ρ型擴散層，接著以75 0。(：的
'4 6 67 5 Ο
利用到此點的步驟，將圖〗5(Α)的結、構形 熱處理1 Ο秒 成0 而後浓圖15(β)所示，將作為屏障金屬Ta膜形成。 在其上以滅射法形成Cu膜。利用此膜作為種子膜，實施電 鍍將接點及配線溝充滿以。將CMp實施以形
Cu配線810。在其上形成-氧仆膣 '離的 «11 , ^ ^ /办成—氧化矽膜作為第二内層絕緣膜 及作為CMP之叙刻制止膜的氮化梦膜。而後施 刻以形成配線溝81 2及穿孔8丨3。
而後，如圖1 5 (C)所示，將作為屏障金屬Ta膜形成。 在其上以濺射法形成以膜。利用此膜作為種子膜，實施電 鍍將接點及配線溝充滿(：1^將CMp實施以形成彼此分離的 Cu配線藉由重複此兩刻花紋的程序，可將理想數目的配 線層形成。在其上形成二氧化矽膜作為第三内層絕緣膜 81 4、，及作為CMP之蝕刻制止膜的氮化矽膜^而後，實施蝕 刻以形成穿孔。而後’將作為屏障金屬Ta膜形成。在其上 以濺射法形成Cu膜。利用此膜作為種子膜，實施電鍍使a 充滿於穿孔中。實施CMP以形成彼此分離的插頭815。也可 使用鶴作為插頭81 5的形成。在鎢插頭的形成中，使M CVD 取代電鍍，來填滿穿孔。同時，TiN/Ti用作為屏障金屬。 利用濺射法在最後的插頭上形成Ti膜824及TiN膜 825。於其上形成1 的Pt膜82Θ。Pt膜較好是以濺射法 在約3 0 〇。〇的高溫形成。 而後，以與實例1中相同的方式，實施乾式蝕刻。因 而 將彼此互相分離的下方電極（亦即，下方電極陣列）形
第44頁 46 675 0
五、發明說明（41) 成，同時此外，藉由除去相對應於連接至 部份下方電極材料膜（Pt/TiN/Ti膜及 層-e*線的洞的 因要被去除的邱^ + 、及為了裝置的結構原 U I很玄除'的伤下方電極材料膜， 士 電極材料膜於晶圓1，而形成幫助結晶：ΐ = :方電極陣列的模式及幫助結晶的導電性相 形成以與製臈測試1中相同的條件下，將ΡΖΤ膜827 829以逾射、n 〇·、個表面上。後，將ΐΓ〇2膜8 28及ir膜 接至此的伞故成。實施乾式蝕刻以形成上方電極層及連 器元株。、.配線，以完成具有PZT的電容絕緣膜之電容 。/在其上形成二氧化矽膜及Si 0N膜作為鈍化膜 之後製造作為配線板的洞使能夠評估電性。 結果將形成的電容器以與實例1中相同的方式評估。 :門的I侍1甘0 #c/cm2以上的值為倒置電荷及非倒置電荷 ^、差，其為良好的介電性質。疲勞性質及維持性質也 ^好^，外，估計電晶體性質之閘極長度=0· 26以瓜。結 電壓vt = ΐ ΐ表面上每個p型電晶體及n型電晶體的臨界 的〇 變化為良好，為10%以下。此外，將電容器之下 杜里x〇. 4 正方形接點之電阻以接點鏈方法測量。 、:f j每一個接點的電阻良好，為ΙΟΩαη或以下。再者， 電阻對雜訊為高。 「丹# 传田ί用鎢或銅接點於上述裝置製造的實例1至3中。也可 阻可撂^ f點，在鐵電電容器性質、電晶體性質及接點電 丨且J侍良好的結果。
第45頁 466750 五、發明說明（42) [本發明的效果] ' 本發明可提供一種半導體裝置，具有優良的性質及可 靠性的電容器元件，即使將此電容器元件以細微構造製 造。 本發明也可提供一種半導體裝置，具有優良的抗雜訊 之電容器元件。 本發明也可提供一種高生產力的方法，藉由確實地實 施電容器的金屬氧化物介電膜之結晶，特別是在低溫下形 成鈣鈦礦形晶體，來製造半導體裝置，其具有優良的性質 及可靠性的電容器元件，即使將此電容器元件以細微構造 製造。 本發明也可提供一種方法來製造半導體裝置，其具有 優良的抗雜訊之電容器元件。
466750 圖式簡單說明 302〜晶片 3 0 3〜陣列面積 304~下方電極 3 0 5〜幫助結晶的導電性膜 401〜石英針的洞 4 0 2〜石英針 4 0 3 ~磁化器 405〜加熱室 406 ~真空室 407〜渦輪分子幫浦 4 0 8 ~渦輪分子幫浦 409〜加熱機構 41 0〜主要排氣管線 41卜輔助排氣管線 41 2〜主閘閥 413〜閥 414〜水冷式捕捉器 41 5〜能夠控制電導的閥 41 6 ~加熱器 41 7〜晶圓 41 8〜進料管線 501~圓筒 5 0 2 ~ 閥 5 0 3 ~凸緣
466750 圖式簡單說明 504〜質量流量控制器 5 0 5〜阻止閥 5 0 6 ~阻止閥 5 0 7〜阻止閥 5 0 8〜真空幫浦 5 0 9〜水冷式捕捉器 51 0〜真空計 5 1 2〜幫浦 51 3〜加熱工具 6 0 0 ~砍基板 6 01〜閘極氧化膜 6 0 2〜閘極聚矽 6 0 3〜侧壁氧化膜 6 0 4〜閘極 6 0 5 ~擴散層 6 0 6〜分離用氧化膜 6 0 7〜第一内層絕緣膜 6 0 8〜鎢插頭 6 0 9〜1^膜 610〜TiN膜 611〜P t層 612〜PZT膜 613〜Ir02 膜 6 1 4〜I r膜
第50頁 466750 圖式簡單說明 6 1 5〜幫助結晶的導電性膜 6 1 7 ~鈍化膜 7 0 1〜第一鋁配線 7 0 2 ~第二内層絕緣膜 7 0 3〜鎢插頭 7 0 4第二鋁配線 7 0 5〜第三内層絕緣膜 7 0 6〜鎢插頭 707〜Ti膜 708〜TiN膜 709〜Pt膜 71 0 ~幫助結晶的導電性膜 711〜PZT膜 713七02膜 71 4〜I r膜 71 7〜鈍化膜 8 0 1〜閘極氧化膜 8 0 2〜閘極聚梦 8 0 4〜閘極 80 5〜擴散層 80 6〜分離用氧化膜 8 0 7〜第一内層絕緣膜 8 0 8 ~配線溝 8 0 9〜接點洞
第51頁 ‘4 66750 圖式簡單說明 81 0〜銅配線 811 ~第二内層絕緣膜 812~配線溝 81 3 ~穿孔 8 1 4〜第三内層絕緣膜 81 5〜插頭 824〜Ti膜 825〜TTiN 膜 826〜Pt膜 827〜PZT膜 828〜Ir02 膜 829七膜 8 3 0〜鈍化膜
第52頁

Claims (1)

  1. 466750 六、申請專利範圍 ^ 1. 一種半導體裝置，包含多個排成陣列之電、容器元 件，各電容器元件分別為由一下方電極、一鈣鈦礦型晶體 (以ABO3代表）的金屬氧化物介電膜及一個上方電極，依此 順序疊置於半導體基板上而構成者； 此半導體裝置包含一層幫助結晶的導電性膜，由能夠 在金屬氧化物介電膜形成上催化金屬氧化物介電膜活性前 驅物形成的材料製成；此幫助結晶的導電性膜形成於陣列 的外面，距離不大於由電容器陣列中最外端的下方電極之 活性前驅物擴散距離，寬度至少等於金屬氧化物介電膜晶 核能夠形成的寬度》 2. 根據申請專利範圍第丨項之半導體裝置，其中該幫 助結晶的導電性獏與陣列中最外端的下方電極之分開距離 為小於1 0 " m的距離。 3. 根據申請專利範圍第1項之半導體裝置，其中該幫 助結晶的導電性膜是形成於陣列外面寬度為2 〇以m或以 上。 4. 根據申請專利範圍第2項之半導體裝置，其中該幫 助結晶的導電性膜是形成於陣列外面寬度為2 0 # m或以 上。 5. —種半導體裝置，包含多個排成陣列之電容器元 件’各電容器元件分別為由一下方電極、一鈣鈥礦型晶體 C以ABO3代表）的金屬氧化物介電膜及一個上方電極，依此 順序疊置於半導體基板上而構成者； 此半導體裝置包含一層幫助結晶的導電.性膜，由能夠
    第53頁 466750 六、申請專利範圍 在金屬氧化物介電膜形成上催化金屬氧化物介電族潘，則 驅物形成的材料製成；此幫助結晶的導電性膜覆蓋直^ 10%半導體裝置的面積。 ， 6 ·根據申請專利範圍第1項之半導體裝置，其中將^ 幫助結晶的導電性臈恰好在金屬氧化物介電膜形成則暴 出來。 7. 根據申請專利範圍第2項之半導體裝置，其中將^ 幫助結晶的導電性膜恰好在金屬氧化物介電膜形成前暴 出來。 8. 根據申請專利範圍第3項之半導體裝置，其中將该 幫助結晶的導電性膜恰好在金屬氧化物介電膜形成前暴露 出來。 暂9.根據申請專利範圍第4項之半導體裝置，其中將該 ^，結晶的導電性膜恰好在金屬氧化物介電膜形成前暴露 出來。 10.根據申請專利範圍第1項之半所 =助結晶的導電性膜及該下方電極皆形裝成目、同高度 啊表面上。 有琴1ί申請專利範圍第5項之半導體裝£，其中所 的i面上。β a曰的導電性膜及該下方電極皆形成於相同高度 下于1^根據申請專利範園第1項之半導體裝置，其中該 R:方”及，幫助結晶的導電性膜各自包含有由ptIr， ’ Γ 2 &ru02組成的族群中選出的導電性材料組成的表
    第54頁 466750 六、申請專利fe圍 層。 ' 13. 根據申請專利範圍第5項之半導體裝置，其中該 下方電極及該幫助結晶的導電性膜各自包含有由pt、！厂 Ru， Ir〇2及Ru〇2組成的族群中選出的導電性材料組成的表 層，。 14. 根據申請專利範圍第12項之半導體裝置，其中該 幫助結晶的導電性膜及該下方電極是由相同材料製^。以 15. 根據申凊專利範圍第13項之半導體裝^置^立中續 幫助結晶的導電性膜及該下方電極是由相同材料製^。以 16·根據申請專利範圍第1項之半導體裝置，其中該 飼鈦礦型晶體（以ABOa代表）的金屬氧化物介電膜包含pb& 為.元.素A 〇 17.根據申請專利範圍第5項之半導雔裝置，其中該 鈣鈦礦型晶體（以AB〇3代表）的金屬氧化物介電膜包/含pb^ 為元素A 〇 體裝置，其中該 體裝置，其中該 1 8 ·根據申請專利範圍第16項之半導 金屬氧化物介電膜為pZT膜。 1 9 .根據申請專利範圍第1 7項之半導 金屬氧化物介電膜為PZT膜。 一種半導體裝置的製造方法，該半導體裝置包含 多個排成陣列之電容器元件 干導體裝置“ 方電極、紅以* 、 合电谷器凡件分別為由一下 ^ J —弓欽礦型晶體（以心〇3代表）的金屬*於物人e 膜及一個上方φ I 1屬氧化物介電 上方電極’依此順 L二碰上 者； I A千导體基板上而構成
    466750
    六、申請專利範圍 此半導體裝置的製造方法包含如下步驟·· 、 在絕緣膜上形成下方電極及幫助結晶的導電性膜.兩 層膜分別由導電性材料製成，其中幫助結晶的導電性膜為 能夠在金屬氧化物介電膜形成上催化金屬氧化物介電膜活 性前驅物形成的材料；此幫助結晶的導電性膜形成於電容 器陣列面積的外面，距離不大於由陣列最外端的下方電= 之活性前驅物擴散距離，寬度至少等於金屬氧化 晶核能夠形成的寬度；及 ；丨电腰 膜 面 在已形成的下方電極及已形成的幫助結晶的 上形成金屬氧化物介電膜。 、、21.，據申請專利範圍第2〇項之半導體裝置製造方 法其中B亥幫助結晶的導電性膜是形成於與電容器陣列 積的最外端下方電極lOyin以下的距離1 22 .根據申請專利範圍第20項之半導體裝置製造方 ^ i ί中該幫助結晶的導電性膜是形成於陣列面積外面 寬度為20 或以上。 法，23.根據申請專利範圍第21項之半導體裝置製造方 1 ’其中該幫助結晶的導電性膜是形成於陣列面積外面 寬度為2 0 // in或以上。 加一種半導體裝置製造方法’該半導體裝置包含多雷陣列之電容器元件，各電容器元件分別為由一下方 、一妈欽礦型晶體（以abo3代表）的金屬氧化物介電膜 及一個上方雷&. 览極’依此順序疊置於半導體基板上而構成
    第56頁 466750 六、申請專利範圍 此半導體裝 在要形成下 膜，以便覆蓋至 導電性膜為能夠 物介電膜活性前 2 5.根據申 法，其中該下方 由 Pt，Ir，Ru， 料組成的表層。 2 6.根據申 法，其中該下方 由 Pt，Ir，Ru， 料組成的表層。 置的製造方法包含如下步驟. 方電極的絕緣膜上形虑暂 少1 0%半導體裝置的面積.晶的導電性 在金屬氧化物介電膜形成上幫助^晶的 驅物形成的材料。化金屬氧化 請專利範圍第20項之半導體裝置製造方 電極及該幫助結晶的導電性膜有 2及以2組成的族群中選出的導電性材 請專利範圍第24項之半導體裝置製造方 電極及該幫助結晶的導電性膜各自包 ir〇2及Ru02組成的族群中選出㈣電性材 27. 根據申請專利範圍第20項之半導體裝置製造方 法，其中採用一種導電性材料來形成幫助結晶的導電性膜 及下方電極，將導電性材料的膜形成於絕緣膜上，將此膜 蝕刻以同時形成下方電極及幫助結晶的導電性膜於個的 模式。 28. 根據申請專利範圍第24項之半導體裝置製造方 法，其中採用一種導電性材料來形成幫助結晶的導電性膜 及下方電極，將導電性材料的膜形成於絕緣膜上，將此膜 独刻以同時形成下方電極及幫助結晶的導電性膜於個自 模式。 29.根據申請專利範圍第20項之半導體裝置製造方
    4 6 6 7 5 0 六、申請專利範圍 + 2t f中請專利範圍第24項之半導體裝置製造方 膜包含Pb作為元ΐΑ ( AB〇3代表）的金屬氧化物介電 法 2ΐ ί中請專利範圍第29項之半導體裝置製造方 八中I金屬氧化物介電膜為ΡΖΤ膜。 法 Ϊ請專利範圍第3°項之半導體裝置製造方 、中、至屬氧化物介電膜為PZT膜。 法 Φ : ί :請專利範圍第20項之半導體裝置製造方 為起：條下實氧化物介電膜的形成是在第-個條件(其 下實施'，、—雨链實/，而後在第二個條件（其為後來條件） 下貫施' 返兩種條件彼此不同。 .； 法】.中=ί=:;圍第24項之半導體裝置製造方 為起始條件)下屬實氧施化物上電/的形 下實施，這兩種條.件彼Λ同第。二個條件（其為後來條件） 法，其中' 第33項之半導體裝置製造方 型晶體結構成長於初始晶核或：：：：導電性膜及鈣鈦礦 -根據申請專利範圍第34項：i導體裝置製造方
    第58頁 變成金屬氧化物介電膜材；：：:：麗使用所有種類之要 礦型晶體結構的初始晶核或：；：：：：料氣體，將㈣ 膜形成的第二個條件下，：：始料成於下方電極上，在 466750 六、申請專利範圍 法，其中，在 變成金屬氧化 礦塑晶體結構 膜形成的第二 型晶體結構成 3 7.根據 法，其中，在 要變成金屬氧 鈦礦型晶體結 上，在膜形成 於初始晶核或 38. 根據 法’其中，在 要變成金屬氧 鈦礦型晶體結 上，在膜形成 於初始晶.核或 39. 根據 法’其中，在 條件設定為能 條件下，將原 件下的量進料 4〇·根據 法，其中，在 膜形成的第 物介電膜材 的初始晶核 個條件下， 長於初始晶 申請專利範 膜形成的第 化物介電膜 構的1初始晶 的第二個條 初始層上。 申請專利範 膜形成的第 化物介電膜 構的初始晶 的第二個條 初始層上。 申請專利範 膜形成的第 夠自動控制 料氣體的元 一個條 料的有 或初始 使幫助 核或初 圍第33 一個條 材料的 核或初 件下， 件下， 機金屬 層形成 結晶的 始層上 項之半 件下， 有機金 始層形 使#5鈦 使用所 材料氣 於下方 導電性 有金類之要 體，將鈣鈥 電極上，在 膜及鈣鈦礦 導體裝置製造方 僅使用 屬材料 成於導 礦型晶 些種類的 氣體，將在弓 電性材料 體結構成長 圍第34項之半導體裝置製造方 個條件下，僅使用一些種類的 材料的有機金屬材料氣體，將每 核或初始層形成於導電性材料 件下，使鈣鈦礦型晶體結構成長 圍第35項之半導體裝置製造方 一個條件下，將原料氣體的進料 的膜形成，而在膜形成的第一個 素A以大於在膜形成的第二個條 申請專利範圍第36項之半導體裝置製造方 膜形成的第二個條件下，將原料氣耀的進料
    第59頁 466750 六、申請專利範固
    條件設定為能夠自動控 條件下’將原料氣體的 件下的量進料。 . k镇〆個 制的膜形成，而在膜形成的弟條 元素A以大於在膜形成的第二個'广 41.根據申請專利範圍第37項之半導體裝置製造=科 1 ，、，在膜形成的第二個條件下，將原料氟艚的檲 ::設定為能夠自動控制的膜形&，而在膜形成的第二個 ，件下，將原料氣體的元素A以大於在膜形成的第 >個條 件下的量進料。 42.根據申請專利範圍第38項之半導體裝置製造 法，其中’在膜形成的第二個條件下，將原料氣艨的邊· 條件設定為能夠自動控制的膜形成，而在膜形成的第〆 條件下，將原料氣體的元素A以大於在膜形成的第二個條 件下的量進料。 、43.根據申.請專利範圍第35項之半導體裝置製造方 法，其中，當元素B包含zr及Ti，Zr原料氣體的進料量， 相對於T1原料氣體的進料量，在膜形成的第/個條件. 於在膜形成的第二個條件下。小 、4 4 .根據申請專利範圍第3 6項之半導體裝置製造方 法’其中，當元素β包含Zr及Ti，Zr原料氣體的進料量， 相對於T i原料氣體的進料量，在膜形成的第〆個條件 於在膜形成的第二個條件下。 小 、4队根據申請專利範圍第37項之半導體裝置製造方 法’其中’當元素β包含Zr及Ti，Zr原料氣體的進料量， 相對於T i原料氣體的進料量，在膜形成的第/個條侏 Ι_Γ卜小
    第60頁
    466750 六 、申請專利範圍 於在膜形成的第二個條件下。 46. 根據申請專利範圍第38項之丰道μ # 法，其中，當元素Β包含Zr及Ti，Zr/料製造方 豕制' 氣體的鱼勒^ 相對於Ti原料氣體的進料量，在膜形成站哲 進料量’ 於在膜形成的第二個條件下。 個條件下小 47. 根據申請專利範圍第35項之半暮/ 法，其中，當元素B包含Zr及其他元素+導體裝置製造方 個條件下，無Zr原料氣體的進料。 膜形成的第一 48. 根據申請專利範圍第36項之半 法，其中，當元素B包含Zr及其他元蚤 装置1¾方 個條件下，無Zr原料氣體的進料。、，在膜形成的第一 49. 根據申請專利範圍第37項 播 法，其中，當元素B包含Zr及其他元之蚕 +導體裝置製造方 個條件下，無Zr原料氣體的進料。、’在膜形成的第一 50. 根5申請專利範圍第⑽項之 去，其中，當元素B包含ZrA其他亓备千導體裝置製过方 個條件下，無Zr原料氣體的進料。几素，在；形成的第一 51. 根據申請專利範圍第35項 道 ^ ’其中利用控制在第—個條件=導體裝置製造方 時間，控制製臈期間所得晶體 成初始核或初始層的 52. 根據申請專利範圍馆士直徑。 法，其中利用控制在第一個^件=半導體裝置製造方 時間，控制製膜期間所得晶體 〃成初始核或初始層的 53. 根據申請專利範圍第37項之。 哨之+導體裝置製造方 466750
    5根據申請專利範圍第55項之丰邋 法’其中製膜是於4 5 〇艺或以下實施。 袭置製造方 58·根據申請專利範圍第56項之丰遂 法’其中製膜是於450 °C或以下實施。 裝置製造方
TW089122508A 1999-10-25 2000-10-25 Semiconductor device and production thereof TW466750B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30220799A JP3800294B2 (ja) 1999-10-25 1999-10-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW466750B true TW466750B (en) 2001-12-01

Family

ID=17906250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089122508A TW466750B (en) 1999-10-25 2000-10-25 Semiconductor device and production thereof

Country Status (5)

Country Link
US (1) US6790741B1 (zh)
EP (1) EP1096555A3 (zh)
JP (1) JP3800294B2 (zh)
KR (1) KR100344709B1 (zh)
TW (1) TW466750B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800294B2 (ja) * 1999-10-25 2006-07-26 日本電気株式会社 半導体装置およびその製造方法
CN1496584A (zh) * 2001-03-09 2004-05-12 �ձ�������ʽ���� 金属氧化物介电膜气相生长方法和pzt膜
JP2004063807A (ja) 2002-07-29 2004-02-26 Elpida Memory Inc 半導体装置の製造方法
JP4920867B2 (ja) * 2003-11-18 2012-04-18 キヤノン株式会社 アクチュエータおよびインクジェットヘッド
JP2005251843A (ja) * 2004-03-02 2005-09-15 Nec Electronics Corp 半導体装置、その製造方法及び記憶装置
JP2006222318A (ja) * 2005-02-10 2006-08-24 Tokyo Electron Ltd 成膜方法及び成膜装置
KR20100002596A (ko) * 2008-06-30 2010-01-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8962350B2 (en) * 2013-02-11 2015-02-24 Texas Instruments Incorporated Multi-step deposition of ferroelectric dielectric material
JP6142710B2 (ja) * 2013-07-24 2017-06-07 富士通セミコンダクター株式会社 半導体装置及びその設計方法
JP6516504B2 (ja) * 2015-02-18 2019-05-22 国立大学法人名古屋大学 エッチング装置およびエッチング方法
JP7382988B2 (ja) 2021-06-29 2023-11-17 キヤノンアネルバ株式会社 積層構造体の製造方法
KR102695083B1 (ko) * 2021-07-16 2024-08-16 에스케이키파운드리 주식회사 반도체 소자의 ｍｉｍ 커패시터 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142597A (ja) * 1993-11-12 1995-06-02 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP3323352B2 (ja) * 1995-02-13 2002-09-09 三菱電機株式会社 半導体装置
JP2875777B2 (ja) * 1996-05-31 1999-03-31 松下電子工業株式会社 半導体装置
WO1998005071A1 (en) * 1996-07-26 1998-02-05 Symetrix Corporation Method of fabricating an integrated circuit using self-patterned thin films
KR100219507B1 (ko) * 1996-12-17 1999-09-01 윤종용 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP3542704B2 (ja) 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JP3098474B2 (ja) 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6333066B1 (en) * 1997-11-21 2001-12-25 Samsung Electronics Co., Ltd. Method for forming PZT thin film using seed layer
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
KR100268424B1 (ko) * 1998-08-07 2000-10-16 윤종용 반도체 장치의 배선 형성 방법
JP2000124421A (ja) * 1998-10-20 2000-04-28 Nec Corp 半導体記憶装置とその製造方法
JP3800294B2 (ja) * 1999-10-25 2006-07-26 日本電気株式会社 半導体装置およびその製造方法
JP4573009B2 (ja) * 2000-08-09 2010-11-04 日本電気株式会社 金属酸化物誘電体膜の気相成長方法
JP4688343B2 (ja) * 2001-05-16 2011-05-25 ルネサスエレクトロニクス株式会社 強誘電体メモリ装置

Also Published As

Publication number Publication date
EP1096555A3 (en) 2005-11-02
JP2001127258A (ja) 2001-05-11
KR100344709B1 (ko) 2002-07-20
EP1096555A2 (en) 2001-05-02
JP3800294B2 (ja) 2006-07-26
US6790741B1 (en) 2004-09-14
KR20010051202A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
JP3730122B2 (ja) 強誘電体集積回路メモリセルおよびその製造方法
US7862857B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
TW440994B (en) Ferroelectric capacitor, ferroelectric memory device, and their manufacturing method
TW482827B (en) Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
TW441129B (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
JP4709115B2 (ja) ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
TW466750B (en) Semiconductor device and production thereof
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
TW200403713A (en) MIM capacitor with metal nitride electrode materials and method of formation
WO2021253527A1 (zh) 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器
KR20000062325A (ko) 집적회로전극구조 및 이것의 제조공정
CN112271255B (zh) 一种铁电电容器和存储单元及其制备方法
KR100464650B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR20020016345A (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
TWI538103B (zh) 半導體裝置及半導體裝置之製造方法
US6362503B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
Shirvaliloo et al. Production of iridium metal thin films for application as electrodes in DRAMs and FRAMs
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
JPH1154729A (ja) 半導体素子のコンデンサの製造方法
JP2009218408A (ja) 半導体記憶装置及びその製造方法
JP4616830B2 (ja) 半導体装置の製造方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
JP2013012579A (ja) 誘電体膜及びその製造方法、並びにキャパシタ
CN112259552A (zh) 一种铁电场效应晶体管存储器及其制备方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees