JP2013012579A - 誘電体膜及びその製造方法、並びにキャパシタ - Google Patents

誘電体膜及びその製造方法、並びにキャパシタ Download PDF

Info

Publication number
JP2013012579A
JP2013012579A JP2011144157A JP2011144157A JP2013012579A JP 2013012579 A JP2013012579 A JP 2013012579A JP 2011144157 A JP2011144157 A JP 2011144157A JP 2011144157 A JP2011144157 A JP 2011144157A JP 2013012579 A JP2013012579 A JP 2013012579A
Authority
JP
Japan
Prior art keywords
dielectric film
film
capacitor
srtio
earth metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011144157A
Other languages
English (en)
Inventor
Toshiyuki Hirota
俊幸 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011144157A priority Critical patent/JP2013012579A/ja
Publication of JP2013012579A publication Critical patent/JP2013012579A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】結晶粒のサイズを制御し、誘電体膜を貫通する結晶粒界やクラックの発生を抑制することによって、リーク電流の少ない高性能のキャパシタを提供する。
【解決手段】電極3,5の間に誘電体膜4が挟持されてなるキャパシタであって、誘電体膜4は、アルカリ土類金属と遷移金属との酸化物に、アルカリ土類金属の炭酸塩を0.1〜10mol%の範囲で含む。
【選択図】図2

Description

本発明は、誘電体膜及びその製造方法、並びにキャパシタに関する。
アルカリ金属又はアルカリ土類金属と遷移金属との酸化物は、ペロブスカイト型の結晶構造を有している。その中でも、例えばSrTiOや(Ba,Sr)TiO等は、高い誘電率を有しており、半導体装置内のデカップリングキャパシタや、DRAM用のキャパシタにおける誘電体材料として期待されている。
また、これらの誘電体材料において高い誘電率を得るためには、これらの誘電体材料を結晶化させて使う必要がある。例えば、SrTiOは、アモルファス状態では比誘電率が20程度しかないのに対し、結晶化させると比誘電率が100を超えることがわかっている。
したがって、上述した誘電体材料が成膜後にアモルファス状態である場合は、熱処理によって結晶化させることによって、誘電率を高めて単位面積当たりの静電容量が大きいキャパシタを得ることが可能である。
なお、本発明に関連する先行技術文献としては、例えば下記特許文献1がある。この特許文献1には、ターゲットとしてSrTiO焼結体を用い、スパッタリング法を用いて、真空室内にガスを導入し、真空室内に設置されたターゲットに外部より高周波電界を印加しプラズマを発生させ、ターゲットに対向する位置に置かれた基板上にSrTiO膜を形成する誘電率膜の形成方法が開示されている。
特開平6−293966号公報
ところで、本発明者は、SrTiO(STO)を誘電体膜として用いたキャパシタの製造を試みたところ、以下の課題があることを見出した。例えば、スパッタ法でSrTiO膜を形成した場合、形成面上の温度が低いと成膜後にアモルファス状態となる。このため、下部電極上に厚み20nmのSrTiO膜を形成した後、ランプアニーラを用いてN雰囲気中で650℃で加熱しながら1分間の熱処理を行い、SrTiO膜を結晶化させた。
そして、このSrTiO膜をTEMで観察した。図5は、このSrTiO膜の平面TEM写真であり、図6は、このSrTiO膜の断面TEM写真であり、(b)は(a)中の囲み部分を拡大したものである。
図5及び図6(a),(b)に示すように、厚み方向に貫通する平らなタイル状のグレインが形成され、クラックらしき部分も観察された。
その後、SrTiO膜上に上部電極を形成し、キャパシタを作製した。そして、このキャパシタについて、比誘電率を測定したところ、約110の値を示した。また、リーク電流を測定したところ、1Vで3E−6A/cmの値を示した。
このため、結晶化させた誘電体膜は、リーク電流が大きいという課題があることがわかった。また、この現象は、誘電体膜の物理的な膜厚が50nm以下で特に顕著な傾向を示すことが認められた。さらに、この誘電体膜を貫通する結晶粒界が電流のリークパスとなっていることを本発明者は見出した。
本発明に係る誘電体膜は、アルカリ土類金属と遷移金属との酸化物に、アルカリ土類金属の炭酸塩を0.1〜10mol%の範囲で含むことを特徴とする。
また、本発明に係る誘電体膜の製造方法は、アルカリ土類金属と遷移金属との酸化物に、不純物としてアルカリ土類金属の炭酸塩を0.1〜10mol%の範囲で添加した非晶質の誘電体膜を形成した後に、熱処理を行うことによって、この誘電体膜を結晶化させることを特徴とする。
以上のように、本発明によれば、結晶粒のサイズを制御し、誘電体膜を貫通する結晶粒界やクラックの発生を抑制できるため、リーク電流の少ない高性能なキャパシタを得ることが可能である。
本発明の誘電体膜を非晶質状態から熱処理により結晶化させた状態を模式的に示す断面図である。 本発明を適用したキャパシタの一例を示す断面図である。 本発明のSrTiO膜における平面TEM写真である。 本発明のSrTiO膜における断面TEM写真である。 従来のSrTiO膜における平面TEM写真である。 従来のSrTiO膜における断面TEM写真である。
以下、本発明を適用した誘電体膜及びその製造方法、並びにキャパシタについて、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
本発明を適用した誘電体膜は、アルカリ土類金属と遷移金属との酸化物に、アルカリ土類金属の炭酸塩を0.1〜10mol%の範囲で含むことを特徴とする。また、この誘電体膜は、ペロブスカイト型の結晶構造を有している。
また、本発明を適用した誘電体膜の製造方法は、アルカリ土類金属と遷移金属との酸化物に、不純物としてアルカリ土類金属の炭酸塩を0.1〜10mol%の範囲で添加した非晶質の誘電体膜を形成した後に、熱処理を行うことによって、この誘電体膜を結晶化させることを特徴とする。
図1は、誘電体膜を非晶質(アモルファス)状態(a)から熱処理により結晶化させた状態(b)を模式的に示す断面図である。
本発明では、アルカリ土類金属と遷移金属との酸化物からなる誘電体膜に、不純物としてアルカリ土類金属の炭酸塩を添加することで、この誘電体膜を結晶化させた際に、炭酸塩が結晶粒界に偏析し、結晶粒が過渡に成長するのを抑制すると共に、ストレスを緩和することができる。その結果、誘電体膜を貫通する結晶粒界やクラックの発生が抑制されたリーク電流の少ない高性能なキャパシタを得ることが可能である。
本発明で用いられるアルカリ土類金属と遷移金属との酸化物としては、例えばSrTiO(STO)や(Ba,Sr)TiO等を挙げることができ、アルカリ土類金属の炭酸塩としては、SrCOやBaCO等を挙げることができる。また、誘電体膜中における炭酸塩の濃度は、最終的に0.1〜10mol%の範囲であればよい。
一方、誘電体膜中における炭酸塩の濃度が0.1mol%未満では、上述した炭酸塩を添加したことによる十分な効果を得ることができない。また、誘電体膜中における炭酸塩の濃度が10mol%を超えると、炭酸塩を過剰に添加したことによる誘電率の低下を招くことなる。また、炭酸塩の偏析も顕著なる。
また、例えばスパッタ法でSrTiOとSrCOとを含む誘電体膜を形成する際は、SrTiOとSrCOとのターゲットを用いて、RFパワー比などを調整することで、SrTiOとSrCOとの組成比を任意に調整することができる。また、誘電体膜の形成方法としては、スパッタ法に限らず、例えばCVD(Chemical Vapor Deposition)法やALD(atomic layer deposition)法などを用いることができ、COガスを反応ガスとして添加することによってSrCOを含む膜を形成することもできる。
図2は、本発明を適用したキャパシタの一例であり、本発明の誘電体膜をデカップリングキャパシタに適用した場合を例示している。
このデカップリングキャパシタは、基板1の上に層間絶縁膜2を介して形成された下部電極3と、この上に形成された本発明の誘電体膜4と、この上に形成された上部電極5とを備え、下部電極3と上部電極5との間で誘電体膜4が挟持された構造を有している。また、上部電極5の上には、層間絶縁膜6を介してメタル配線7と、このメタル配線7を覆う層間絶縁膜8とが形成されている。そして、このキャパシタは、下部電極3が層間絶縁膜2に形成されたコンタクトプラグ9を介して基板1と電気的に接続され、上部電極5が層間絶縁膜6に形成されたスルーホールプラグ10を介してメタル配線7と電気的に接続された構造を有している。
本発明を適用したキャパシタでは、誘電体膜4に上記本発明の誘電体膜を用いることで、リーク電流の少ない高性能なキャパシタとすることが可能である。
なお、本発明の誘電体膜は、このようなデカップリングキャパシタに限らず、DRAM用のキャパシタなどにも適用可能である。
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
本実施例では、例えばスパッタ法でSrTiOとSrCOとを含む誘電体膜を形成するのに、ALD法を用いた。具体的には、Srプリカーサ(前駆体)に、ビス・ペンタメチルシクロペンタジエニル・ストロンチウムを用い、Tiプリカーサ(前駆体)に、メチル・シクロペンタジエニル・トリスジメチルアミノ・チタンを用いて、これらプリカーサを加熱したバブリングユニットで気化させた。また、反応室のプロセス温度を280℃とし、酸化剤として、市販のオゾナイザーを用いたオゾン(O/O(conq 180g/m))を添加した。さらに、SrCOの形成を促進するためのCOを添加し、このCOの添加量でSrCOの成膜量を調整した。
SrO膜を形成する際のALDシーケンス(シーケンスA)は、以下の(1)〜(4)の手順で行った。
(1)Srプリカーサ:ドーズ10秒
(2)Srプリカーサ:パージ10秒
(3)O/O/CO:ドーズ10秒
(3)O/O/CO:パージ15秒
一方、TiO膜を形成する際のALDシーケンス(シーケンスB)は、以下の(1)〜
(1)Tiプリカーサ:ドーズ10秒
(2)Tiプリカーサ:パージ10秒
(3)O/O:ドーズ10秒
(3)O/O:パージ15秒
そして、所望の膜厚のSrTiOにSrCOを添加した非晶質膜が得られるまで、これらシーケンスAとシーケンスBをある回数比(Sr/Tiの組成比が1.0〜1.2となるように合わせ込む。)で繰り返した。すなわち、本実施例では、シーケンスA、B、A、B、Aの順で繰り返し、これを1単位として、所望の膜厚の非晶質膜が得られるまでシーケンスを繰り返した。
本実施例では、Ru膜からなる下部電極上に、上記形成方法を用いて、SrTiO/(SrTiO+SrCO)=1[mol%]の非晶質膜を20nmの膜厚で形成した後、ランプアニーラを用いてN雰囲気中で650℃で加熱しながら1分間の熱処理を行い、SrTiOとSrCOとを含む誘電体膜を結晶化させた。
そして、このSrTiO膜をTEMで観察した。図3は、このSrTiO膜の平面TEM写真であり、図4は、このSrTiO膜の断面TEM写真であり、(b)は(a)中の囲み部分を拡大したものである。
図3及び図4(a),(b)に示すように、粒径が5nm程度のSrTiO(STO)のクリスタルが形成され、柱状の結晶構造の形成が抑制されていることがわかった。
そして、この上にRu膜からなる上部電極を形成し、キャパシタを作製したところ、比誘電率が80程度まで低下したものの、リーク電流は1Vで5E−8A/cmまで抑制されることがわかった。
1…基板 2…層間絶縁膜 3…下部電極 4…誘電体膜 5…上部電極 6…層間絶縁膜 7…メタル配線 8…層間絶縁膜 9…コンタクトプラグ 10…スルーホールプラグ

Claims (4)

  1. アルカリ土類金属と遷移金属との酸化物に、アルカリ土類金属の炭酸塩を0.1〜10mol%の範囲で含むことを特徴とする誘電体膜。
  2. ペロブスカイト型の結晶構造を有することを特徴とする請求項1に記載の誘電体膜。
  3. アルカリ土類金属と遷移金属との酸化物に、不純物としてアルカリ土類金属の炭酸塩を0.1〜10mol%の範囲で添加した非晶質の誘電体膜を形成した後に、熱処理を行うことによって、この誘電体膜を結晶化させることを特徴とする誘電体膜の製造方法。
  4. 電極の間に誘電体膜が挟持されてなるキャパシタであって、
    前記誘電体膜として、請求項1又は2に記載の誘電体膜、又は、請求項3に記載の方法により製造された誘電体膜を用いることを特徴とするキャパシタ。
JP2011144157A 2011-06-29 2011-06-29 誘電体膜及びその製造方法、並びにキャパシタ Withdrawn JP2013012579A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011144157A JP2013012579A (ja) 2011-06-29 2011-06-29 誘電体膜及びその製造方法、並びにキャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011144157A JP2013012579A (ja) 2011-06-29 2011-06-29 誘電体膜及びその製造方法、並びにキャパシタ

Publications (1)

Publication Number Publication Date
JP2013012579A true JP2013012579A (ja) 2013-01-17

Family

ID=47686227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011144157A Withdrawn JP2013012579A (ja) 2011-06-29 2011-06-29 誘電体膜及びその製造方法、並びにキャパシタ

Country Status (1)

Country Link
JP (1) JP2013012579A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018534763A (ja) * 2015-09-14 2018-11-22 クアルコム,インコーポレイテッド パッシブオンガラス(pog)デバイスおよび方法
WO2018221228A1 (ja) * 2017-05-31 2018-12-06 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018534763A (ja) * 2015-09-14 2018-11-22 クアルコム,インコーポレイテッド パッシブオンガラス(pog)デバイスおよび方法
JP2019083352A (ja) * 2015-09-14 2019-05-30 クアルコム,インコーポレイテッド パッシブオンガラス(pog)デバイスおよび方法
US10607980B2 (en) 2015-09-14 2020-03-31 Qualcomm Incorporated Passive-on-glass (POG) device and method
WO2018221228A1 (ja) * 2017-05-31 2018-12-06 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法

Similar Documents

Publication Publication Date Title
JP5647792B2 (ja) キャパシタ用容量絶縁膜の製造方法
JP3171170B2 (ja) 薄膜キャパシタおよびその製造方法
US9887083B2 (en) Methods of forming capacitors
JPH11177051A (ja) 薄膜キャパシタ及びその製造方法
JP2016029708A (ja) 薄膜誘電体及び薄膜コンデンサ素子
JP2006060230A (ja) 3次元半導体キャパシタおよびその製造方法
JP2018081975A (ja) 膜構造体及びその製造方法
JP2009027017A (ja) 絶縁体膜、キャパシタ素子、dram及び半導体装置
JP2002343888A (ja) 半導体素子のキャパシタ及びその製造方法
KR20010003785A (ko) 반도체 소자의 캐패시터 제조 방법
TW466750B (en) Semiconductor device and production thereof
KR101060740B1 (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
JP2013012579A (ja) 誘電体膜及びその製造方法、並びにキャパシタ
TW471161B (en) Method of manufacturing capacitor of semiconductor device
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
JP2011146507A (ja) 半導体装置および半導体装置の製造方法
JP4604939B2 (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP2000208440A (ja) 半導体素子のキャパシタ―電極用白金膜の形成方法
JPH0387055A (ja) 薄膜コンデンサおよびその製造方法
US9406439B2 (en) Process for forming a ceramic oxide material with a pyrochlore structure having a high dielectric constant and implementation of this process for applications in microelectronics
KR20080084434A (ko) Mⅰm 커패시터 및 이의 제조 방법
Halder et al. Microstructure and electrical properties of BaTiO 3 and (Ba, Sr) TiO 3 ferroelectric thin films on nickel electrodes
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
JP2010165722A (ja) キャパシタ用絶縁膜、キャパシタ及び半導体装置
JP4659772B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902