TW466552B - Semiconductor device and the manufacturing method thereof - Google Patents
Semiconductor device and the manufacturing method thereof Download PDFInfo
- Publication number
- TW466552B TW466552B TW089112855A TW89112855A TW466552B TW 466552 B TW466552 B TW 466552B TW 089112855 A TW089112855 A TW 089112855A TW 89112855 A TW89112855 A TW 89112855A TW 466552 B TW466552 B TW 466552B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- insulating film
- hole
- forming
- lower electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 38
- 239000011229 interlayer Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 5
- 239000007772 electrode material Substances 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 239000010936 titanium Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052726 zirconium Inorganic materials 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- 230000000875 corresponding effect Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 239000002253 acid Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910002353 SrRuO3 Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910010252 TiO3 Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 229910020489 SiO3 Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
經濟部智慧財產局員工消費合作社印製 'i 655 2 A7 _B7_五、發明說明（1 ) 發明之背景 本發明係關於一種具備使用強介電體膜作爲介電體膜之 電容器的半導體裝置及其製造方法。 可高速讀取及寫入之RAM有FRAM受人矚目，其係具備 一使用強介電體膜作爲電容器介電體膜之電容器。 爲形成FRAM之電容器，使一構成電容器介電體膜之強 介電體膜形成圖案的步驟乃必須的，但習知，Pb(Zr、 Ti)03等之強介電體膜的圖案，係使用A r及（：12作蝕刻氣體 之電漿乾蝕刻來進行。 然而，若藉此乾蝕刻形成強介電體膜圖案，強介電體膜 會曝露於電漿中，故有如下問題即強介電體膜受損傷，強 介電體膜之介電特性劣化。其結果，有FRAM之寫入次數 減少之問題。 本發明之簡述 本發明之目的在於提供一種半導體裝置，其係具備一種 使用強介電體膜作爲介電體膜之電容器，且無強介電體膜 之介電特性劣化。 本發明之其他目的在於提供一種半導體裝置之製造方 法，其係具備一種使用強介電體膜作爲介電體膜之電容 器，當強介電體膜加工時，可抑制對強介電體膜造成損 傷，並能抑制強介電體膜之介電特性劣化。 若依本發明，提供一種半導體裝置，係具備半導體基 板、及形成於此半導體基板上之複數電容器，前述複數電 容器乃包括： -4- ---It----I---I t I I---— —訂 - -------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） Λ 6 65 5 2 Α7 B7 五、發明說明（2 形成於半導體基板上之複數下部電極， 以連續被覆此等複數下部電極上 ^ 體膜， （万式所形成的強介電 形成於此強介電體膜上之上部電極； 在前述每一個下部電極構成電容器。 又，若依本發明提供一種半導體裝置，係具備 板' 具有形成於此半導體基板上之孔的絕緣膜，及，开^ 於此絕緣膜上之電容器； 前述電容器係包括： 形成於前述絕緣膜之孔的底部之下部電極， 埋入形成於前述孔内之強介電體膜， 形成於此強介電體膜上之上部電極。 進一步，若依本發明係提供一種半導體裝置之製造方 法，係具備如下步驟： 於半導體基板上形成層間絕緣膜； 於前述層間絕緣膜上形成絕緣層： 於前述絕緣層形成複數之孔； 於各別之孔内埋入形成下部電極； 於前述絕緣層及下部電極上形成強介電體膜； 經濟部智慧財產局員工消費合作社印製 於強介電體膜上形成導電體層； 以覆蛊複數之下部電極的方式，使強介電體膜及導電體 層圖案化，而形成電容器介電體膜及上部電極，藉此而於 每一個下郅電極形成電容器。 進而又，若依本發明，係提供一種半導體裝置之製造方 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公釐） 〇 655 2 Α7 Β7 五、發明說明（3 ) 法，係具備如下步驟： 於半導體基板上形成第一絕緣膜： ’ 於第一絕緣膜上依序形成第—導電體層及假膜； 加工前述假膜而形成假膜圖案： 以前述假膜圖案作爲掩模而蝕刻第1導電體層，形成下 部電極： 在第1絕緣膜及假膜上形成第2絕緣膜； 除去第2絕緣膜之表面區域，以使假膜圖案之表面露 出 孔 除去假膜圖案，而於底部形成—露出下部電極之第 經濟部智慧財產局員工消費合作社印製 以埋入第1孔之方式’形成強介電體膜； 在強介電體膜上形成上部電極，藉此而形成電容器。 又’進-步，若依本發明，係提供_種半導體裝置° 造方法，係具備如下步驟： 表 於丰導體基板上形成絕緣膜·· 於絕緣膜上形成第1孔； 於絕緣膜上及第1孔之内面形成導電體層； 於内面形成導電體層之第1孔内埋入形成假膜； 除去導電體層露出之部分，形成一由殘留於第 部的導電體層所構成之下部電極： 孔之底 除去假膜而使下部電極露出，同時並形Λ 〜成~於側面露出 絕緣膜，且於底面露出下部電極之第2孔： 於第2孔内埋入形成強介電體膜； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） "--------訂---------線- '-請先閱讀背面之注意事項再填寫本頁〕 55 2 4 6 655 2 A7 一 B7 五、發明說明（4 ) 於強介電體膜上形成拉 '上那电極’精此而形成電容 圖式之簡單説明 圖1A〜1E係表示本發 的斷面圖。 器。 明第1實施例之半導體裝置製造步驟 圖係表示本發明第2實施例之半導體 的斷面圖。 7艰 圖3係表示本發明第2實施例之半導體裝置構成 圖 圖4 A〜4 F係表示本發明第2實 製造步驟的斷面圖。 圖5 A〜5L係表示本發明第3實施例之半導 的斷面圖。 的斷面 施例之變形例的半導體裝置 體裝置製造步 驟 -.I-------------裝 f請先閱讀背面之注意事項再填寫本頁) 圖6A〜6G係表示本發明篮7, 今货月弟3實施例您變形例的半導㉒ 置製造步驟的斷面圖。 圖7A〜7H係表示本發明第4實施例之半”裝置 步驟之斷面圖。 訂： 線· 圖8 A〜8E係表示本發明第4實 之製造步驟斷面圖。 施例之變形例的半導體裝置 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 圖9 A及9 B係表示本發明第4實施例另外變形例之半導體 裝置的製造步驟斷面圖。 豆 發明之詳細説明 第1發明之半導體裝置’其特徵在於包含形成於半導 體基板上之複數下部電極’在此等複數下部電極上以連續 被覆之方式所形成的強介電體膜’形成於此強介電體膜上 本紙張尺度时關家標準（CNS)aJ规格（2J0 X挪公楚*7 r： 6 5 5 2 第89112855號專利申請案 ， a? 中文說明書脩正頁别年$# ；_5!_ 五、發明説明（5 ) 之上部電極；在前述每個下部電極上構成電容器。 此時，對應於1個強介電體膜及上部電極之下部電極數 目，亦即，電容器數目宜為2〜32,而8〜32更佳。 如此，在第1發明之半導體裝置中，在複數下部電極上 以連續複覆的方式，形成強介電體膜及上部電極，俾在無 關於電容器特性的部分，可進行上部電極及強介電體膜之 圖案，故在有關電容器之區域，不會產生強介電體膜之介 電特性的劣化。 第2發明之半導體裝置，其特徵在於：藉由形成於半導 體基板上之絕緣膜孔底部的下部電極，埋入前述孔内所形 成之強介電體膜，形成於此強介電體膜上之上部電極，以 構成電容器。 在如此第2發明之半導體裝置中，強介電體膜可形成比 下部電極及上部電極面積還小的構成。 依下部電極、強介電體膜、上部電極順序，可成為面積 變大之構成。 強介電體膜係埋入形成於孔入，同時延伸於絕緣膜上。 第2發明之半導體裝置中，與第1發明之半導體裝置同樣 地，以覆蓋複數下部電極之方式連續形成強介電體膜及上 部電極，亦可於每一下部電極構成電容器，但與一般之電 容器同樣地，在一個下部電極各別對應1個強介電體膜及 上部電極，亦可構成電容器。 如此，第2發明之半導體裝置，係於孔内埋入強介電體 膜後，實施上部電極之成膜及圖案所形成的，故，強介電 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 經濟部智慧財產局貝工消費合作社印製 4 6 655 2 A7 五、發明說明（6 )
體膜不須曝露於電號翁畜，^ ^ , L 电水巩氣 0此’不會對強介電體膜造成 損傷，而強介電體膜不會有變化。 ^ 又，前述強丨電體膜係比下#電極及上冑電極之面積還 小’或’依下部電極、強介電體膜、上部電極之順序面積 會變大’俾使上部電極與下部電極之距離拉遠，可抑制來 自強介電體膜周邊之漏電流，並謀求介電特性之提异。 又，絕緣膜可形成單層或多層構造。 以下，參照圖面而説明本發明之各種實施例於下。 實施例1 圖1係表示本發明第1實施例之半導體裝置製造步驟的斷 面圖。 首先，如圖1 A所示般，形成於層間絕緣膜！丨之w插塞 1 2上邵經選擇性蝕刻後，全面堆積丁丨N膜，然後，藉 C Μ P (化學機械性研磨）除去層間絕緣膜丨丨上之τ丨N膜， 於W插塞I 2上形成τ i N阻隔層1 3。繼而，使全面鄰接之 下部電極間絕緣的絕緣層即Ti〇yg丨4堆積呈5〇11爪厚。 然後，如圖I B所示，形成光阻圖案（對應於下部電極圖 案之圖案且未圖示）後，藉RIE於丁丨02膜14形成孔15後， 除去光阻圖案。 其次，如圖1 c所示，藉濺鍍法進一步形成SrRu〇3膜 70nm厚後，使用Ή〇2膜1 4作爲阻絕子而藉c μ P研磨 SrRu〇3膜，俾除去Ti〇2膜1 4上多餘的SrRu03膜，形成一由 孔ί 5内所殘留之SrRu03膜所構成之複數下部電極1 6。 其後，如圖1 D所示，依序堆積Pb (Zr，Ti)〇3膜丨7厚 本紙張尺度適用中國國家標準（CNS)A4規格（21(^ 297公釐）
經濟部智慧財產局員工消費合作社印製 4 6 655 2 A7 ----B7 _ 五、發明說明（7 ) lOOnm，構成上部電極之SrRu〇3膜】8厚1〇〇nm。 再者，如圖1E所示，爲形成—對應於含複數下部電極 16之區域的強介電體及上部電極，使SrRu〇3膜μ及Pb (Zr， Τι)〇3膜 1 7 圖案化。SrRu〇3 膜 1 8 及 Pb (Zr，Ti)03 膜 1 7 之圖 案依如下般實施。 亦即，於SrRu〇3膜18上堆積3丨02膜（未圖示），再圖案化 而形成si〇2膜圖案後’使用此以〇2膜圖案作爲掩模，藉〇 水蚀刻SrRu〇3膜1 8而形成上部電極2 〇。然後，以H c丨溶 液進行之濕式蚀刻’或使用Ar及CL作爲蝕刻氣體之乾式 蚀刻’俾進行Pb (Zr，Ti)〇3膜1 7的圖案，而形成強介電體 膜19，其後，除去Si 〇2膜圖案，以形成強介電體電容器。 如此地，上部電極2 〇及強介電體膜丨9係形成於複數之 下部電極16上。但，一般，於每一下部電極上形成電容器 介電體膜及上部電極時，上部電極係連接於接地，因此各 別之上邵電極係電氣連接’故依本實施例得到之電容器 般，即使上部電極跨於複數下部電極上而形成，亦無任何 問題。 如以上般，若依本實施例，於複數下部電極丨6上形成連 續之強介電體膜1 9及上部電極2 0，故無關於電容器特性 之部分，可形成一圖案化之上部電極2〇及強介電體膜 1 9，在有關電容器之區域，無強介電體膜之介電特性劣 化。 實施例2 參照圖2A〜2J之步驟斷面圖，説明本發明第2實施例之半 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ r -!裝--------訂-------ί線 {請先閱讀背面之注意事項再填寫本頁) A7 4 6 65 5 2 五、發明說明（8 ) 導體裝置的製造步驟。 ill.---------裝—— (請先閱讀背面之注意事項再填寫本頁) 首先’如圖2A所示般’於半導體基板(無圖示)形成半導 體元件後，在+導體基板上形成層㈤絕緣膜31，在層間絕 緣膜31形成空穴後，空穴内埋入形成插塞32。 繼而，如圖2B所示，以在層間絕緣膜31上使用光蚀刻 技術而露出W插塞32的方式，形成光阻圖案33後，使用 此光阻圖案3 3作爲掩模，再蝕刻層間絕緣膜3 i及w插塞 32，以形成凹部34。 其次，如圖2C所示般，除去光阻圖案33，埋入凹部34 之方式，堆積T i N膜後，使用層間絕緣膜3 i作爲阻隔子而 藉CMP研磨TiN膜，俾於凹部34埋入形成一成爲w插塞 32之阻隔層的TiN阻隔層35。又，平行於半導體基板之 主面的T iN阻隔層3 5斷面積，係比W插塞3 2之斷面積還 大。 其後’如圖2 D所示，依序堆積一構成下部電極之膜厚 -線· 50nm的8化11〇3膜36及膜厚30nm的8丨02膜（假膜）37。再 經濟部智慧財產局負工消费合作社印製 者’如圖2 E所示般，使用光蝕刻技術及r [ E而使Si〇2膜 37圖案化，以形成Si〇2膜圖案3 8，使用此Si02膜圖案3 8 作爲掩模而藉〇 3水蝕刻SrRu03膜3 6，形成下部電極3 9。 在此濕式蝕刻，下部電極3 9係上面之面積比下面之面積還 小，但亦有時面積不受蝕刻的條件而改變。 然後，如圖2F所示，以全面覆蓋Si02膜圖案3 8之方式， 堆積一由Ti〇2膜或Si3N4膜所構成之絕緣膜40。其次，如 圖2G所示，使用si〇2膜圖案38作爲阻隔子，而藉CMP研 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 6 655 2 A7 五、發明說明（9 ) 磨絕緣膜4 0。然後，如圖2 H所示般，藉H F選擇性地蝕刻 (請先閱讀背面之注意事項再填寫本頁) 除fSl02膜37 ’形成-下部電極36露出之孔41。 一 繼而，如圖2 I所示般，藉濺鍍法於全面堆積一構成電容 森介電體膜iPb (Zr，Ti)03膜42呈l〇〇nm膜厚。接著，如 圖2J所示，堆積構成上部電極之SrRu03膜43呈lOOnm之膜 厚。 .其後，與實施例丨同樣地，以涵蓋一含有複數下部電極 (區域的方式，使SrRu〇3膜4 3圖案化，以形成上部電極。 此SrRu〇3膜43之圖案，係於^^…膜^上形成以〇2膜圖 案，利用此si%膜圖案作爲掩模而藉〇3水蝕刻〜以 4 1。 繼而，藉HC1溶液之濕式蝕刻，或利用Ar#ci2之混合 氣體進行乾式蚀刻Pb (Zr，Ti)〇#42，以形成電容器介電 體膜。如此一來’可得到強介電體電容器。 在上述製造步驟中，pb (Zr，η)%膜42係每一複數下部 電極不被圖案化，故對應於電容器介電體膜之各個下部電 極的邵分不被曝露於電漿環境下，因此，4電容器介電體 膜爻損傷，且不會產生電容器之介電特性劣化。 經濟部智慧財產局員Η消費合作社印製 又’所形成疋電容器構造，係下部電極3 9形 < 於絕緣膜 40所形成<孔41的底面，（Ba,⑷丁叫膜42會埋入孔〇 同時並形成於絕緣膜40上。因此，上部電極與下部電極 39之距離會變遠’可抑制電容器介電體膜中之漏電流，可 謀求介電特性之提异。 又，ΉΝ層之斷面積會比平行於半導體基板主面之你插 -12- 本紙張尺錢时BI _辟（CNS)A4規^ — ^ 4 6 655 2 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10) 塞斷面積還廣。因此，可扣卩制 , 、 j仰制一通過下邵電極39與TiN層 35之界面而擴散丁1]^層35 06备據也2：川：^· - 〕氧擴散至W插塞32，可防止 W插塞32之氧化。 又，如圖3所示，亦可传 1 1^Pb (Zr，丁1)〇3膜42 及 SrRuO^ 43於每個下部電極39形成圖t，對於-個下部電極39分 別形成電容器介電體膜及上部電極之構造。即使令pb(zr， Ti)〇3膜42及SrRU〇3膜43圖案化，關於電容器之區域的以 (Zr’TOC^膜42乃不曝露於電漿環境下，故不會造成介電 特性之劣化。 又，有關異於利用〇3水之方法的例子，參照圖4A〜4F所 示之步驟斷面圖而説明上述之^以〇3膜36的圖案。又，於 圖4A〜4F中，與圖2A〜2J相同的部分賦予同一參照數字， 省略其説明。 首先，藉由與圖2A〜2D所示步驟相同的步驟，以形成圖 4 A所示之構造。然後，如圖4 B所示般，利用光蝕刻技術 及REI使Si〇2膜37圖案化，以形成幻〇2膜圖案38。接著， 利用此Si〇2膜圖案38作爲掩模，使用一含Ar&CM2之反應 氣體’乾蝕刻SrRu03膜3 6，以形成上部電極3 9。 再者’如圖4 C所示，堆積絕緣膜4 〇後，如圖4 d所示， 使Si〇2膜圖案38形成阻隔子而藉CMP研磨絕緣膜4〇。進 一步’除去Si〇2膜；圖案38，而如圖4E所示，形成孔51 後’如圖4F所示’依序堆積Pb (Zr，Ti)〇3膜42及SrRuO^ 4 3，與上述同樣地，使此等圖案化，而形成電容器。 實施例3 13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） . f . 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員4消費合作社印製 4 6 65 5 2 A7 -------------B7 ' _ 五、發明說明（u) 在本實施例中，以異於前述方法形成阻隔金屬及電容器 j电體膜，在強介電體電容器之製造步驟，參照圖5八〜冗 而加以説明。圖5A〜5L係表示本發明第3實施例之半導體 裝置之製造步驟的步驟斷面圖。 首先，如圖5A所示，在半導體基板（無圖示）形成半導體 1件後，以在半導體基板上覆蓋半導體元件之方式，形成 第1之層間絕緣膜3 1。繼而，於第！層間絕緣膜3丨形成空 穴後，在空穴内埋入形成W插塞3 2。 接著，如圖5 B所示，形成第2層間絕緣膜6丨後，在第2 層間絕緣膜6 1上形成一 W插塞32露出之孔62。繼而，如 圖5 C所不，全面堆積τ丨N膜後，利用第2層間絕緣膜6丨作 爲阻隔子而藉CMP研磨第2層間絕緣膜6 1，於孔62埋入 形成TiN阻隔層35。 其次，如圖5 D所示，與實施例2同樣地，依序堆積 SrRu〇3膜3 6及Si〇2膜37，使8丨02膜37形成圖案後，利用 所得到之Si〇2膜圖案38作爲掩模，而藉〇3水蝕刻SrRu〇3 膜3 6，如圖5 E所示，形成下部電極3 9。繼而，如圖5 F所 示’堆積絕緣膜4 0後’如圖5 G所示，以膜3 8作爲阻 隔子而藉CMP研磨絕緣膜40。進一步，如圖5H所示，除 去Si〇2膜圖案38，形成一下部電極39露出之孔63。 隨後’如圖5 I所示’藉濺鍍法使Pb (Zr，丁丨）〇3膜4 2成 膜’進行熱處理而使Pb (Zr，Ti)03膜結晶化。繼而，如 圖5 J所示，以絕緣膜4 〇作爲阻隔子而藉c M p研磨 Pb(Zr，Ti)〇3膜42，於孔63埋入形成電容器介電體膜即 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐）
------I ί 訂" ---I--· (請先閱讀背面之注意事項再填寫本頁J 46 655 2 A7 ____________B7 五、發明說明（12 )
Pb (Zr，Ti)〇3 膜 42。 再者，如圖5K所示，堆積一構成上部電極之SrRu〇3膜 後，形成一對應於上部電極圖案之光阻圖案64，利用光阻 圖案6 4作爲掩模而蝕刻SrRu〇3膜，形成上部電極4 3。 其次，如圖5 L所示，除去光阻圖案6 4後，堆積保護層 膜65，以形成電容器。其後，在保護層膜65形成一上部 電極4 3露出之開口部，在開口部形成一與上部電極連接之 電極。 若依本實施例’堆積（Ba，Sr) 丁丨〇3膜42，藉CMp研磨 (Ba，Sr) Ti〇3 膜 4 2，於孔 6 3 内使（Ba，Sr) Ti03 膜殘留，使 危各益介電體膜埋入形成於孔6 3内後，進行上部電極之堆 積，使含（Ba，Sr) Ti〇3膜42的區域圖案化而形成上部電 極。因此，（Ba, Sr) Ti〇3膜完全無曝露於電漿蝕刻環境 下，故可更抑制（Ba, Sr) Ti03膜之劣化。 又’藉濕式姓刻’下部電極之側面比（Ba，Sr) Ti03膜之 側面更後退’同時並於孔内埋入形成（Ba，Sr) Ti03膜，依 下部電極（Ba, Sr) 丁丨03膜、上部電極之順序，面積變大， 故，上部電極與下部電極之距離會遠離，可抑制漏電流。 其次，有關藉由與上述〇3水相異之方法之製造步驟，參 照圖6A〜6G之步驟斷面圖，説明進行51^11〇3膜3 6之案。 又’於圖6A〜6G中，與圖5A〜5L相同的部分赋予同一參照 數字，省略其説明。 首先，藉由與圖5 A〜5D相同之步驟，形成圖6A所示之構 造。然後，如圖6 B所示，利用光蝕刻技術及R I E使8丨02膜 -15- >纸張尺度過用中關家標準（CNS)A4規格（210 X 297公S ) ~ " (請先閱讀背面之注意事項再填寫本頁) —裝 • I I · 訂_ -線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 6 655 2 A7 ------ B7 五、發明說明（13) γ圖案化。接著，利用所得到之叫膜圖案38作爲掩 模而利用含Ar及C h之反應氣體乾蝕刻SrRu〇3膜3 6， 以形成下部電極3 9。 如圖6C所示，堆積絕緣膜4〇後，如圖6D所示，使以〇2 膜圖案38形成阻隔子而研磨絕緣膜4〇。更進一2 步，如圖6E所示，除去Si〇2膜圖案3 8而形成孔8〖後，如 圖61^斤示，於孔81埋入形成1>1)(2^)〇3膜42，如圖6〇 所示，形成上部電極43及保護層膜65，以形成電容器。 在以上步驟所製成之電容器係以乾蝕刻形成下部電極， 假膜即si〇2亦會被蝕刻，（Ba，Sr) Ti〇3膜之面積比下部電 極還小。因此，（Ba，Sr) Ti〇3膜亦比下部電極及上部電極 之面積還小。是故，上部電極與下部電極之距離會遠離， 可抑制漏電流。 實施例4 使用圖7A〜7H所示之步驟斷面圖，説明本發明第4實施 例之半導體裝置製造步驟。 首先，如圖7A所示，於半導體基板（無圖示）形成半導體 元件後，以半導體基板上覆蓋半導體元件之方式，形成層 間絕緣膜3 1，於層間絕緣膜3 1形成空穴後，在空穴内埋 入形成W插塞3 2。接著，使W插塞3 2之表面進行蝕刻而 低於表面之水平後，埋入形成T i N阻隔層3 5。在全面堆積 第2絕緣膜9 1後，在第2絕緣膜9 1上形成一對應於電容器 之光阻圖案（無圖示）。利用光阻圖案作爲掩模而藉RiE等 之異方性I虫刻使第2絕緣膜9 1進行触刻，於第2絕緣膜9 1 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） ' „ 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 655 2 A7 ------- —_B7_ 五、發明說明（14 ) ' 一— 上形成-可形成電容器之孔92，除去光阻圖案。 然後’如圖7B所示，藉濺鍍法於全面形成電 之下部電極的触叫膜M。再來，如圖7C所*，以^ 孔92之万式形成由矽氮化膜或金屬鈦所構成之假膜… 再來，如圖7D所示，以SrRu〇3膜93作爲阻隔子而藉CMp 研磨假膜9 4，除去孔9 2内以外之假膜9 4。 如圖7E所示，利用I水等濕式蝕刻所露出之SrRu%膜 9 3，只在孔9 2之底面使SrRu〇3膜93殘存而形成下部電極 95。又，構成下邵電極95之SrRu〇3膜至少必須殘存於孔 9 2之底面，但孔9 2之側面的SrRu〇3膜的部分之殘存量可 使之各種變化。 如圖7 F所示，濕式蚀刻假膜9 4，以使下部電極9 5露出 於孔9 2之底面。又，假膜爲矽氮化膜時，利用磷酸等而除 去之，當金屬鈦膜時利用鹽酸等之酸進行除去。 再者，如圖7G所示’堆積Pb (Zr，丁丨）03膜作爲強介電體 膜後，以CMP進行研磨或蝕刻，於孔92内埋入形成一構 成電容器之強介電體膜的Pb (Zr，Ti)03膜9 6。 繼而’如圖7 Η所示，堆積SrRu03後，利用〇 3水之濕式 蝕刻而使SrRu03膜圖案化，俾形成上部電極97，完成電容 器。 又，假膜係亦可使用一能溶於锆、或鈷、鎳言及之酸的 金屬，可溶於一擁有鎮等之氧化力的酸（假如過氧化氫水 與鹽酸之混合液）的金屬，或，可溶於此等酸之氧化敍等 的金屬氧化物或金屬氮化物。又，鋁或銅等之雨性金屬亦 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210_χ 297公釐) ^ „ I ----裝*-------訂------- I 線 (請先閱讀背面之注意事項再填寫本頁) 4 6 6552
經濟部智慧財產局貝工消費合作社印製 五、發明說明（15 ) 可作爲触刻劑而溶於氨水等之鹼性溶液中，故可使用來作 爲假膜。 - 在一具備圖7H所示之構造的電容器的半導體裝置中，下 部電極及強介電體膜乃被埋入孔内，故電容器之大小乃依 孔之尺寸來決定，因此，具有孔室間大小的參差不齊乃很 少的優點。 又，下部電極並非只形成於孔的底面亦形成於側面，可 擴大下部電極之實效面積，故藉此亦可增多電氣訊號量。 又，絕緣膜並非只1層’可使用2層以上之絕緣膜。其 次’參照圖8A〜8E之步驟斷面圖而説明多層之層間絕緣膜 的製造步驟。 首先，如圖8 A所示，與實施例5同樣地，在形成於層間 絕緣膜3 1之空穴内形成W插塞3 2及TiN阻隔層3 5。接 著，在全面依序堆積第1絕緣膜91及第2絕緣膜後，在 第2絕緣膜101上形成—對應於電容器之光阻圖案（未圖 不）。藉RIE等之異方性蝕刻，依序蝕刻第2絕緣膜工〇丨及 第1絕緣膜9 1 ’以形成一可形成電容器之孔9 2，除去光阻 圖案。 然後’與前實施例之製造步驟同樣地，如圖8Β所示，藉 滅鍵法形成SrRu〇3膜9 3作爲電容器之下部電極，在孔9 2 埋入形成假膜94(圖8C)。再者，如圖8D所示，利用〇3水 等濕'式蝕刻所露出之SrRu03膜9 3 ’以形成下部電極9 5。 其次’如圖8 E所示，濕式蝕刻假膜9 4，而使下部電極 9 5露出於孔9 2的底面後’於孔9 2内埋入形成一構成電容 -18" 本紙張尺度舶中國國家標準（CNS)A4規格（210 X 297公笼） . I --------訂----I--- I (請先閱讀背面之注意事項再填寫本頁) 1 6 655 2
經濟部智慧財產局員工消費合作社印製 五、發明說明（16 ) 器之強介電體膜的pb (Zr，丁〇〇3膜96。繼而，堆積SrRu〇3 膜後’利用0 3水之濕式蚀刻以形成SrRu〇3膜，俾形成上部 電極97，完成電容器。 具有y、上述黾谷器之上部電極相異的構造之上部電極， 其半導體裝置之製造方法説明，參照圖丨〇 A及丨〇 B之步驟 斷面圖。 如圖10A所示，經由與上述製造步驟同樣的步驟，於全 面堆積（Ba，Sr) Τι〇3膜96，埋入孔92内後，利用鹽酸/氟 酸之混合液而蝕刻（Ba，Sr) Ti〇3膜9 6。其時，使pb (Zr，
Ti)〇3膜96之上面高度比第2絕緣膜1〇1的上面還低，以形 成孔1 1 I。 如圖10B所示，堆積SrRu〇3膜後，對阻隔子以CMp進行 研磨絕緣膜，在孔内埋入形成上部電極9 7。 若依如上之上邵電極9 7的形成方法，可省略一用以加工 上部電極之圖案步驟…上部電極未渗出形.成於絕緣膜 上’故亦可減少電容器面積。 又，本發明不限於上述實施例中，例如使用（如，心) ΉΟ3膜作爲強介電體膜，但可使用其他之強介電體膜。其 他本發明只要不超出其要旨的範圍，可做各種變形而 施。 如以上说明般，若依本發明，於複數之下部電極上形成 連續（強介電體膜及上部電極，故在無關於電容器特性之 部分可實施上部電極及強介電體膜之圖案，故在有關電容 器之區域不會造成強介電體膜之介電特性的劣化。 -19- 本紙張尺度剌中國國家標準（CN；i)A4規格⑵Q x 297 — fllllllllll* — 11 — 11 訂 ! 111 — I - (請先開讀背面之注意事項再填寫本頁) 4 6 655 2 A7 _B7_ 五、發明說明（17 ) 又，若依另一本發明，於孔内埋入強介電體膜後，進行 上部電極之成膜及圖案，而強介電體膜不會曝露於電漿環 境下，故不會對強介電體膜造成損傷，而強介電體膜特性 不會變化。 ：--------- ------------訂·-------* (請先間讀背面之注意事項甬填寫本頁) 經濟部智慧財產局員工消費合作社印製 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
- 46 655 2 A8 B8 CS D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 [:種半導體裝置，係具備半導體基板、及㈣於此半 把基板上之複數電容器，前述複數電容器乃包括〗 形成於半導體基板上之複數下部電極， 以連續被覆此等複數下部電極上之方式所 電體膜， ' m強介 形成於此強介電體膜上之上部電極； 在前述每一個下部電極構成電容器。 2.:據申請專利範圍第1JM之半導體裝置，其中複數電容 器係形成於—形成於半料基板上之層間絕緣膜上= 數下郅電極係電氣連接於一埋入形成於層間絕緣膜 插塞。 3·—種半導體裝置’係、具備半導體基板、具有形成於此半 導體基板上之孔的絕緣膜，及，形成於此絕緣膜上 容器； 前述電容器係包括： 形成於前述絕緣膜之孔的底部之下部電極， 埋入形成於前述孔内之強介電體膜， 形成於此強介電體膜上之上部電極。 4·根據申請專利範圍第3項之半導體裝置，其中前述電容 器係形成於前述半導體基板上所形成之層間絕緣膜上， 前述下部電極係埋入形成於層間絕緣膜，同時並連接於 一埋入形成於層間絕緣膜之插塞。 5.根據申請專利範圍第3項之半導體裝置，其中前述強介 电體膜乃比下邵電極及上部電極之面積還小。 -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） r---IT---------線' ! ί諳先閱讀背面之注音J事項再填寫本頁) 4 6 6 5 5 2 A8 B8 C8 D8 、申請專利範 圍 6.根據中請專利範圍帛3 ^ 極、強介電體膜'上部裳置’其中依下部電 7_根據申請專利範圍第3…導：：積變大。 :::體裝_造方法，係二:= 1導體基板上形成層間絕緣膜； 於前述層間絕緣膜上形成絕緣層； 於前述絕緣層形成複數之孔； 於各別之孔内埋入形成下部電極： 於則述絕緣層及下部電極上形成強介電體膜； 於強介電體膜上形成導電體層； 、覆蓋複數之下部電極的方式，使強介電體膜及導電 體層圖案化，而形成電容器介電體膜及上部電極，藉此 而於每一個下部電極形成電容器。 9.根據申請專利範圍第8項之方法，丨中複數之下部電極 係電氣連接於一埋入形成於層間絕緣膜之插塞。 經濟部智慧財產局員工消費合作社印製 10·根據申請專利範圍第8項之方法，其中於孔内埋入形成 下部電極之步驟，係包括：於全面堆積下部電極材，然 後藉化學機械性研磨除去絕緣層上之下部電極材。 11. 一種半導體裝置之製造方法，係具備如下步驟： 於半導體基板上形成第一絕緣膜： 於第一絕緣膜上依序形成第一導電體層及假膜； 加工前述假膜而形成假膜圖案； 以前述假膜圖案作爲掩模而蝕刻第〖導電體層，形成 -22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 46 655 2 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 下部電極： v在第1絕緣膜及假膜上形成第2絕緣膜； · 除去第2絕緣膜之表面區域，以使假膜圖案之表面露 出： 除去假膜圖案，而於底部形成一露出下部電極之第1 孔； 以埋入第1孔之方式，形成強介電體膜； 在強介電體膜上形成上部電極，藉此而形成電容器。 12.根據申請專利範圍第丨丨項之方法，其中形成強介電體膜 之步驟後，進一步更具備如下步驟：除去強介電體膜之 表面區域，使強介電體膜之表面水平比第2絕緣膜之表 面水平還低，藉此而形成第2孔；前述上部電極係以埋 入第2孔之方式形成的。 13-根據申請專利範圍第11項之方法，其中下部電極係電氣 連接於一埋入形成於第1絕緣膜之插塞。 14·根據申請專利範圍第η項之方法，其中第2絕緣膜之表 面區域除去係藉化學機械性研磨來實施。 15.根據申請專利範圍第"項之方法，其中前述假膜係包 括：可藉由一對第2絕緣膜具有選擇性之蚀刻除去的材 料。 16· 一種半導體裝置之製造方法，係具備如下步驟： 於半導體基板上形成絕緣膜： ，於絕緣膜上形成第丨孔； 方絕緣膜上及第1孔之内面形成導電體層； 23· -1·-----------------r I--訂·--------線’ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用+ 297公釐） 46 655 AS B8 C8 D8 除去導電體層露出之部分， 形成一由殘留於第1孔之 '申清專利範圍 於内面形成導電體廣之第1孔内埋入形成假膜； 底部的導電體層所構成之下部電極： 除去假膜而使下部電極露出，同時並形成一於側 出絕緣膜，JL於底面露出下部電極之第2孔； S 於第2孔内埋入形成強介電體膜； 於強介電體膜上形成上部電極，藉此而形成電容哭 Π.根據巾請專㈣„16項之方法，其中形成強介^膜 之步驟後’進-步更具備如下步驟：除去強介電體膜之 表面區域，使強介電體膜之表面水平比絕緣膜之表面水 平還低，藉此而形成第3孔，前述上部電極係以埋入第3 孔之方式來形成的。 18. 根據申請專利範圍第丨6項之方法，其中於第1孔内埋入 开/成假膜之步螺係包括：於全面堆積假膜材’然後， 藉化學機械性研磨除去絕緣層上之假膜材。 19. 根據申請專利範圍第1 6項之方法，其中假膜係包括：可 藉一對絕緣膜具有選擇性之蝕刻除去的材料。 ----1 I-------- ^ i r (靖先閱讀背面之浼意事項再填寫本頁) .線 經濟部智慧財產局員工消費合作社印制衣 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18701899A JP3762148B2 (ja) | 1999-06-30 | 1999-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW466552B true TW466552B (en) | 2001-12-01 |
Family
ID=16198766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089112855A TW466552B (en) | 1999-06-30 | 2000-06-29 | Semiconductor device and the manufacturing method thereof |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6459111B1 (zh) |
| JP (1) | JP3762148B2 (zh) |
| KR (1) | KR100435179B1 (zh) |
| DE (2) | DE10031881B4 (zh) |
| TW (1) | TW466552B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958508B2 (en) * | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
| KR100418586B1 (ko) * | 2001-06-30 | 2004-02-14 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US6645807B2 (en) * | 2001-09-06 | 2003-11-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| KR100427040B1 (ko) * | 2001-09-14 | 2004-04-14 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
| KR100434511B1 (ko) * | 2002-08-12 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| JP3630671B2 (ja) * | 2003-01-31 | 2005-03-16 | 沖電気工業株式会社 | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 |
| JP3675453B2 (ja) | 2003-05-28 | 2005-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7105400B2 (en) * | 2003-09-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| KR100669963B1 (ko) * | 2005-05-04 | 2007-01-16 | 삼성전기주식회사 | 다층배선기판 및 그 제조 방법 |
| US20070212797A1 (en) * | 2006-03-08 | 2007-09-13 | Suk-Hun Choi | Method of forming a ferroelectric device |
| JP4764288B2 (ja) * | 2006-08-22 | 2011-08-31 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778600B2 (ja) * | 1990-03-20 | 1998-07-23 | 富士通株式会社 | 半導体装置の製造方法 |
| US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
| US5198384A (en) * | 1991-05-15 | 1993-03-30 | Micron Technology, Inc. | Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction |
| US5442585A (en) | 1992-09-11 | 1995-08-15 | Kabushiki Kaisha Toshiba | Device having dielectric thin film |
| KR950009813B1 (ko) * | 1993-01-27 | 1995-08-28 | 삼성전자주식회사 | 반도체장치 및 그 제조방법 |
| US5292683A (en) * | 1993-06-09 | 1994-03-08 | Micron Semiconductor, Inc. | Method of isolating semiconductor devices and arrays of memory integrated circuitry |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
| JPH07115140A (ja) | 1993-10-19 | 1995-05-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5416042A (en) * | 1994-06-09 | 1995-05-16 | International Business Machines Corporation | Method of fabricating storage capacitors using high dielectric constant materials |
| JP3283703B2 (ja) | 1994-09-13 | 2002-05-20 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US5464786A (en) * | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
| JPH08264719A (ja) | 1995-03-24 | 1996-10-11 | Olympus Optical Co Ltd | 誘電体素子 |
| DE59510349D1 (de) * | 1995-04-24 | 2002-10-02 | Infineon Technologies Ag | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung |
| JPH08316430A (ja) | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体メモリとその製造方法、スタックドキャパシタ |
| JPH09135007A (ja) * | 1995-09-05 | 1997-05-20 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JP3504046B2 (ja) | 1995-12-05 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3319928B2 (ja) * | 1995-12-13 | 2002-09-03 | シャープ株式会社 | 半導体メモリ素子の製造方法 |
| EP0837504A3 (en) * | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Partially or completely encapsulated ferroelectric device |
| JPH1079478A (ja) | 1996-09-04 | 1998-03-24 | Hitachi Ltd | ダイナミックｒａｍ装置及びその製造方法 |
| JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH10340871A (ja) | 1997-06-06 | 1998-12-22 | Toshiba Corp | 研磨方法及び半導体装置の製造方法 |
| JPH1131682A (ja) | 1997-07-11 | 1999-02-02 | Oki Electric Ind Co Ltd | ドライエッチング方法および強誘電体メモリ素子の製造方法 |
| JP3569112B2 (ja) * | 1997-07-17 | 2004-09-22 | 株式会社東芝 | 半導体集積回路およびその製造方法 |
| JP3134847B2 (ja) | 1998-07-10 | 2001-02-13 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| US6204172B1 (en) * | 1998-09-03 | 2001-03-20 | Micron Technology, Inc. | Low temperature deposition of barrier layers |
| JP2000260956A (ja) | 1999-03-10 | 2000-09-22 | Oki Electric Ind Co Ltd | 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法 |
-
1999
- 1999-06-30 JP JP18701899A patent/JP3762148B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-29 TW TW089112855A patent/TW466552B/zh not_active IP Right Cessation
- 2000-06-30 US US09/609,712 patent/US6459111B1/en not_active Expired - Fee Related
- 2000-06-30 DE DE10031881A patent/DE10031881B4/de not_active Expired - Fee Related
- 2000-06-30 KR KR10-2000-0036986A patent/KR100435179B1/ko not_active Expired - Fee Related
- 2000-06-30 DE DE10066334A patent/DE10066334B4/de not_active Expired - Fee Related
-
2002
- 2002-08-19 US US10/222,813 patent/US7022580B2/en not_active Expired - Fee Related
-
2005
- 2005-10-25 US US11/256,929 patent/US7405133B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010029872A (ko) | 2001-04-16 |
| US7405133B2 (en) | 2008-07-29 |
| DE10031881B4 (de) | 2008-09-04 |
| JP2001015697A (ja) | 2001-01-19 |
| KR100435179B1 (ko) | 2004-06-09 |
| DE10066334B4 (de) | 2008-08-14 |
| US20020190290A1 (en) | 2002-12-19 |
| US7022580B2 (en) | 2006-04-04 |
| JP3762148B2 (ja) | 2006-04-05 |
| DE10031881A1 (de) | 2001-03-01 |
| US20060038215A1 (en) | 2006-02-23 |
| US6459111B1 (en) | 2002-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW410402B (en) | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same | |
| TW425703B (en) | Cylindrical capacitor and method for fabricating thereof | |
| TW318960B (en) | Structure and fabrication method for non-planar memory elements | |
| TW466552B (en) | Semiconductor device and the manufacturing method thereof | |
| JP2003068987A5 (zh) | ||
| TWI241710B (en) | Semiconductor device and its manufacture | |
| TW383471B (en) | High dielectric capacitor and manufacturing method thereof | |
| TW201007889A (en) | Methods of forming a plurality of capacitors | |
| TW311263B (en) | Semiconductor device and method of making the same | |
| TW477039B (en) | Method to manufacture semiconductor memory components | |
| TW423111B (en) | Fabrication method for a platinum-metal pattern by means of a lift-off process | |
| TWI227950B (en) | Metal-insulator-metal (MIM) capacitor and method for fabricating the same | |
| TW392282B (en) | Manufacturing method for cylindrical capacitor | |
| JP2001501373A (ja) | 障壁なし半導体メモリ装置の製造方法 | |
| TW515029B (en) | Capacitor stack structure and method of fabricating | |
| TW475223B (en) | Method for the production of a micro-electronic structure | |
| TW442806B (en) | Capacitor and its manufacturing process | |
| TW411589B (en) | Method of manufacturing capacitor bottom electrode and structure thereof | |
| TW463372B (en) | Capacitor structure for DRAM and the manufacturing method thereof | |
| TW395021B (en) | DRAM contacts' manufacturing methods | |
| TW395007B (en) | A method of forming capacitor of semiconductor device and semiconductor capacitor formed thereby | |
| TW427015B (en) | Structure and manufacturing method of stacked-type capacitors | |
| TW434886B (en) | Manufacturing method of stacked capacitor | |
| TW383495B (en) | Manufacturing method for DRAM capacitor | |
| TW386306B (en) | Process for increasing surface area of capacitance and structure of such a capacitance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |