JPH08264719A - 誘電体素子 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、製造プロセス時絶縁耐圧及び膜疲労
特性の劣化がなく、上下電極間に電圧を印加時に誘電体
層への電界集中を防止することで、絶縁耐圧の低下及び
膜疲労を防止、信頼性向上を目的とする。 【構成】一対の電極(3,6) と該一対の電極(3,6) 間に積
層して配置された誘電体層(4) とを有する誘電体素子に
おいて、前記一対の電極(3,6) のそれぞれと前記誘電体
層(4) が電気的に接触する接触領域の外縁が前記一対の
電極(3,6) のそれぞれの周辺端部がなす外縁より夫々内
側にあることを特徴とする誘電体素子。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は強誘電体層を有するメモ
リ装置、薄膜コンデンサ装置、電気化学光学装置、薄膜
センサなどの誘電体素子に関する。

【０００２】

【従来の技術】図６は、下部電極と上部電極間に高、強
誘電体層を挟んだ構造からなる一般的な高、強誘電体素
子の断面図を示す。図中の符号61はシリコン基板であ
り、この基板61上にＳｉＯ₂ を基質とする絶縁膜62、Ｐ
ｔ材からなる下部電極63、ＰＺＴ等からなる高、強誘電
体層64、及びＰｔ材からなる上部電極65が順次形成され
ている。こうした構成の高、強誘電体素子では、下層か
ら各膜を成膜、形成していくことになるので、上部電極
65の周辺部には必ず高、強誘電体層64が存在する部分が
できる。

【０００３】また、特開平５−３４３６１２では、図
７，図８に示したように常誘電体を用いた強誘電体素子
構造となっている。図７において、符号71はシリコン基
板であり、この基板71上に強誘電体素子の下地となる厚
み１μｍのＳｉＯ₂ からなる絶縁膜72、厚み０．５μｍ
の下部電極73、強誘電体層74が順次形成されている。こ
こで、前記絶縁膜72は基板71を熱酸化して形成され、前
記下部電極73は例えばＰｔをスパッタすることにより形
成され、前記強誘電体層74は例えばＰＺＴをゾルーゲル
法により０．５μｍ形成し、６００℃で焼結することに
より形成される。前記強誘電体層74を含む下部電極73上
には、強誘電体層74の一部に対応する部分が開口された
常誘電体層75が形成されている。ここで、常誘電体層75
は、例えばＳｉＯ₂ をＣＶＤにより０．３μｍ形成し、
所定の大きさに開孔することにより形成される。前記常
誘電体層75及び強誘電体層74上には、強誘電体層74の一
部と接続する上部電極76が形成されている。この上部電
極76は、例えばＰｔをスパッタで０．５μｍ形成し、常
誘電体層75の開孔部より大きなパターンとする。

【０００４】また、図８において、下部電極73の形成ま
では図７と同様であり、その後常誘電体層75であるＳｉ
Ｏ₂ をＣＶＤで０．５μｍ形成し、所定の大きさに開口
する。この時、等方性エッチング、例えば純水で１：１
０に希釈したふっ酸を用いてエッチングすることで、前
記開孔部中心に向かって、常誘電体層75の厚みを連続的
に小さくすることができる。次に、強誘電体層74である
ＰＺＴをゾルーゲル法により０．５μｍ形成し、６００
℃で焼結する。

【０００５】図７，図８に示した構造からなる強誘電体
素子では、図６に示した強誘電体素子と比較して電極周
辺部での電界集中が緩和され、疲労特性や絶縁耐圧を向
上できるとされている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来技
術には、次のような問題がある。 １）．図６の高、強誘電体素子の場合、下層から各膜を
成膜、形成していくことになるので、上部電極65の周辺
部には、必ず高、強誘電体層64が存在する部分ができ
る。ここで、上下電極間に電圧を印加した場合、電極の
周辺部に電界が集中しやすいために、電極周辺部に高、
強誘電体層64が存在すると、高、強誘電体層64の劣化も
しくは絶縁破壊が発生しやすくなる。

【０００７】２）．図７の強誘電体素子の場合、上部電
極76の周辺部に電界が集中しても常誘電体75が存在する
ために、強誘電体層74には電界が集中せず、従って強誘
電体層74の絶縁破壊、膜疲労を防止できると考えられて
いる。しかしながら、電界集中は電極周辺部のみなら
ず、図中Ａのようなエッジ部でも発生するために強誘電
体層への電界集中は避けることができない。

【０００８】３）．図８の強誘電体素子の場合、図７と
同様に図中Ａに示したエッジ部が存在するために強誘電
体層への電界集中は避けることができない。更に、製造
プロセスにおいて、常誘電体層75であるＳｉＯ₂ を焼結
時にＳｉと強誘電体層74が反応し、強誘電体層特性の劣
化となる。従って、製造プロセスにおいて、絶縁耐圧及
び耐疲労特性の優れた強誘電体素子を作製できない。本
発明はこうした事情を考慮してなされたもので、絶縁耐
圧の低下、膜疲労を軽減して信頼性の高い誘電体素子を
提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、一対の電極と
該一対の電極間に積層して配置された誘電体層とを有す
る誘電体素子において、前記一対の電極のそれぞれと前
記誘電体層が電気的に接触する接触領域の外縁が前記一
対の電極のそれぞれの周辺端部がなす外縁よりそれぞれ
内側にあることを特徴とする誘電体素子である。

【００１０】

【作用】本発明において、誘電体層と下部電極及び上部
電極の接触する界面には電極のエッジ部が存在しないの
で、上下電極間に電圧を印加時に電極周辺部などのエッ
ジに電界集中が発生しても、高、強誘電体層への電界集
中を防止できる。

【００１１】

【実施例】以下、この発明の実施例を図面を参照して説
明する。 （実施例１）図１に基づいて、本発明に係る第１の実施
例を説明する。図中の符号１は、Ｓｉもしくはガラス基
板である。この基板１上には、下層２，下部電極３及び
誘電体層４が順次形成されている。前記下層２として
は、熱酸化ＳｉＯ₂ もしくはＣＶＤによるＢＰＳＧ，Ｐ
ＳＧ，ＮＳＧ，Ｓｉ₃ Ｎ₄ 等の絶縁膜を用いた。なお、
これらの絶縁膜の代わりに、該絶縁膜を介してＣＶＤに
よる多結晶シリコン（Ｐｏｌｙ−Ｓｉ）膜を形成しても
よい。前記下部電極３は、Ｐｔもしくは導電性酸化物を
スパッタ、蒸着、ＣＶＤ、イオンプレーティング等で成
膜する。前記誘電体層４はＰＺＴ等をスピンコーティン
グ，ＣＶＤ等により成膜され、前記下部電極３より小さ
く、前記下部電極３の端部が前記誘電体層４の下に位置
しないような形状になっている。

【００１２】前記下層２及び下部電極３上には、絶縁膜
５が誘電体層４と同一面になるように形成されている。
ここで、絶縁膜５は、スピンコーティングによるＳＯ
Ｇ、またはＣＶＤ，スパッタ等によるＢＰＳＧ、ＰＳ
Ｇ、ＮＳＧ、Ｓｉ₃ Ｎ₄ 等からなる。前記誘電体層４上
には、誘電体層４より形状が大きく、端部が誘電体層４
上に形成されないように上部電極６が形成されている。
この上部電極６は、Ｐｔもしくは導電性酸化物をスパッ
タ、蒸着、ＣＶＤ、イオンプレーティング等で成膜す
る。

【００１３】こうした構成の誘電体素子は次のようにし
て製作される。まず、前記基板１上に熱酸化ＳｉＯ₂ も
しくはＣＶＤによるＢＰＳＧ，ＰＳＧ，ＮＳＧ，Ｓｉ₃
Ｎ₄等の絶縁膜を形成し、下層２とする。次に、下層２
上にＰｔもしくは導電性酸化物をスパッタ、蒸着、ＣＶ
Ｄ、イオンプレーティング等で成膜し、下部電極３を形
成する。つづいて、ＰＺＴ等をスピンコーティング，Ｃ
ＶＤ等により成膜した後、イオンミリング、ＲＩＥ等を
用いて下部電極３より小さい形状の誘電体層４を形成し
た。ひきつづき、６００℃以上の熱処理を施した。更
に、スピンコーティングによるＳＯＧ、またはＣＶＤ，
スパッタ等によるＢＰＳＧ、ＰＳＧ、ＮＳＧ、Ｓｉ₃ Ｎ
₄ 等の絶縁膜５をできるだけ平坦に成膜し、その後誘電
体層４の表面が露出するまでＲＩＥによって絶縁膜５を
エッチングした。しかる後、上部電極として、Ｐｔもし
くは導電性酸化物をスパッタ、蒸着、ＣＶＤ、イオンプ
レーティング等で成膜、そしてイオンミリングで誘電体
層４より大きい形状の上部電極６を形成した。

【００１４】上記実施例１の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように積層したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、上部電
極６，下部電極３間に電圧を印加時に電極の周辺部等の
エッジに電界集中が発生しても、誘電体層４自体への電
界集中は防止できる。

【００１５】従って、絶縁膜５中に含まれるＳｉと誘電
体層４との反応を防止できることで、絶縁耐圧及び耐疲
労特性の劣化のない誘電体素子を製造可能である。ま
た、上部電極６，下部電極３間に電圧を印加する時にお
いて、電極周辺部などのエッジに電界集中が発生して
も、誘電体層４自体への電界集中を防止できたことで、
両電極間に電圧を印加した時に１ＭＶ／ｃｍ以下で電極
周辺部などのエッジから破壊した素子が０％と、絶縁耐
圧の低下を防ぐことができ、信頼性が向上できた。

【００１６】これに対し、図６及び図７に示した従来例
の誘電体素子においては、両電極間に電圧を印加した時
に１ＭＶ／ｃｍ以下で電極周辺部などのエッジから破壊
した素子が数％存在した。更に、疲労特性においても、
両電極間に交流電圧繰り返し印加した時に、初期自発分
極が半分になるまでサイクルが従来の強誘電体素子より
１桁以上向上していた。

【００１７】（実施例２）図２に基づいて、第２の実施
例を説明する。図中の符号１は、Ｓｉもしくはガラス基
板である。この基板１上には、下層２，下部電極３及び
誘電体層４が順次形成されている。前記下層２として
は、熱酸化ＳｉＯ₂ もしくはＣＶＤによるＢＰＳＧ，Ｐ
ＳＧ，ＮＳＧ，Ｓｉ₃ Ｎ₄ 等の絶縁膜を用いた。なお、
これらの絶縁膜の代わりに、該絶縁膜を介してＣＶＤに
よるＰｏｌｙ−Ｓｉ膜を形成してもよい。前記下部電極
３は、Ｐｔもしくは導電性酸化物をスパッタ、蒸着、Ｃ
ＶＤ、イオンプレーティング等で成膜する。前記誘電体
層４はＰＺＴ等をスピンコーティング，ＣＶＤ等により
成膜され、前記下部電極３より小さく、前記下部電極３
の端部が前記誘電体層４の下に位置しないような形状に
なっている。前記下層２及び下部電極３上には、絶縁膜
５が誘電体層４と同一面になるように形成されている。

【００１８】前記絶縁膜５は、スピンコーティングによ
るＳＯＧ、またはＣＶＤ，スパッタ等によるＢＰＳＧ、
ＰＳＧ、ＮＳＧ、Ｓｉ₃ Ｎ₄ 等からなる。前記誘電体層
４上には、誘電体層４より形状の大きく、端部が誘電体
層４上に形成されないように上部電極６が形成されてい
る。この上部電極６は前記下部電極３に対して図中左方
向に少しずれて位置しており、Ｐｔもしくは導電性酸化
物をスパッタ、蒸着、ＣＶＤ、イオンプレーティング等
で成膜する。前記上部電極６を含む前記絶縁膜５上に
は、層間絶縁膜21が形成されている。ここで、層間絶縁
膜21は、スピンコーティングによるＳＯＧ、またはＣＶ
Ｄ，スパッタ等によるＢＰＳＧ、ＰＳＧ、ＮＳＧ、Ｓｉ
₃ Ｎ₄ 等により形成されている。

【００１９】前記絶縁膜５及び層間絶縁膜21には、前記
下部電極３に達するコンタクトホール22ａが前記層間絶
縁膜21には上部電極６に達するコンタクトホール22ｂが
ＲＩＥもしくはウエットエッチングにより形成されてい
る。前記コンタクトホール22a,22ｂには、下部電極３，
上部電極６に接続する配線電極23ａ，23ｂが夫々形成さ
れている。これらの配線電極は、Ａｌ，Ｔｉ，Ｐｔ，Ａ
ｕ等を成膜した後、イオンミリング、ウエットエッチン
グ等により所定の形状にすることにより形成する。ここ
で、コンタクトホール22ｂは誘電体層４と上部電極６が
接する接触領域上の外側、すなわち、接触領域の上下部
電極（３，６）と誘電体層４との積層方向への射影領域
の外側に設けられている。

【００２０】こうした構成の誘電体素子は次のようにし
て製作される。なお、実施例１の場合と比べ、基板１上
の下層２、下部電極３、誘電体層４、絶縁膜５及び上部
電極６までの形成は同じなので、説明は省略する。上部
電極６を形成した後、スピンコーティングによるＳＯ
Ｇ、またはＣＶＤ，スパッタ等によるＢＰＳＧ、ＰＳ
Ｇ、ＮＳＧ、Ｓｉ₃ Ｎ₄ 等の層間絶縁膜21を成膜する。
つづいて、ＲＩＥもしくはウエットエッチングにより、
前記層間絶縁膜21及び絶縁膜３に下部電極３に達するコ
ンタクトホール22ａを、層間絶縁膜21に上部電極６に達
するコンタクトホール22ｂを形成する。この後、Ａｌ，
Ｔｉ，Ｐｔ，Ａｕ等を成膜した後、イオンミリング、ウ
エットエッチング等により所定の形状にすることによ
り、配線電極23ａ，23ｂを形成する。

【００２１】上記実施例２の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように積層したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、上部電
極６，下部電極３間に電圧を印加時に電極の周辺部等の
エッジに電界集中が発生しても、誘電体層４自体への電
界集中は防止できる。また、コンタクトホール22ａ，22
ｂが接着力が弱い電極／誘電体層界面上にないので、配
線電極23ａ，23ｂの材料として非常に大きな応力を作用
する材料を用いたとしても製造工程において剥離の問題
が発生しない。

【００２２】従って、絶縁膜５中に含まれるＳｉと誘電
体層４との反応を防止できることで、絶縁耐圧及び耐疲
労特性の劣化のない誘電体素子を製造可能である。ま
た、上部電極６，下部電極３間に電圧を印加する時にお
いて、電極周辺部などのエッジに電界集中が発生して
も、誘電体層４自体への電界集中を防止できたことで、
両電極間に電圧を印加した時に１ＭＶ／ｃｍ以下で電極
周辺部などのエッジから破壊した素子が０％と、絶縁耐
圧の低下を防ぐことができ、信頼性が向上できた。

【００２３】これに対し、図６及び図７に示した従来例
の誘電体素子においては、両電極間に電圧を印加した時
に１ＭＶ／ｃｍ以下で電極周辺部などのエッジから破壊
した素子が数％存在した。更に、疲労特性においても、
両電極間に交流電圧繰り返し印加した時に、初期自発分
極が半分になるまでサイクルが従来の強誘電体素子より
１桁以上向上していた。更には、接着力が弱い電極／誘
電体層界面に大きな力が加わらないので、剥離が発生せ
ず、安定した誘電体素子が製作可能となった。

【００２４】（実施例３）図３に基づいて、第３の実施
例を説明する。図中の符号31はＳｉ基板である。この基
板31のフィールド酸化膜32で囲まれた素子領域には不純
物拡散領域としてのソース領域33，ドレイン領域34が形
成され、これらの領域間の素子領域上にはゲート酸化膜
35を介してゲート電極36が形成されて、ＭＯＳトランジ
スタが構成されている。前記フィールド酸化膜32を含む
前記基板31上には、下層２，下部電極３及び誘電体層４
が順次形成されて、誘電体素子が構成されている。前記
下層２としては、ＣＶＤによるＢＰＳＧ，ＰＳＧ，ＮＳ
Ｇ，Ｓｉ₃ Ｎ₄ 等の絶縁膜を用いた。前記下部電極３
は、Ｐｔもしくは導電性酸化物をスパッタ、蒸着、ＣＶ
Ｄ、イオンプレーティング等で成膜する。前記誘電体層
４はＰＺＴ等をスピンコーティング，ＣＶＤ等により成
膜され、前記下部電極３より小さく、前記下部電極３の
端部が前記誘電体層４の下に位置しないような形状にな
っている。前記下層２及び下部電極３上には、絶縁膜５
が誘電体層４と同一面になるように形成されている。

【００２５】前記絶縁膜５は、スピンコーティングによ
るＳＯＧ、またはＣＶＤ，スパッタ等によるＢＰＳＧ、
ＰＳＧ、ＮＳＧ、Ｓｉ₃ Ｎ₄ 等からなる。前記誘電体層
４上には、誘電体層４より形状の大きく、端部が誘電体
層４上に形成されないように上部電極６が形成されてい
る。この上部電極６は前記下部電極３に対して図中左方
向に少しずれて位置しており、Ｐｔもしくは導電性酸化
物をスパッタ、蒸着、ＣＶＤ、イオンプレーティング等
で成膜する。前記上部電極６を含む前記絶縁膜５上に
は、層間絶縁膜21が形成されている。ここで、層間絶縁
膜21は、スピンコーティングによるＳＯＧ、またはＣＶ
Ｄ，スパッタ等によるＢＰＳＧ、ＰＳＧ、ＮＳＧ、Ｓｉ
₃ Ｎ₄ 等により形成されている。

【００２６】前記下層２、絶縁膜５及び層間絶縁膜21に
は、前記ソール領域33，ドレイン領域34に達するコンタ
クトホール22ｃ，22ｄがそれぞれＲＩＥもしくはウエッ
トエッチングにより形成され、前記絶縁膜５及び層間絶
縁膜21には下部電極３に達するコンタクトホール22ａが
形成され、前記層間絶縁膜21には上部電極６に達するコ
ンタクトホール22ｂがＲＩＥもしくはウエットエッチン
グにより形成されている。ここで、コンタクトホール22
ｂは誘電体層４と上部電極６が接する接触領域上の外
側、すなわち、接触領域の上下部電極（３，６）と誘電
体層４との積層方向への射影領域に設けられている。そ
して、前記コンタクトホール22ａには下部電極３に接続
する配線電極23ａが形成され、コンタクトホール22ｂ，
22ｄには上部電極６及びドレイン領域34に接続する配線
電極23ｂが形成され、コンタクトホール22ｃにはソース
領域33に接続する配線電極23ｃが形成されている。これ
らの配線電極は、Ａｌ，Ｔｉ，Ｐｔ，Ａｕ等を成膜した
後、イオンミリング、ウエットエッチング等により所定
の形状にすることにより形成する。

【００２７】こうした構成の誘電体素子は次のようにし
て製作される。まず、基板31表面にフィールド酸化膜32
を形成し、このフィールド酸化膜32で囲まれた基板31の
素子領域上にゲート酸化膜35を介してゲート電極36を設
け、更にゲート電極36をマスクとして素子領域に不純物
拡散領域としてソース領域33，ドレイン領域34を形成す
る。つづいて、実施例１と同様に、フィールド酸化膜32
を含む基板１上に下層２、下部電極３、誘電体層４、絶
縁膜５及び上部電極６を形成する。上部電極６を形成し
た後、スピンコーティングによるＳＯＧ、またはＣＶ
Ｄ，スパッタ等によるＢＰＳＧ、ＰＳＧ、ＮＳＧ、Ｓｉ
₃ Ｎ₄ 等の層間絶縁膜21を成膜する。つづいて、ＲＩＥ
もしくはウエットエッチングにより、前記層間絶縁膜21
及び絶縁膜５に下部電極３に達するコンタクトホール22
ａを、層間絶縁膜21に上部電極６に達するコンタクトホ
ール22ｂを、層間絶縁膜21，絶縁膜５及び下層２にソー
ス領域33，ドレイン領域34に夫々達するコンタクトホー
ル22ｃ，22ｄを形成する。この後、Ａｌ，Ｔｉ，Ｐｔ，
Ａｕ等を成膜した後、イオンミリング、ウエットエッチ
ング等により所定の形状にすることにより、配線電極23
ａ，23ｂ，23ｃを形成する。

【００２８】上記実施例３の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように積層したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、上部電
極６，下部電極３間に電圧を印加時に電極の周辺部等の
エッジに電界集中が発生しても、誘電体層４自体への電
界集中は防止できる。また、コンタクトホール22ａ〜22
ｃ形成部が接着力が弱い電極／誘電体層界面上にないの
で、配線電極23ａ〜23ｃの材料として非常に大きな応力
を作用する材料を用いたとしても剥離の問題が発生しな
い。

【００２９】従って、絶縁膜５中に含まれるＳｉと誘電
体層４との反応を防止できることで、絶縁耐圧及び耐疲
労特性の劣化のない誘電体素子を製造可能である。ま
た、上部電極６，下部電極３間に電圧を印加する時にお
いて、電極周辺部などのエッジに電界集中が発生して
も、誘電体層４自体への電界集中を防止できたことで、
両電極間に電圧を印加した時に１ＭＶ／ｃｍ以下で電極
周辺部などのエッジから破壊した素子が０％と、絶縁耐
圧の低下を防ぐことができ、信頼性が向上できた。更
に、下部電極３，誘電体層４及び上部電極６から構成さ
れる誘電体素子と、スイッチング素子であるソース領域
33，ドレイン領域34及びゲート電極36から構成されるＭ
ＯＳトランジスタを同一基板31上に設けたので、製造工
程を簡略化できる。

【００３０】これに対し、図６及び図７に示した従来例
の誘電体素子においては、両電極間に電圧を印加した時
に１ＭＶ／ｃｍ以下で電極周辺部などのエッジから破壊
した素子が数％存在した。更に、疲労特性においても、
両電極間に交流電圧繰り返し印加した時に、初期自発分
極が半分になるまでサイクルが従来の強誘電体素子より
１桁以上向上していた。更には、接着力が弱い電極／誘
電体層界面に大きな力が加わらないので、剥離が発生せ
ず、安定した誘電体メモリ素子が製作可能となった。

【００３１】（実施例４）図４を参照する。図中の符号
31はＳｉ基板である。この基板31のフィールド酸化膜32
で囲まれた素子領域にはソース領域33，ドレイン領域34
が形成され、これらの領域間の素子領域上にはゲート酸
化膜35を介してゲート電極36が形成されて、ＭＯＳトラ
ンジスタが構成されている。前記フィールド酸化膜32等
を含む前記基板31上には、ＣＶＤによるＢＰＳＧ、ＰＳ
Ｇ、ＮＳＧ、Ｓｉ₃ Ｎ₄ 等の絶縁膜41が形成されてい
る。前記ドレイン領域34上の前記絶縁膜41にはＲＩＥに
よりコンタクトホール42が形成されており、このコンタ
クトホール42を介して下部電極３がドレイン領域34と接
続されている。ここで、下部電極３は、Ｐｔもしくは導
電性酸化物をスパッタ、蒸着、ＣＶＤ、イオンプレーテ
ィング等で成膜する。

【００３２】前記下部電極３上には、誘電体層４が順次
形成されている。この誘電体層４はＰＺＴ等をスピンコ
ーティング，ＣＶＤ等により成膜され、前記下部電極３
より小さい形状になっている。前記絶縁膜４及び下部電
極３上には、絶縁膜５が誘電体層４と同一面になるよう
に形成されている。ここで、絶縁膜５は、スピンコーテ
ィングによるＳＯＧ、またはＣＶＤ，スパッタ等による
ＢＰＳＧ、ＰＳＧ、ＮＳＧ、Ｓｉ₃ Ｎ₄ 等からなる。前
記誘電体層４上には、誘電体層４より形状の大きい上部
電極６が形成されている。この上部電極６は、Ｐｔもし
くは導電性酸化物をスパッタ、蒸着、ＣＶＤ、イオンプ
レーティング等で成膜する。

【００３３】前記上部電極６を含む前記絶縁膜５上に
は、層間絶縁膜21が形成されている。ここで、層間絶縁
膜21は、スピンコーティングによるＳＯＧ、またはＣＶ
Ｄ，スパッタ等によるＢＰＳＧ、ＰＳＧ、ＮＳＧ、Ｓｉ
₃ Ｎ₄ 等により形成されている。前記層間絶縁膜21等に
は前記ソース領域33に達するコンタクトホール22ｃ、上
部電極６に達するコンタクトホール22ｂがＲＩＥもしく
はウエットエッチングにより形成されている。前記コン
タクトホール22ｂには上部電極６に接続する配線電極23
ｂが形成され、コンタクトホール22ｃにはソース領域33
に接続する配線電極23ｃが形成されている。これらの配
線電極は、Ａｌ，Ｔｉ，Ｐｔ，Ａｕ等を成膜した後、イ
オンミリング、ウエットエッチング等により所定の形状
にすることにより形成する。

【００３４】こうした構成の誘電体素子は次のようにし
て製作される。まず、実施例３と同様に、基板31表面に
フィールド酸化膜32を形成し、このフィールド酸化膜32
で囲まれた基板31の素子領域上にゲート酸化膜35を介し
てゲート電極36を設け、更にゲート電極36をマスクとし
て素子領域にソース領域33，ドレイン領域34を形成す
る。つづいて、フィールド酸化膜32を含む基板１上に絶
縁膜41を形成した後、この絶縁膜41にＲＩＥによりコン
タクトホール42を形成した後、前記ドレイン領域34に接
続する下部電極３を形成する。更に、実施例１と同様
に、誘電体層４、絶縁膜５及び上部電極６を形成する。
上部電極６を形成した後、スピンコーティングによるＳ
ＯＧ、またはＣＶＤ，スパッタ等によるＢＰＳＧ、ＰＳ
Ｇ、ＮＳＧ、Ｓｉ₃ Ｎ₄ 等の層間絶縁膜21を成膜する。
つづいて、ＲＩＥもしくはウエットエッチングにより、
前記層間絶縁膜21に上部電極６に達するコンタクトホー
ル22ｂを、層間絶縁膜21，絶縁膜５及び絶縁膜41にソー
ス領域33に夫々達するコンタクトホール22ｃを形成す
る。この後、Ａｌ，Ｔｉ，Ｐｔ，Ａｕ等を成膜した後、
イオンミリング、ウエットエッチング等により所定の形
状にすることにより、配線電極23ｂ，23ｃを形成する。

【００３５】上記実施例４の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように積層したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、上部電
極６，下部電極３間に電圧を印加時に電極の周辺部等の
エッジに電界集中が発生しても、誘電体層４自体への電
界集中は防止できる。また、コンタクトホール22ｂ，22
ｃ形成部が接着力が弱い電極／誘電体層界面上にないの
で、配線電極23ｂ，23ｃの材料として非常に大きな応力
を作用する材料を用いたとしても剥離の問題が発生しな
い。

【００３６】従って、絶縁膜５中に含まれるＳｉと誘電
体層４との反応を防止できることで、絶縁耐圧及び耐疲
労特性の劣化のない誘電体素子を製造可能である。ま
た、上部電極６，下部電極３間に電圧を印加する時にお
いて、電極周辺部などのエッジに電界集中が発生して
も、誘電体層４自体への電界集中を防止できたことで、
両電極間に電圧を印加した時に１ＭＶ／ｃｍ以下で電極
周辺部などのエッジから破壊した素子が０％と、絶縁耐
圧の低下を防ぐことができ、信頼性が向上できた。更
に、ドレイン領域34のような拡散領域上に直接下部電極
３を設けたので、誘電体素子の構成を簡略化できる。

【００３７】これに対し、図６及び図７に示した従来例
の誘電体素子においては、両電極間に電圧を印加した時
に１ＭＶ／ｃｍ以下で電極周辺部などのエッジから破壊
した素子が数％存在した。更に、疲労特性においても、
両電極間に交流電圧繰り返し印加した時に、初期自発分
極が半分になるまでサイクルが従来の強誘電体素子より
１桁以上向上していた。更には、接着力が弱い電極／誘
電体層界面に大きな力が加わらないので、剥離が発生せ
ず、安定した誘電体メモリ素子が製作可能となった。

【００３８】（実施例５）図５を参照する。図中の符号
１は、Ｓｉもしくはガラス基板である。この基板１上に
は、下層２，下部電極３及び誘電体層４が順次形成され
ている。前記下層２としては、熱酸化ＳｉＯ₂ もしくは
ＣＶＤによるＢＰＳＧ，ＰＳＧ，ＮＳＧ，Ｓｉ₃ Ｎ₄ 等
の絶縁膜を用いた。なお、これらの絶縁膜の代わりに、
該絶縁膜を介してＣＶＤによるＰｏｌｙ−Ｓｉ膜を形成
してもよい。前記下部電極３は、Ｐｔもしくは導電性酸
化物をスパッタ、蒸着、ＣＶＤ、イオンプレーティング
等で成膜する。前記誘電体層４はＰＺＴ等をスピンコー
ティング，ＣＶＤ等により成膜され、前記下部電極３よ
り小さい形状になっている。

【００３９】前記下層２及び下部電極３上には、絶縁膜
５が誘電体層４と同一面になるように形成されている。
ここで、絶縁膜５は、スピンコーティングによるＳＯ
Ｇ、またはＣＶＤ，スパッタ等によるＢＰＳＧ、ＰＳ
Ｇ、ＮＳＧ、Ｓｉ₃ Ｎ₄ 等からなる。前記下部電極３の
一部上に対応する前記絶縁膜５には、コンタクトホール
51が形成されている。前記誘電体層４上には、上部電極
と併用した配線電極52が前記下部電極３と接続して形成
されている。ここで、配線電極52は誘電体層４より形状
が大きく、Ｐｔ，Ｔｉ，Ａｕもしくは導電性酸化物をス
パッタ、蒸着、ＣＶＤ、イオンプレーティング等で成膜
する。

【００４０】こうした構成の誘電体素子は次のようにし
て製作される。まず、前記基板１上に熱酸化ＳｉＯ₂ も
しくはＣＶＤによるＢＰＳＧ，ＰＳＧ，ＮＳＧ，Ｓｉ₃
Ｎ₄等の絶縁膜を形成し、下層２とする。次に、下層２
上にＰｔもしくは導電性酸化物をスパッタ、蒸着、ＣＶ
Ｄ、イオンプレーティング等で成膜し、下部電極３を形
成する。つづいて、ＰＺＴ等をスピンコーティング，Ｃ
ＶＤ等により成膜した後、イオンミリング、ＲＩＥ等を
用いて下部電極３より小さい形状の誘電体層４を形成す
る。ひきつづき、６００℃以上の熱処理を施した。更
に、スピンコーティングによるＳＯＧ、またはＣＶＤ，
スパッタ等によるＢＰＳＧ、ＰＳＧ、ＮＳＧ、Ｓｉ₃ Ｎ
₄ 等の絶縁膜５をできるだけ平坦に成膜し、その後誘電
体層４の表面が露出するまでＲＩＥによって絶縁膜５を
エッチングする。更に、下部電極３の一部上に対応する
前記絶縁膜５にコンタクトホール51を形成した後、Ｐ
ｔ，Ｔｉ，Ａｕもしくは導電性酸化物をスパッタ、蒸
着、ＣＶＤ、イオンプレーティング等で成膜し、イオン
ミリングで所定の形状の配線電極52を形成する。

【００４１】上記実施例５の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように積層したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、両電極
３間に電圧を印加時に電極の周辺部等のエッジに電界集
中が発生しても、誘電体層４自体への電界集中は防止で
きる。

【００４２】従って、絶縁膜５中に含まれるＳｉと誘電
体層４との反応を防止できることで、絶縁耐圧及び耐疲
労特性の劣化のない誘電体素子を製造可能である。ま
た、両電極間に電圧を印加する時において、電極周辺部
などのエッジに電界集中が発生しても、誘電体層４自体
への電界集中を防止できたことで、両電極間に電圧を印
加した時に１ＭＶ／ｃｍ以下で電極周辺部などのエッジ
から破壊した素子が０％と、絶縁耐圧の低下を防ぐこと
ができ、信頼性が向上できた。更に、前記誘電体層４上
には上部電極と併用した配線電極52が前記下部電極３と
接続して形成された構成になっているため、誘電体素子
の構成を簡略化できる。

【００４３】これに対し、図６及び図７に示した従来例
の誘電体素子においては、両電極間に電圧を印加した時
に１ＭＶ／ｃｍ以下で電極周辺部などのエッジから破壊
した素子が数％存在した。更に、疲労特性においても、
両電極間に交流電圧繰り返し印加した時に、初期自発分
極が半分になるまでサイクルが従来の強誘電体素子より
１桁以上向上していた。

【００４４】なお、以上の実施例では誘電体をＰＺＴと
して説明したが、これに限ることなく、通常の常誘電体
であってもよいし、五酸化タンタルのような高誘電体、
あるいはストロンチウム−ビスマス−タンタレイトのよ
うな強誘電体であってもよい。

【００４５】誘電体素子を電気的に分離するための絶縁
層（図２の絶縁膜５、層間絶縁膜21など）にも、誘電体
が用いられるため、これらの絶縁層上に電極の端部が位
置することになるが、一般に常誘電体、高、強誘電体に
かかわらず、キャパシタとして用いられる誘電体よりも
絶縁層として用いられる誘電体のほうが耐圧が高いの
で、本発明にかかわる効果は損なわれることがない。

【００４６】以上、実施例に基づいて説明したが、本明
細書には、以下の発明が含まれる。 １．（構成）一対の電極と該一対の電極間に積層して配
置された誘電体層とを有する誘電体素子において、前記
一対の電極のそれぞれと前記誘電体層が電気的に接触す
る接触領域の外縁が前記一対の電極のそれぞれの周辺端
部がなす外縁よりそれぞれ内側にあることを特徴とする
誘電体素子。

【００４７】（作用） 一対の電極を介して誘電体層に
電圧を印加されることによって、誘電体層に電荷が蓄積
される。このとき、誘電体層と一対の電極のそれぞれと
が電気的に接触する領域よりも外側に一対の電極のそれ
ぞれの周辺端部が位置しているので、誘電体層上に電極
の周辺端部が位置することはない。

【００４８】（効果） 以上のように構成することによ
って、誘電体に印加される電圧による電界の集中が生じ
る電極の周辺端部が誘電体上にないため、誘電体層に局
所的な集中電界が生じることがなく、絶縁耐圧の低下や
膜疲労が軽減された誘電体素子を提供することが可能と
なる。

【００４９】２．（構成）前記誘電体素子を電気的に分
離するための絶縁層をさらに有し、前記絶縁層は前記一
対の電極の少なくとも一方と外部とを電気的に接続する
ための開口を有し、前記開口が前記接触領域上の外側に
あることを特徴とする前記１に記載の誘電体素子。

【００５０】（作用） 誘電体素子を外部から絶縁する
ための絶縁層が設けられており、この絶縁層に設けられ
た開口（コンタクトホール）を通して一対の電極に電圧
が印加される。この開口は誘電体層と電極との接触領域
を電極と誘電体層の積層方向に伸ばした領域の外にあ
る。

【００５１】（効果） 以上のように構成することによ
って、コンタクトホールが誘電体層と電極との界面上に
ないので、コンタクトホールの製造過程において誘電体
層と電極との界面との間で剥離が生じることがなく、品
質の安定した強誘電体素子を提供することができる。

【００５２】３．（構成）半導体基板上に設けられた一
対の不純物拡散領域と前記一対の不純物拡散領域の間に
設けられたゲート酸化膜と前記ゲート酸化膜上に設けら
れたゲート電極とを有するトランジスタをさらに有して
おり、前記誘電体素子が前記半導体基板上に設けられて
いるとともに、前記一対の電極の一方と前記一対の不純
物拡散領域の一方とが電気的に接続されていることを特
徴とする前記１または２のいずれか１項に記載の誘電体
素子。

【００５３】（作用） 半導体基板上に設けられた一対
の電極を有する誘電体素子をスイッチングし、あるいは
誘電体素子からの出力を増幅するためのトランジスタが
同一の半導体基板上に設けられており、誘電体素子と電
気的に接続されることによって上記したような所定の機
能を果たす。

【００５４】（効果） 以上のように構成することによ
って、誘電体素子とトランジスタのような周辺回路とが
同一基板上に設けられているので、集積度が向上し、簡
略な工程で周辺回路と誘電体素子を製造することが可能
となる。

【００５５】４．（構成）前記一対の電極の一方が前記
一対の不純物拡散領域の一方の上に形成されていること
を特徴とする前記３に記載の誘電体素子。 （作用） 半導体基板上に設けられた一対の電極を有す
る誘電体素子をスイッチングし、あるいは誘電体素子か
らの出力を増幅するためのトランジスタが同一の半導体
基板上に設けられており、このトランジスタのソースま
たはドレイン上に一対の電極の一方が設けられているた
め、特別な配線を介することなく、ソースまたはドレイ
ンと電極が電気的に接続される。

【００５６】（効果） ソースまたはドレインのような
不純物拡散領域に直接下部電極を設けるので、配線が不
要となり、誘電体素子の構成が簡略化される。 ５．（構成）半導体基板上に設けられた周辺回路をさら
に有し、前記一対の電極の少なくとも一方が前記周辺回
路と前記電極と同じ材料で電気的に接続されていること
を特徴とする前記１に記載の誘電体素子。

【００５７】（作用） 半導体基板上に設けられたダイ
オード、トランジスタ、あるいは抵抗素子のような周辺
回路が誘電体素子と電気的に接続されて、誘電体素子の
スイッチングなどの機能を果たすことになるが、一対の
電極の少なくとも一方の形成と周辺回路への配線が同一
の工程で行われる結果、一対の電極の少なくとも一方が
上記の周辺回路とこの電極と同じ材料で構成された配線
で接続される。 （効果） 上記電極と配線電極を併用することになるの
で、誘電体素子の構成を簡略化できる。

【００５８】

【発明の効果】以上詳述したようにこの発明によれば、
誘電体層上に上下電極の端部が位置しないので、電圧印
加時に誘電体層に局所的に電界が集中することを防止で
き、絶縁耐圧の低下、膜疲労を軽減した信頼性の高い誘
電体素子を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例１に係る誘電体素子の断面図。

【図２】本発明の実施例２に係る誘電体素子の断面図。

【図３】本発明の実施例３に係る誘電体素子の断面図。

【図４】本発明の実施例４に係る誘電体素子の断面図。

【図５】本発明の実施例５に係る誘電体素子の断面図。

【図６】下部電極と上部電極間に誘電体層を挟んだ従来
の誘電体素子の断面図。

【図７】常誘電体を用いた従来の誘電体素子の断面図。

【図８】常誘電体を用いた従来の他の誘電体素子の断面
図。

【符号の説明】

１，31…基板、 ２…下層、
３…下部電極、４…誘電体層、 ５，41
…絶縁膜、 ６…上部電極、21…層間絶縁膜、
22ａ〜22ｄ，42，51…コンタクトホール、23
ａ〜23c ，52…配線電極、 32…フィールド酸化膜、
33…ソース領域、34…ドレイン領域、 36…ゲ
ート電極。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１２月８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】３）．図８の強誘電体素子の場合、図７と
同様に図中Ａに示したエッジ部が存在するために強誘電
体層への電界集中は避けることができない。更に、製造
プロセスにおいて、常誘電体層75であるＳｉＯ₂ を形成
後に強誘電体層74を焼結時にＳｉＯ₂ の成分であるＳｉ
と強誘電体層74が反応し、強誘電体層特性の劣化とな
る。従って、製造プロセスにおいて、絶縁耐圧及び耐疲
労特性の優れた強誘電体素子を作製できない。本発明は
こうした事情を考慮してなされたもので、絶縁耐圧の低
下、膜疲労を軽減して信頼性の高い誘電体素子を提供す
ることを目的とする。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】上記実施例１の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように形成したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、上部電
極６，下部電極３間に電圧を印加時に電極の周辺部等の
エッジに電界集中が発生しても、誘電体層４自体への電
界集中は防止できる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】前記下層２、絶縁膜５及び層間絶縁膜21に
は、前記ソール領域33，ドレイン領域34に達するコンタ
クトホール22ｃ，22ｄがそれぞれＲＩＥもしくはウエッ
トエッチングにより形成され、前記絶縁膜５及び層間絶
縁膜21には下部電極３に達するコンタクトホール22ａが
形成され、前記層間絶縁膜21には上部電極６に達するコ
ンタクトホール22ｂがＲＩＥもしくはウエットエッチン
グにより形成されている。ここで、コンタクトホール22
ｂは誘電体層４と上部電極６が接する接触領域上の外
側、すなわち、接触領域の上下部電極（３，６）と誘電
体層４との積層方向への射影領域の外側に設けられてい
る。そして、前記コンタクトホール22ａには下部電極３
に接続する配線電極23ａが形成され、コンタクトホール
22ｂ，22ｄには上部電極６及びドレイン領域34に接続す
る配線電極23ｂが形成され、コンタクトホール22ｃには
ソース領域33に接続する配線電極23ｃが形成されてい
る。これらの配線電極は、Ａｌ，Ｔｉ，Ｐｔ，Ａｕ等を
成膜した後、イオンミリング、ウエットエッチング等に
より所定の形状にすることにより形成する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】上記実施例３の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように形成したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、上部電
極６，下部電極３間に電圧を印加時に電極の周辺部等の
エッジに電界集中が発生しても、誘電体層４自体への電
界集中は防止できる。また、コンタクトホール22ａ〜22
ｃ形成部が接着力が弱い電極／誘電体層界面上にないの
で、配線電極23ａ〜23ｃの材料として非常に大きな応力
を作用する材料を用いたとしても剥離の問題が発生しな
い。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】上記実施例４の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように形成したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、上部電
極６，下部電極３間に電圧を印加時に電極の周辺部等の
エッジに電界集中が発生しても、誘電体層４自体への電
界集中は防止できる。また、コンタクトホール22ｂ，22
ｃ形成部が接着力が弱い電極／誘電体層界面上にないの
で、配線電極23ｂ，23ｃの材料として非常に大きな応力
を作用する材料を用いたとしても剥離の問題が発生しな
い。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】上記実施例５の構造にすることにより、誘
電体層４の成膜、形成は絶縁膜５を形成する前に行える
ので、絶縁膜５中のＳｉと誘電体層４との反応を防ぐこ
とができる。また、上部電極６と下部電極３のそれぞれ
について、誘電体層４と接触している面よりも外側にそ
れぞれの電極が端部を有するように形成したので、誘電
体層４上にはそれぞれの電極の端部が位置せず、両電極
３，６間に電圧を印加時に電極の周辺部等のエッジに電
界集中が発生しても、誘電体層４自体への電界集中は防
止できる。

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４５１ 21/8247 29/788 29/792

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一対の電極と該一対の電極間に積層して
   配置された誘電体層とを有する誘電体素子において、前
   記一対の電極のそれぞれと前記誘電体層が電気的に接触
   する接触領域の外縁が前記一対の電極のそれぞれの周辺
   端部がなす外縁よりそれぞれ内側にあることを特徴とす
   る誘電体素子。
2. 【請求項２】 前記誘電体素子を電気的に分離するため
   の絶縁層をさらに有し、前記絶縁層は前記一対の電極の
   少なくとも一方と外部とを電気的に接続するための開口
   を有し、前記開口が前記接触領域上の外側にあることを
   特徴とする前記１に記載の誘電体素子。
3. 【請求項３】 半導体基板上に設けられた一対の不純物
   拡散領域と前記一対の不純物拡散領域の間に設けられた
   ゲート酸化膜と前記ゲート酸化膜上に設けられたゲート
   電極とを有するトランジスタをさらに有しており、前記
   誘電体素子が前記半導体基板上に設けられているととも
   に、前記一対の電極の一方と前記一対の不純物拡散領域
   の一方とが電気的に接続されていることを特徴とする前
   記１または２のいずれか１項に記載の誘電体素子。