TW466489B - Method to operate a memory-cells-arrangement with self-amplified dynamic memory-cells - Google Patents

Method to operate a memory-cells-arrangement with self-amplified dynamic memory-cells Download PDF

Info

Publication number
TW466489B
TW466489B TW089102112A TW89102112A TW466489B TW 466489 B TW466489 B TW 466489B TW 089102112 A TW089102112 A TW 089102112A TW 89102112 A TW89102112 A TW 89102112A TW 466489 B TW466489 B TW 466489B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
memory
information
gate electrode
Prior art date
Application number
TW089102112A
Other languages
English (en)
Inventor
Wolfgang Krautschneider
Till Schlosser
Franz Hofmann
Josef Willer
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW466489B publication Critical patent/TW466489B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

A7 4 6 648 9 B7_ 五、發明說明(< ) 本發明係關於一種具有自我放大式動態記憶胞之記憶胞 配置之操作方法。 目前大部份是使州所謂單一電晶體記憶胞作爲記憶胞配 置中之記憶胞。此種記憶胞包含一個電晶體和--個電容器, 資訊以電荷之形式儲存在電容器上。藉由字元線來控制、 晶體,則可經由位元線來讀出電容器上之電荷。由於電容 器之電荷會驅動位元線且由電荷所產生之信號在背景雜訊 存在時仍應保持可辨認,則電容器必須具有一種最低容 量。此種對電容器之需求對記憶胞配置之封裝密度之提高 而言是-·種阻礙,因爲電容器不可任意變小。 上述問題亦會出現在其它記憶胞配置中,其中使用一些 所謂增益型(g a i η )晶胞(即,自我放大式動態記憶胞)作爲記 憶胞。資訊亦以電荷之形式儲存著。但電荷不必直接驅動 位元線而是儲存在記憶電晶體之閘極電極上且只用來控制 閘極電極,因此很少量之電荷即已足夠。 在歐洲專利文件Ε Ρ 5 3 7 2 0 3中描述-種記億胞配置,其中 記憶胞是一種自我放人式動態記憶胞,其包含:·個選擇電 晶體,一個記憶電晶體以及一個蕭特基(Sckottky)接面 (j n c t i ο η )。選擇電晶體之閘極電極是與字元線相連接。 選擇電晶體和記憶電晶體是串聯在位元線和電壓端(其h 施加一種操作電壓)之間。蕭特基接闻是形成在記憶電晶 體之間極電極和選擇電晶體之源極/汲極區之間。爲了寫 入資訊至記憶胞中,則相關之選擇電晶體須由所屬之字元 線來控制。位元線依據資訊之形式而被施加一種低電壓 3 本紙張尺度適用中國國家標準(CNS)A4規格(210^ 297公釐) --------------八'1------訂·--------線 1' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 4 6 648 9 ________B7____ 五、發明說明() U B L或高電壓U B „。記憶電晶體(其可自我調整)之閛極電 極上之電荷是與位元線上之電壓有關且是代表種賣訊。 爲了讀出資訊,則須以字元線來控制此選擇電晶體且位元 線須施加低電壓U B L。若記憶電晶體之閛極電極先前已由 位元線上之高電壓U Β Η所充電,則在記憶電晶體之閘極電 極和源極/汲極區之間會產生一種電壓差,其較此記憶電晶 體之臨界(the rsho Id)電壓還大,因此會在電壓端和位元線 之間由於電流而形成一種信號電荷。若記憶電晶體之閘極 電極是由位元線上之低竃壓所充電,則在記億電晶體 之閘極電極和源極/汲極區之間不會產生電壓差(其較記憶 電晶體之臨界電壓還大),因此不會有電流流動。 在 M.Heshami et al “ A 250MHZ Skewed-Clock Pipelined Data Buffer ” IEEE Journal of Solid-State Circuits,Vol,31, N 0.3 ( 1 9 9 6 ) 3 7 6中描述一種記憶胞配置,其記憶胞是一·種 自我放式動態記憶胞,其包括:第一選擇電晶體,記憶電晶 體和第二選擇電晶體。第一選擇電晶體連接在第一位元線 ----------------------訂--------線 (請先閱讀背面之注音?事項再填寫本頁) 電電 極憶 閘記 之在 體接 晶連 電體 擇晶 選電 一 擇 第選 。二 間第 之。 極接 電連 極相 閘線 之元 體字 晶 I 電第 憶與 記是 和極 經濟部智慧財產局員工消費合作社印製 第 和 區 極 汲 字 .一- 第 與 是 極極 源電 之極 體閘 晶之 元 位 連 ΠΤΤ 申 線 體源 晶 I 電另 擇之 選體 二晶 第電 。 憶 間 記 之。 線接 電電 憶擇 記選 至一 入第 寫制 訊控 資來 使線 了 元 爲字 〇 一 接第 連由 相經 端須 壓 則 ΐ 極^、 ^ 電 是極 .區ί 極之 汲1 極晶 體第 晶與 可 R 電 使 線 元 位 極線 電元 極位 閘 i 之第 體關 晶有 電壓 憶電 記之 在上 上 h· 是 即 壓與 電又 此壓 整電 阇之 4 本纸張尺度適用_國國家標準(CNS)A4規格(210 x 297公釐) 6 648 9 a7 _B7_ 五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 將寫入之資訊有關。爲了讀出資訊,則須藉由第二字元線 來控制第二選擇電晶體。依據資訊(即,記憶電晶體之閘極 電極上之電壓)之情況而使記億電晶體成爲導通或截止 (off),β|],電流在電壓端和第二位元線之間流動或其問並無 電流流動。 本發明之目的是提供一種具有自我放大式動態記憶胞之 記憶胞配置之操作方法,其中在一種給定之操作電壓時信 號電荷較先前技藝者還大。 經濟部智慧財產局員工消費合作社印製 此目的是藉由一種具有自我放大式動態記憶胞之記憶胞 配置之操作方法來達成,其中各記億胞分別具有至少一個 記憶電晶體。爲了使第一資訊寫入至記憶胞中之一,則須 對相關之記憶電晶體之閘極電極進行充電,使第一電壓施 加於此閘極電壓上。爲了寫入第二資訊至記憶胞,則須對 記憶電晶體之閘極電極進行充電,使第二電壓施加於此閘 極電極。爲了讀出第一資訊及第二資訊,則須分別在記憶 電晶體之第一源極/汲極區施加-種操作電壓以及在記憶 電晶體之第二源極/汲極區施加一種讀出電壓。第一電壓 位於第二電壓和該讀出電壓之間。此讀出電壓介於此種扣 除記憶電晶體之臨界電壓之後之第一電壓和此種扣除記憶 電晶體之臨界電壓之後之第二電壓之間。 此種自我放大式動態記憶胞包含一個記億電晶體,其閘 極儲存著此種以電荷形式來表示之資訊。在寫入時須調整 此種電荷,使得在第一資訊時此記憶電晶體截止㈧⑴,即, 不會有電流流經此記憶電晶體,而在第二資訊時此記憶電 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 4 6 648 9 B7 五、發明說明(4 ) 大之信號電荷可流經此記憶電晶體。相較於先前技藝而言 (其中第 '電壓等於該讀出電壓),則在相同之操作電壓時 可有較大之倍號電荷流動。相較於先前技藝(其屮第 ' 電 壓等於讀出電壓)而言,則在較小之操作電壓時可有相同之 信號甫荷流動。一般肘言,此種由信號電荷所劃分之操作 電壓較先前技藝中者還小。在操作電壓已設定時,倍號電 荷較先前技藝中者還大。讀出電壓是介於已扣除該記憶電 晶體之臨界電壓之後之第一電壓和已扣除該記憶電晶體之 臨界電壓之後之第二電壓此二個電壓之問,記億電晶體在 讀出第一資訊時因此是截止的(〇 ff)而在讀出第二資訊時 ,. 導通的。以下述事實爲基準,即:若電晶體之閘極電極和至 少一個源極/汲極區之間的電壓差較電晶體之臨界電壓還 大,則此電晶體導通。須選取上述之操作電壓,使第一電壓 施加於記憶電晶體之閘極電極時,該記憶電晶體截ih (off)。否則此記憶電晶體導通而和讀出電壓之大小無關。 若記憶電晶體是一種π -通道-電晶體(其中第一和第一源 極/汲極區是 η -摻雜的),則第二電壓大於第〜電壓且第一 電壓大於讀川電壓。此讀出電較已知扣除記憶電晶體之 臨界電壓之後的第一電壓還大而較已扣除記憶電晶體之臨 界電壓之後的第二電壓還小。臨界電壓較巳扣除該操作電 壓之後的第一電壓還大。臨界電壓較佳是較已扪除該操作 電壓之後的第一電壓還大。在此種情況下若記憶電晶體之 第二源極/汲極區未施加上述之讀出電壓時,則在記憶電晶 體之第一源極/汲極區上亦施加之操作電壓,因此該記憶電 6 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (請先閱讀背面之注意事項再填寫本頁) ----- ----訂·-------線 — 經濟部智慧財產局員工消費合作社印製 4 6 648 9 A7 B7 五、發明說明(r ) 電壓大於讀出電壓。此讀出電壓較已知扣除記憶電晶體之 臨界電壓之後的第…電壓還大而較已扣除記億電晶懸之險 界電壓之後的第二電壓還小。臨界電壓較巳扣除該操作電 壓之後的第一電壓還大。臨界電麼較佳是較已扣除該操作 電壓之後的第二電壓還大=在此種情況下若記憶電晶體之 第二源極/汲極區未施加上述之讀出電壓時,則在記憶電晶 體之第一源極/汲極區上亦施加之操作電壓,因此該記憶電 晶體不會導通。 類似情況適用於記憶電晶體是P-通道-電晶體之此種記 憶胞配置中,此時該記憶電晶體之第一源極/汲極區和第二 源極/汲極區都是P -摻雜的•此時只有電壓之符號須改變。 第.一.電壓例如較第·電壓還小,第一電壓較上述之讀出電 壓還小。 “電壓X幾乎等於Y ”在下文中所表示之意義是:X儘可 能接近Y,使得一種習知之條件恰巧仍可滿足。 經濟部智慧財產局員工消費合作杜印製 該讀出電壓較佳是幾乎等於已扣除記憶電晶體之臨界電 壓之後的第一電壓,即,其大小仍須足夠大,使得第一電壓施 加於記憶電晶體之閘極電極時,在讀出過程中仍不會有電 流流經此記憶電晶體。由讀出電壓和臨界電壓所構成之和 (SUm)因此接近於0伏特。在讀出第一資訊时記憶電晶體 截止時,則第二電壓和讀出電壓之間的電壓差在此情況中 是具有最大値,使記憶電晶體允許最多之電流流過。信號 電荷因此特別大。 第一電壓例如是〇 V «在此種情況下該讀出電壓較佳是 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 46 648 9 A7 _ B7 五、發明說明u ) 幾乎等於記憶電晶體之臨界電壓之負値。若記億電晶體是 一種η -通道-電晶體,則讀出電壓較臨界電壓之負値略大。 例如若臨界電壓之値是]V (伏特),則讀出電壓之値例如是 -0.8 V。 此種記億胞可包含至少-.個選擇電晶體,其第一源極/汲 極區是與位元線相連接,其第二源極/汲極區是與記憶電晶 體之閘極電極相連接且其閘極電極是與字元線相連接。爲 了寫入第一資訊,須控制字元線,使記憶電晶體之閘極電極 在電性上與位元'線相連接。在該位元線上施加第一位元線 電壓,以便在記憶電晶體之閘極電極上存在著第-電壓。 爲了寫入第二資訊至記憶胞,須控制字元線,使記憶電晶體 之閘極電極在電性上是與位元線相連接。在位元線上施力u 第二位元線電壓,使記億電晶體之閘極電極上存在著第二 電壓。 第二位元線電壓可等於該操作電壓。 爲了簡化起見,以下將以記億電晶體作爲參考,其是一種 η-通道·電晶體。但類似情況亦適用於記憶體是p_通道_電 晶體之情況中,此時只須改變電壓之符號即可。 在記億電晶體是一種η-通道-電晶體時,則選擇電晶體較 佳亦是一種η -通道-電晶體。 在第一·種情況中,在寫入第二資訊時可對字元線進行控 制,此時字元線須施加-種電壓,此種電壓等於該操作電壓 以及選擇電晶體之臨界電壓此二個電壓之和(sum)。只要 該選擇電晶體之閘極電極和第—源極/汲極區(或第二源極 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) n I n I - [I _ϋ ϋ ϋ I · n I^eJ· n n n n I I (請先閱讀背面之注意事項再填寫本頁) 4 6 648 9 A7 B7 五、發明說明(7 ) (請先閲讀背面之注意事項再填寫本頁) /汲極區)之間的電壓差較該選擇電晶體之臨界電壓還大, 則此選擇電晶體即保持導通狀態。由於在該選擇電晶體之 閘極電極上存在著此操作電壓及臨界電壓之和(s u m )且位 元線上存在著該操作電壓,則電流可·直流通著,直至記憶 電晶體之閘極電極上同樣存在著該操作電壓。因此在此種 第…情況中第二電壓等於操作電壓。 在第二種情況中,在寫入第二資訊時可對字元線進行控 制,此時字元線須施加一種操作電壓。在此種情況下在寫 入第二資訊時電流流經選擇電晶體之期間只至記憶電晶體 之閘極電極上所出現之電壓是該操作電壓扣除該選擇電晶 體之臨界電壓所得到之値時爲止。此時記億電晶體之閘極 電極上之電荷較第一情況中者還少。由於在讀出第二資訊 時記憶電晶體之閘極電極和第二源極/汲極區之間的電壓 較第一情況中者還小,流經記憶電晶體之電流因此較第一 情況中者還小。信號電荷因此較小。 經濟部智慧財產局員工消費合作社印製 爲了簡化本方法,則有利的方式是:字元線在寫入第一資 訊時所施加之電壓是與在寫人第二資訊時所施加之電壓相 同。在第二種情況中,在寫入第一資訊時選擇電晶體之閘 極電極和其第一源極/汲極區之間的電壓差較第·情況中 者還小,使選擇電晶體之閘極介電質可較薄《閘極介電質 之厚度較小是有利的,這是因爲其可造成·種較大之斜度 以及使選擇電晶體有較佳之性能。選擇電晶體之效率特性 値由於閘極介電質有較小之厚度而較佳,使選擇電晶體可 符合還邏輯電路中之電晶體所需之需求。記憶胞配置中之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 46648 9 A7 B7 五、發明說明(ί ) 電晶體以及邏輯電路之電晶體因此可同時產生在晶片上u 字元線上之電壓値可依據各別之需求而調整。信號電荷 越大,則電壓須選得越大。此電壓較佳是不大於上述第一'' 種情況中者,這足·因爲記憶電晶體之閘極電極上之第二® 壓可不超過第二位元線電壓。閘極介電質越薄,則電壓須 選得越小。本發明之範圍亦包括:須達成一種折衷方式,使 字元線上之電壓介於該操作電壓和此種由此操作電壓,臨 界電壓所構成之和(S U m )之間。 爲了在製造記憶胞配置時使製程上之費用變小,則該選 擇電晶體和記憶電晶體同時產生是有利的,則它們之閘極 介電質具有相同之厚度。選擇電晶體和記憶電晶體可具有 相同之臨界電壓。 經濟部智慧財產局員工消費合作社印製 t請先蘭讀背面工注意事頊存填寫_本貢> 記憶胞可包含至少.一個二極體,其連接在選擇電晶體之 第二源極/汲極區和記憶電晶體之閘極電極之間,使電荷不 易由記憶電晶體之閘極電極流至選擇電晶體之第二源極丨 汲極區。二極體之截止(〇 ff)方向因此是由記憶電晶體之 閘極電極至選擇電晶體之第二源極/汲極區。選擇電晶體 之第二源極/汲極區是與記億電晶體之第二源極/汲極區相 連接。須分別控制字元線使選擇電晶體用作讀出電晶體以 便讀出第-資訊及第二資訊=每個記憶胞因此只設有一條 位元線一條字元線。在選取該選擇電晶體之閘極介電質之 厚度時,不只須考慮字元線上之電壓和第一位元線電壓之 間的差,且須考慮字元線上之電壓和讀出電壓之間的差。 就一種具有二極體之記憶胞而言,此槪念”選擇電晶體” 10 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐) A7 4 6 6 4 8 9 B7_ 五、發明說明(9 ) 在文中可和此槪念”讀出電晶體”互換。 (請先閱讀背面之注意事項再填寫本頁> 此種記憶胞配置能以特別簡易之方式構成,若字元線在 寫入及讀出時施加相同之電壓。 在上述情況中,在選擇電晶體之閘極電極和第一·源極/汲 極區之問的最大電壓差等於操作電壓和臨界電壓之和(s 11 m ) 扣除上述讀出電壓之後之値此電壓差因此幾乎等於操作 電壓以及二倍之臨界電壓之和(s U m )。在上述第二種情況 中,選擇電晶體之閘極電極和第一源極/汲極區之間的最大 電壓差等於操作電壓扪除該讀出電壓之後之値。電壓差因 此幾乎等於操作電壓和記憶電晶體之臨界電壓之和 (sum)° 經濟部智慧財產局員工消費合作社印製 此種記憶胞可以是三電晶體記億胞,如上述 M .Hesham i et a I論文中所述者。此種記憶胞例如可包含一個讀出電 晶體,其第一源極/汲極區是與記憶電晶體之第二源極/汲 極區相連接。爲了分別讀出第一資訊及第二資訊,須控制 該讀出電晶體之閘極電極。讀出電晶體之閘極電極例如是 與另一條字元線相連接。讀出電晶體之第二源極/汲極可 與另一條位元線相連接,信號電荷是由此條位兀線所決定, 該字元線和上述之另一條字元線可以是相同的。在此種情 況下該位元線和上述之另一條位元線是不同的。位元線和 上述之另一條位元線可以相同,在此種情況下字元線和另 一條字元線是不同的= 若此記憶胞包含一個二極體,則當字元線在讀出時所施 加之電壓較寫入時所施加者還小時,則選擇電晶體之閘極 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 648 9 A7 _______ B7 五、發明說明(,。) (請先閲讀背面之注意事項再填寫本頁) 介電質可特別薄。字元線上之電壓較佳是對應於讀出電壓 來調整,使選擇電晶體之閘極介電質上之電壓降在寫入及 讀出時成爲相同。在上述第一種情況中字元上之電壓在讀 出時等於操作電壓,臨界電壓和讀出電壓之和(sum),使選 擇南晶體之閘極電極和第一源極/汲極區之間的最大電壓 差(其在操作記憶胞配置時下降於該選擇電晶體之閘極介 電質上)等於該操作電壓和臨界電壓之和(s u m )。在讀出時 該字元線上之電壓幾乎等於該操作電壓。在上述之第二種 情況中',字元線之電壓在讀出時等於該操作電壓和讀出電 壓之和(sum),使該選擇電晶體之閘極電極和第一源極/汲 極區之間的最大電壓差(其在操作記憶胞配置時下降於選 擇電晶體之閘極介電質上)等於該操作電壓。字元線之電 壓在讀出時幾乎等於操作電壓扣除該讀出電晶體之臨界電 壓後之値。 經濟部智慧財產局員工消費合作社印製 因此在基板(其中配置該讀出電晶體之第…源極/汲極區) 和選擇電晶體之第一源極/汲極區之間在該讀出電壓存在 時不會產生較高之漏電流,若基板上存在一種電壓(其不大 於該讀電壓),則這樣是有利的。基板和各電晶體之第二源 極/汲極區之間的P - η -接面則極化成截面(〇 ff)方向= 記憶電晶體之第一源極/汲極區可和電壓端相連接,電壓 端固定地保持在操作電壓處。 本發明之實施例以下將依據圖式來詳述°圖式簡單說明 如下: 第1圖第一實施例中在寫入第一資訊時記憶胞之電路 12 ^氏張尺度_中_家鮮(CNS)A4規格c 297公® ) 4 6 648 9 A7 B7 五、發明說明o) 圖。 第2圖第一實施例中在讀出第·資訊時記憶胞之電路 (請先閱讀背面之注意事項再填寫本頁) 圖。 第3圖第-_·實施例中在寫入第…資訊時記憶胞之電路 圖。 第4圖第一實施例中在讀出第二資訊時記憶胞之電路 圖。 第5圖在第一實施例中在讀出另一記憶胞之資訊時記憶 胞之電路圖。 第6圖第二實施例中在寫入第一資訊時記憶胞之電路 圖。 第7圖第二實施例中在寫入第一資訊時記憶胞之電路 圖。 第8圖第二實施例中在讀出第一資訊時記憶胞之電路 _。 第9圖第二實施例中在讀出第二資訊時記憶胞之電路 圖。 經濟部智慧財產局員工消費合作社印製 第1 0第二實施例中在讀出另-記憶胞之資訊時記憶胞 之電路圖。 這些實施例是由一種具有自我放大式動態記憶胞之記憶 胞配置開始,其中各記憶胞分別含有:記憶電晶體S,選擇電 晶體A和二極體D。選擇電晶體A和記憶電晶體s串聯 連接在電壓端Q和位元線B之間。記憶電晶體S之第一 源極/汲極區是與電壓端Q相連接。選擇電晶體A之第一 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 466489 ____B7__ 五、發明說明(& ) 源極/汲極區是與位元線B相連接。選擇電晶體A之第二 源極/汲極區是與記憶電晶體S之閘極電極相連接且是與 記憶電晶體S之第二源極/汲極區相連接。在選擇電晶體 A之第二源極/汲極區和記憶電晶體S之閘極電極之間須 連接一個二極體D ,使電荷不易屮記憶電晶體S之閛極電 極流至選擇電晶體 A之第二源極/汲極區。電壓端固定保 持在操作電壓VDD(其値是2V)處。選擇電晶體A及記憶 電晶體S之源極/汲極區是η -摻雜的,即,選擇電晶體A及 記憶電晶體S是η -通道-電晶體。選擇電晶體A之臨界電 壓ντ和記憶電晶體S之臨界電壓ντ大約是IV。選擇電 晶體Α和記憶電晶體S之源極/汲極區配置在基板中,基板 上施加-1 V之電壓。 在第一實施例中,爲了寫入第一資訊(其等於邏輯値0), 則字元線W須施加上述之操作電壓VDD,使選擇電晶體A 導通。位元線B上須施加一種第一位元線電壓(其等於〇), 使第一電壓(其亦等於〇 )可在記憶電晶體S之閘極電極上 調整。由於第一電壓小於臨界電壓,則記憶電晶體S截止 (〇 ff)。在電壓端Q和位元線B之間不會有電流流動(第1 圖)。 爲了讀出第一資訊,字元線W須施加一種電壓,其等於該 操作電壓vDD扣除臨界電壓vT後之値,則選擇電晶體A導 通。位元線B須施加一種讀出電壓,其等於選擇電晶體A 之臨界電壓V τ之負値。二極體D極化成截止方向,使只有 一種很小之電荷由記憶電晶體S之閘極電極流至位元線 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) n n n n n ί I ^OJ n n I I. .. (請先閱讀背面之注意事項再填寫本頁) .. _K_ 經濟部智慧財產局員工消費合作社印製 A7 B7 466489 五、發明說明(4) (請先閱讀背面之注意事項再填寫本頁) B。讀出電壓小於記憶電晶體S之閘極電極上之第一電壓, 它們之差値小於該臨界電壓V 使記憶電晶體截止且不會 有電流由電壓端Q流至位元線B。選擇電晶體A之閘極 電極和源極/汲極區之間的電壓差決不會大於上述之操作 電壓VDD(第2圖)。 爲了寫入第二資訊(其對應於邏輯値1 ),則字元線W須 施加上述之操作電壓VDD,使選擇電晶體A導通。位元線 B上施加該操作電壓VDD,使第二電壓(其等於操作電壓VDD 扣除此臨界電壓VT)在記憶電晶體S之閘極電極上調整。 第二電壓不等於此操作電壓VDD,這是因爲選擇電晶體A 只有在選擇電晶體A之閘極電極和源極/汲極區之間的電 壓差較臨界電壓VT還大時才導通(第3圖)。 經濟部智慧財產局員工消費合作社印製 爲了讀出第二資訊,則字元線W須施加一種電壓,其等於 該操作電壓VDD扣除該臨界電壓VT後之値。在位元線B 上施加上述之讀出電壓。二極體D極化成截止方向,使電 荷只緩慢地由記億電晶體S之閘極電極流至位元線B。由 於該讀出電壓較第二電壓還小且其差値(即,記憶電晶體S 之閘極電極和位元線B之間的電壓差)較臨界電壓V τ還大 (即,等於操作電壓V D D ),則記憶電晶體S導通且電流由電 壓端Q流至位元線B (第4圖)。在所形成之信號電荷上可 辨認:其是與第二資訊有關的。記憶電晶體S之閘極電極 和其源極/汲極區之間的電壓差決不會大於該操作電壓 VDD » 在讀出另-記憶胞(其位元線上存在著該讀出電壓)之資 15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 466489 五、發明說明(κ) (請先閱讀背面之注意事項再填寫本頁) 訊時,字元線w上須施加一種電壓,此種電壓較佳是等於記 憶電晶體s之臨界電壓V T之負値。選擇電晶體A之第一 源極/汲極區和其閘極電極之間.的電壓差在此情況下是最 小的,使流經該讀出電晶體之漏電流同樣是最小的。若第 二資訊儲存在記憶胞中,則選擇電晶體A之閘極電極和第 二源極/汲極區之間的電壓差等於該操作電壓 V D D(第5 圖)° 資訊不寫入記憶胞時或資訊由記憶胞讀出時,則字元線 W上存在負的臨界電壓而位元線B上則存在0V。 由於選擇電晶體Α之閘極電極和其源極/汲極區之間的 電壓差以及記憶電晶體S之閘極電極和其源極/汲極區之 間的電壓差決不會大於該操作電壓 VDD,則選擇電晶體 A 和記億體S之閘極介電質可具有較小之厚度。在本實施 例中閘極介電質之厚度大約是4nm且由Si02構成。 經濟部智慧財產局員工消費合作社印製 在基板(其上配置著記憶胞配置)上亦配置一種邏輯電 路。由於選擇電晶體A和記憶電晶體S之閘極介電質是 薄的,則此邏輯電路之電晶體可同時與記憶胞配置一起產 生,且邏輯電路之電晶體由於其閘極介電質之厚度較小而 具有較大之傾斜度及較高之性能° 在第二實施例中,爲了寫入第一資訊及第二資訊,字元 線W須施加一種電壓,此種電壓等於操作電壓vdd和臨界 電壓VT之和。在寫入第一資訊時,位元線B須施加0V之 電壓。選擇電晶體之閘極電極和第一源極/汲極區之間的 電壓差是VDD + VT(第6圖)。 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 6489 A7 B7_ 五、發明說明(K ) (請先閱讀背面之注意事項再填寫本頁) 爲了寫入第二資訊,則位元線上須施加上述之操作電壓 V D D,使操作電壓V D D可在記憶電晶體S之閘極電極上調整 (第7圖)。第二電壓在本實施例中因此較第一實施例中者 還大。 如上所述,在讀出第一資訊或第二資訊時在字元線W上 施加電壓VDD + VT(第S圖和第9圖)。在位元線B上施加 --種讀出電壓,其等於第一實施例中之讀出電壓。此種讀 出電壓因此幾乎是一 V τ »相較於第一實施例而言,記憶電 晶體S之閘極電極和位元線B之間’的電壓差在讀出第二 資訊時是VDD + VT(第9圖)》記憶電晶體S之電阻因此較 第一實施例中者小,因此有較多之電流由電壓端Q流至位 元線B,此信號電荷因此較大。 經濟部智慧財產局員工消費合作杜印裝 在讀出第一資訊或第二資訊時,在選擇電晶體 A之閘極 電極和位元線 B之間的電壓是 V D d + 2 V τ。由於此種較大 之電壓差,則選擇電晶體 Α之閘極介電質較第一實施例中 者還厚且大約是8 n m。在記憶電晶體S中在讀出第二資訊 時閘極電極和位元線 B之間的電壓差較第一實施例中者 大VDD + VT,因此記憶電晶體S之閘極介電質之厚度較第一 實施例中者還厚。記憶胞配置因此能以較少之製程費用來 製成,記憶電晶體S之閘極介電質之厚度等於選擇電晶體 A之閘極介電質之厚度。 讀出另一記憶胞之資訊是依據第-實施例來進行(第1〇 圖)。 資訊不寫入記憶胞時或資訊由記憶胞讀出時,則〇 V施加 17 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 466489 A7 ____B7 _五、發明說明(A ) 於位元線B且-V τ施加於字元線W。 可有許多不同之實施例,其同樣在本發明之範圍中。操 作電壓和臨界電壓因此可依據各別之需求來調整。在二極 體和記憶電晶體之閘極電極之間可連接一個電容器,以便 使記憶電晶體之閘極電極上之電容提高。 記憶胞可以是三電晶體記憶胞。 符號之說明 A ....選擇電晶體 B ....位元線 D ....二極體 Q ....電壓端 S ....記憶電晶體 V D D .操作電壓 VT...臨界電壓 W ...字元線 --------------(义-!-----訂------t-- <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公鬉)

Claims (1)

  1. 90. 03 .:; :·'
    6489 六 、 申請專利範圍 第 89102112 Dc& Wi 「具有自我放大式動態記憶胞之記憶胞配置之 操 作 方 法 」專 利 案 (90年10月修正) 串 5R 專 利範 圍 1. 一 種 具有 g 我放大式動態記憶胞之記憶胞配置之操作方法, 其 特 徵爲 - 記憶 胞 包含至少一個記憶電晶體(S), - 爲了 寫 入第一資訊至記憶胞中之一,則須對相關記憶 電 晶 體(S)之閘極電極進行充電,使閘極電極上存在第一電 壓 9 - 爲了 寫 入第二資訊至記憶胞,則記憶電晶體(S)之閘極 電 極 須充 電 ,使其上存在第二電壓, ~ 爲了 讀 出第一資訊和第二資訊,則在記憶電晶體(S)之 第 一 源極 /汲極區施加一種操作電壓(VDD),且在記憶電晶體 (S)之第二源極/汲極區施加一種讀出電壓, - 第一 電 壓介於第二電壓和讀出電壓之間, - 讀出 電 壓介於此種扣除記憶電晶體(S)之臨界電壓(ντ) 後 之 第一 電 壓和此種扣除記憶電晶體(s)之臨界電壓(ντΗ^ 之 第 二電 壓 之間, 一 須選 取 上述之操作電壓(VDD),使得在讀出第一資訊時 記 憶 電晶 體 (S)截止。 2. 如 串 請專 利 範圍第1項之方法,其中 - 由讀 出 電壓和臨界電壓所形成之和幾乎等於0伏特。 3. 如 串 請專 利 範圍第1或第2項之方法,其中 — 第一 電 壓是0伏特。 1 9a 10. 〇 x. 4 b 6489年月曰、if 六、申請專利範圍 4. 如申請專利範圍第1項之方法,其中 -記憶胞包含至少一個選擇電晶體(A),其第一源極/汲極 區是與位元線(B)相連接,其第二源極/汲極區是與記憶電晶 體(5)之閘極電極相連接且其閘極電極是與字元線(W)相連 接, -爲了寫入第一資訊至記憶胞,須控制字元線(W),使記憶 電晶體(S)之閘極電極在電性上是與位元線(B)相連接,且在 位元線(B)上須施加第一位元線電壓,使記憶電晶體(S)之閘 極電極上存在著第一電壓, -爲了寫入第二資訊至記憶胞,須控制字元線(W),使記憶 電晶體(S)之閘極電極在電性上是與位元線(B)相連接,且在 位元線(B)上須施加第二位元線電壓,使記憶電晶體(S)之閘 極電極上存在著第二電壓。 5. 如申請專利範圍第4項之方法,其中 -第二位元線電壓等於操作電壓(VDD), -爲了控制字元線(W),在寫入第一資訊和第二資訊時,字 元線(W)須施加一種電壓,其等於操作電壓(VDD)與選擇電晶 體(A)之臨界電壓(VT)之和,使第二電壓等於操作電壓 (VDD)。 6. 如申請專利範圍第4項之方法,其中 -第二位元線電壓等於操作電壓(VDD), -爲了控制字元線(W),在寫入第一資訊和第二資訊時,字 元線(W)須施加該操作電壓(VDD),使第二電壓等於操作電壓 (VDD)扣除該選擇電晶體(A)之臨界電壓(VT)之後的電壓。 -2- 4 b 64-89
    六、申請專利範圍 7. 如申請專利範圍第4至6項中任一項之方法,其中 -記憶胞包含至少一個二極體(D),其連接在選擇電晶體 (A)之第二源極/汲極區和記憶電晶體(S)之閘極電極之間, 使電荷不易由記憶電晶體(S)之閘極電極流至選擇電晶體 (A)之第二源極/汲極區, -選擇電晶體(A)之第二源極/汲極區是與記憶電晶體(S) 之第二源極/汲極區相連接, -爲了讀出第一資訊及第二資訊,須控制字元線,使選擇 電晶體(A)可作爲讀出電晶體用。 8. 如申請專利範圍第4,5或6項之方法,其中 -記憶胞包含一個讀出電晶體,其第一源極/汲極區是與 記憶電晶體(S)之第二源極/汲極區相連接, -爲了讀出第一資訊及第二資訊,須控制該讀出電晶體 之閘極電極。 9. 如申請專利範圍第7項之方法,其中 -爲了讀出第一資訊及第二資訊,讀出電晶體之閘極電 極須施加一種電壓,其等於該操作電壓(VDD)和讀出電壓之 和(sum)。 1〇_如申請專利範圍第8項之方法,其中 -爲了讀出第一資訊及第二資訊,讀出電晶體之閘極電 極須施加一種電壓,其等於該操作電壓(VDD)和讀出電壓之 和(sum)。 11.如申請專利範圍第7項之方法,其中 -記憶胞配置是配置在基板中,基板上存在一種電壓,此 4 b b 4 8 9丨 痛充 ’·、·____一一-一 .一·,.— 六、申請專利範圍 種電壓在該讀出電晶體是一種Π-通道-電晶體時不大於該 讀出電壓而在讀出電晶體是P-通道-電晶體時不小於該讀 出電壓。 12.如申請專利範圍第8項之方法,其中 -記憶胞配置是配置在基板中,基板上存在一種電壓,此 種電壓在該讀出電晶體是一種η-通道-電晶體時不大於該 讀出電壓而在讀出電晶體是Ρ-通道-電晶體時不小於該讀 出電壓。 如申請專利範圍第9項之方法,其中 -記憶胞配置是配置在基板中,基板上存在一種電壓,此 種電壓在該讀出電晶體是一種通道-電晶體時不大於該 讀出電壓而在讀出電晶體是Ρ-通道-電晶體時不小於該讀 出電壓。 •4-
TW089102112A 1999-02-22 2000-02-09 Method to operate a memory-cells-arrangement with self-amplified dynamic memory-cells TW466489B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19907540 1999-02-22

Publications (1)

Publication Number Publication Date
TW466489B true TW466489B (en) 2001-12-01

Family

ID=7898415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102112A TW466489B (en) 1999-02-22 2000-02-09 Method to operate a memory-cells-arrangement with self-amplified dynamic memory-cells

Country Status (7)

Country Link
US (1) US6442065B1 (zh)
EP (1) EP1153394B1 (zh)
JP (1) JP3827955B2 (zh)
KR (1) KR100432442B1 (zh)
DE (1) DE50000728D1 (zh)
TW (1) TW466489B (zh)
WO (1) WO2000051133A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637390B (zh) * 2017-10-11 2018-10-01 美商格芯(美國)集成電路科技有限公司 針對具有分離式字線的多次性可程式化記憶體的餘裕測試

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI320571B (en) * 2002-09-12 2010-02-11 Qs Semiconductor Australia Pty Ltd Dynamic nonvolatile random access memory ne transistor cell and random access memory array
EP1640994B1 (en) * 2004-09-22 2010-04-07 STMicroelectronics Srl A memory device with unipolar and bipolar selectors
JP4849817B2 (ja) * 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4660353B2 (ja) * 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
US7209384B1 (en) * 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US7411810B2 (en) * 2005-12-11 2008-08-12 Juhan Kim One-time programmable memory
KR101800850B1 (ko) * 2010-01-29 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
US8530283B2 (en) * 2011-09-14 2013-09-10 Semiconductor Components Industries, Llc Process for forming an electronic device including a nonvolatile memory structure having an antifuse component

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786437A (en) * 1972-01-03 1974-01-15 Honeywell Inf Systems Random access memory system utilizing an inverting cell concept
US5463234A (en) * 1992-03-31 1995-10-31 Kabushiki Kaisha Toshiba High-speed semiconductor gain memory cell with minimal area occupancy
JPH0799251A (ja) * 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
US5757693A (en) * 1997-02-19 1998-05-26 International Business Machines Corporation Gain memory cell with diode
US5912840A (en) * 1997-08-21 1999-06-15 Micron Technology Memory cell architecture utilizing a transistor having a dual access gate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637390B (zh) * 2017-10-11 2018-10-01 美商格芯(美國)集成電路科技有限公司 針對具有分離式字線的多次性可程式化記憶體的餘裕測試
US10395752B2 (en) 2017-10-11 2019-08-27 Globalfoundries Inc. Margin test for multiple-time programmable memory (MTPM) with split wordlines

Also Published As

Publication number Publication date
DE50000728D1 (de) 2002-12-12
KR100432442B1 (ko) 2004-05-22
US6442065B1 (en) 2002-08-27
US20020075723A1 (en) 2002-06-20
JP3827955B2 (ja) 2006-09-27
WO2000051133A1 (de) 2000-08-31
JP2002538572A (ja) 2002-11-12
EP1153394B1 (de) 2002-11-06
KR20010103021A (ko) 2001-11-17
EP1153394A1 (de) 2001-11-14

Similar Documents

Publication Publication Date Title
EP0253631B1 (en) Semiconductor memory device
US6894916B2 (en) Memory array employing single three-terminal non-volatile storage elements
TW533580B (en) Semiconductor device
JP5313217B2 (ja) SeOI上の疑似インバータ回路
US8958263B2 (en) Semiconductor device
KR100668347B1 (ko) 금속-절연체 천이막 저항체를 포함하는 반도체 메모리 소자
JPS602783B2 (ja) ダイナミツク・ランダム・アクセス・メモリ装置
TW466489B (en) Method to operate a memory-cells-arrangement with self-amplified dynamic memory-cells
JPH05508054A (ja) 自己増幅ダイナミックmosトランジスタメモリセルを有するデバイス
TW201209843A (en) Current sensing amplifier and method thereof
US20230041759A1 (en) Ferroelectric memory circuit and reading method thereof
JP2006245280A (ja) 電界効果トランジスタ及びその動作方法
US4037243A (en) Semi conductor memory cell utilizing sensing of variations in PN junction current conrolled by stored data
US5844834A (en) Single-electron memory cell configuration
KR100350283B1 (ko) 감소된 표면적을 갖는 sram 메모리 셀
TWI272758B (en) Midpoint potential generating circuit for use in a semiconductor device
CN111833933B (zh) 存储器及其用于读取存储单元中的数据的校准和操作方法
JP4255520B2 (ja) 強誘電体記憶装置、記憶内容の読出方法、スタンバイ方法
JPS61224357A (ja) 電荷転送装置
US11508426B1 (en) Memory device, memory cell arrangement, and methods thereof
JPH0897307A (ja) 半導体記憶装置
KR900001773B1 (ko) 반도체 집적회로
JP2002100744A (ja) 記憶装置
TW323400B (zh)
JP4543885B2 (ja) 記憶装置の読み出し方法及び記憶装置、並びに半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees