CN111833933B - 存储器及其用于读取存储单元中的数据的校准和操作方法 - Google Patents

存储器及其用于读取存储单元中的数据的校准和操作方法 Download PDF

Info

Publication number
CN111833933B
CN111833933B CN202010612403.7A CN202010612403A CN111833933B CN 111833933 B CN111833933 B CN 111833933B CN 202010612403 A CN202010612403 A CN 202010612403A CN 111833933 B CN111833933 B CN 111833933B
Authority
CN
China
Prior art keywords
switch
transistors
current
charge
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010612403.7A
Other languages
English (en)
Other versions
CN111833933A (zh
Inventor
潘锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shunming Storage Technology Co ltd
Original Assignee
Wuxi Paibyte Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Paibyte Technology Co ltd filed Critical Wuxi Paibyte Technology Co ltd
Publication of CN111833933A publication Critical patent/CN111833933A/zh
Application granted granted Critical
Publication of CN111833933B publication Critical patent/CN111833933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

公开了存储器及其用于读取存储单元中的数据的校准和操作方法的实施例。在一示例中，该装置包括晶体管和电荷共享电路，所述电荷共享电路通过晶体管的栅极端子耦合到所述晶体管。电荷共享电路包括：可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；以及第二开关，其耦合到电容器、第一开关、以及晶体管的栅极端子。可编程电源被配置为在第一开关被开启并且第二开关被关闭时将电荷提供给电容器。电容器被配置为在第一开关被关闭并且第二开关被开启时将电荷的至少一部分提供给所述晶体管的栅极端子。

Description

存储器及其用于读取存储单元中的数据的校准和操作方法
背景技术
本发明的实施例涉及一种存储器、例如铁电存储器、及其用于读取存储器中的存储单元中的数据的校准和操作方法。
诸如铁电随机存取存储器(FeRAM或FRAM)之类的铁电存储器使用铁电材料层来实现非易失性。铁电材料层具有所施加电场与所储存表观电荷之间的非线性关系，并且因此可以在电场下切换极性。铁电存储器的优点包括低功耗、快速读/写性能和高最大读/写耐久度。
发明内容
在此公开了诸如铁电存储器之类的存储器及其用于读取诸如铁电存储单元之类的存储单元中的数据的校准和操作方法的实施例。
在一个示例中，公开了一种装置。该装置包括多个晶体管和电荷共享电路，所述电荷共享电路通过多个晶体管的多个栅极端子耦合到所述多个晶体管。电荷共享电路包括：可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；以及第二开关，其耦合到电容器、第一开关、以及多个晶体管的多个栅极端子。可编程电源被配置为在第一开关被开启并且第二开关被关闭时将电荷提供给电容器。电容器被配置为在第一开关被关闭并且第二开关被开启时将电荷的至少一部分提供给所述多个晶体管的多个栅极端子。
在一些实施例中，该装置还包括协调电路，所述协调电路耦合到电荷共享电路，所述协调电路被配置为将一组值应用于一个或多个参数，所述一个或多个参数对应于电荷共享电路。
在一些实施例中，与电荷共享电路相对应的一个或多个参数选自包括下列各项的组：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；以及开启第二开关并且关闭第一开关的第二时间段。
在一些实施例中，该装置还包括：第一参考存储单元，其存储一位1；第二参考存储单元，其存储一位0；以及参考电路，其通过多个晶体管的栅极端子耦合到多个晶体管，通过第一参考位线耦合到第一参考存储单元，并且通过第二参考位线耦合到第二参考存储单元。在一些实施例中，所述多个晶体管通过所述多个晶体管的多个源极端子接地。在一些实施例中，多个晶体管被配置为与参考电路一起生成多个参考电流，并且提供所述多个参考电流。
在一些实施例中，该装置还包括参考电路，所述参考电路通过多个晶体管的栅极端子耦合到所述多个晶体管。参考电路包括存储一位1的第一参考存储单元和存储一位0的第二参考存储单元。多个晶体管通过所述多个晶体管的多个源极端子接地，并且被配置为与参考电路一起生成多个参考电流，并且提供所述多个参考电流。
在一些实施例中，该装置还包括：多个存储单元，所述多个存储单元中的每个都存储一位，所述位选自包括第一位和不同于第一位的第二位的组；多个电压到电流转换器，其耦合到所述多个存储单元，所述多个电压到电流转换器被配置为将从所述多个存储单元中感测的数据的多个电压转换成多个电流；以及多个电流比较器电路，其耦合到所述多个电压到电流转换器并通过所述多个晶体管的多个漏极端子耦合到所述多个晶体管，所述多个电流比较器电路中的每个都被配置为基于由所述多个电压到电流转换器中的相应电压到电流转换器提供的相应电流以及由所述多个晶体管中的相应晶体管提供的相应参考电流来输出相应输出数据。
在一些实施例中，所述多个电流比较器电路中的每个都包括感测放大器。在一些实施例中，当相应电流小于相应参考电流时，相应输出数据是一位1。在一些实施例中，当相应电流大于或等于相应参考电流时，相应输出数据是一位0。在一些实施例中，所述多个存储单元是多个铁电存储单元。
在另一个示例中，公开了一种方法。第一组值被施加到与电荷共享电路的一个或多个部件相对应的一个或多个第一参数，其中所述一个或多个部件选自包括下列各项的组：可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；以及第二开关，其耦合到第一开关和电容器。通过基于所述一个或多个第一参数开启第一开关并且关闭第二开关，将来自可编程电源的第一电荷提供给电容器。通过基于一个或多个第一参数关闭第一开关并且开启第二开关，将来自电容器的第一电荷的至少一部分提供给多个晶体管的多个栅极端子。在第一电荷的至少一部分被提供给多个晶体管的多个栅极端子之后，使用多个晶体管确定多个存储单元中的数据。
在一些实施例中，与电荷共享电路相对应的一个或多个参数选自包括下列各项的组：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；以及开启第二开关并且关闭第一开关的第二时间段。
在一些实施例中，确定与电荷共享电路的一个或多个部件对应的所述一个或多个参数的第一组值。来自所述多个存储单元的第一数据被感测，第一数据中的每个都对应于第一位。从第一数据的电压中转换的第一电流的测量值被获得。来自所述多个存储单元的第二数据被感测，第二数据中的每个都对应于不同于第一位的第二位。从第二数据的电压中转换的第二电流的测量值被获得。与电荷共享电路的一个或多个部件相对应的一个或多个参数的第一组值被调整，直到由多个晶体管提供的多个参考电流中的每个都处于标称值的预定范围以内，所述标称值是基于第一电流的测量值和第二电流的测量值确定的。
在一些实施例中，标称值是通过如下方式确定的：将第一电流的测量值以及第二电流的测量值之和的一半除以多个存储单元中包括的存储单元的数目。
在一些实施例中，第一开关和第二开关二者都是N型金属氧化物半导体场效应(NMOS)晶体管。
在一些实施例中，在多个晶体管达到稳定状态时将第二组值施加于一个或多个第二参数，所述一个或多个第二参数对应于电荷共享电路的一个或多个部件。通过基于一个或多个第二参数开启第一开关并且关闭第二开关，从可编程电源向电容器提供第二电荷。通过基于一个或多个第二参数关闭第一开关并且开启第二开关，将第二电荷的至少一部分提供给多个晶体管的多个栅极端子。
在一些实施例中，多个存储单元是多个铁电存储单元。在一些实施例中，一个或多个第二参数是一个或多个第一参数。在一些实施例中，在第二电荷的至少一部分被提供给多个晶体管的多个栅极端子之后，所述多个存储单元中的数据被确定。
在另一示例中，公开了另一种方法。来自所述多个存储单元的第一数据被感测，第一数据中的每个都对应于第一位。从第一数据的电压中转换的第一电流的测量值被获得。来自所述多个存储单元的第二数据被感测，第二数据中的每个都对应于不同于第一位的第二位。从第二数据的电压中转换的第二电流的测量值被获得。与电荷共享电路的一个或多个部件相对应的一个或多个参数被调整，直到由多个晶体管提供的多个参考电流中的每个都处于标称值的预定范围以内，所述标称值是基于第一电流的测量值和第二电流的测量值确定的。
在一些实施例中，电荷共享电路的一个或多个部件选自包括下列各项的组：可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；以及第二开关，其耦合到第一开关、电容器以及多个晶体管的多个栅极端子，并且其中所述多个晶体管的多个栅极端子被电连接。
在一些实施例中，与电荷共享电路相对应的一个或多个参数选自包括下列各项的组：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；以及开启第二开关并且关闭第一开关的第二时间段。
在一些实施例中，标称值是通过如下方式确定的：将第一电流的测量值以及第二电流的测量值之和的一半除以多个存储单元中包括的存储单元的数目。
在一些实施例中，在确定多个参考电流中的每个都处于标称值的预定范围以内之后，多个晶体管的任何栅极端子处的电压的测量值被获得。
在一些实施例中，第一开关和第二开关二者都是NMOS晶体管。
在一些实施例中，多个存储单元是多个铁电存储单元。在一些实施例中，当第一位是一位0时，第二位是一位1，并且当第一位是一位1时，第二位是一位0。
附图说明
并入本文并形成说明书一部分的说明书附图图解说明了本发明的实施例，并且与说明书一起进一步用于解释本发明的原理并使得本领域技术人员能够使用本发明。
图1示出了根据本发明一些实施例的示例性铁电存储单元的横截面图。
图2A示出了根据本发明一些实施例的示例性铁电存储单元的电路图。
图2B示出了根据本发明一些实施例的图2A中铁电存储单元的示例性读取操作的时序图。
图3示出了根据本发明一些实施例的示例性存储器的电路图，该存储器包括但不限于多个存储单元、参考电路以及电荷共享电路。
图4示出了根据本发明一些实施例的示例性参考电路的电路图。
图5示出了根据本发明一些实施例的示例性电荷共享电路的电路图。
图6是根据本发明一些实施例的用于在操作存储器以读取存储单元中的数据以前校准存储器的示例性方法的流程图。
图7是根据本发明一些实施例的用于操作存储器以读取存储单元中的数据的示例性方法的流程图。
图8是根据本发明一些实施例的用于操作存储器以读取存储单元中的数据的另一示例性方法的流程图。
本发明的实施例将参考附图予以描述。
具体实施方式
尽管讨论了本发明的配置和布置，但是应当理解，此讨论仅仅是为了图解说明目的。本领域技术人员能够理解，可使用其它配置和布置而不偏离本发明的主旨和范围。对本领域技术人员显而易见的是，本发明也可用于其它多种应用。
应当注意，本发明说明书所提到的“一个实施案例”、“一实施方案”、“示例性实施例”、“一些实施例”等等是指，所描述的实施例可能包括特定特征、结构或特性，但不是每个实施例都一定包括该特定特征、结构或特性。此外，这样的表述并不一定指同一个实施例。此外，当特定特征、结构或特性结合某实施案例被描述时，属于本领域技术人员知识范围的是，结合其它实施例来实施这样的特定特征、结构或特性，而不管是否在此明确说明。
一般来说，术语可以至少部分地根据上下文中的使用来理解。例如，在此使用的术语“一个或多个”，至少部分地根据上下文，可用于以单数形式来描述任何特征、结构或特性，或以复数形式来描述特征、结构或特性的组合。类似地，诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。
这里所用的术语“标称的/标称地”指某一部件、工艺在产品或工艺的设计阶段设置的特性或参数的期望或目标值，还包括高于和/或低于所述期望值的值范围。该值范围可能是由于制造工艺的轻微差异或公差引起的。这里所用的“大约”是指如下给定数量的值：所述数量可能基于与所涉及半导体器件相关联的特定技术节点而变化。基于特定技术节点，术语“大约”可以指如下给定数量的值：所述数量在例如该值的10％至30％范围内变化(如该值±10％、±20％、或±30％)。
传统的铁电存储器所针对的是极高耐久度应用、比如1013或更高的读/写周期。为了实现这一极端度量，单元尺寸、感测裕度和定时都针对寿命末期做了优化。对于一般应用而言，可接受的高耐久度、高性能、低功率、非易失性和小单元尺寸在嵌入式或独立应用中是所期望的。为了进一步弥补铁电存储器与静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)之间的差距，铁电存储器需要速度高、耐久性好、功率低、非易失性以及单元尺寸小的存储器。
图1示出了根据本发明一些实施例的示例性铁电存储单元100的横截面图。铁电存储单元100是铁电存储器件的基本存储元件，并且可以包括各种设计和配置。如图1所示，铁电存储单元100是“1T-1C”单元，其包括电容器102、晶体管104、以及电容器102与晶体管104之间的形成在衬底108上的互连106。
在一些实施例中，电容器102包括下电极110、上电极112、以及在垂直方向上布置在下电极110与上电极112之间的铁电层114。铁电层114可以在下表面上接触并电连接到下电极110，并且在上表面接触并电连接到上电极112。下电极110可以通过互连106电连接到晶体管104，并且上电极112可以电连接到电源(未示出)，使得电场可以施加到铁电层114。为便于描述，在本发明中示出了1T-1C的示例。在各个实施例中，铁电层114可以用在每单元具有一个以上电容器的任何其它合适类型的铁电存储单元中。例如，铁电层114也可以用在“2T-2C”单元中或者“nT-mC”单元(其中n和m是整数)中。铁电存储单元的类型(例如单个存储单元中的电容器的数目)不应当受本发明实施例的限制。
在一些实施例中，晶体管104可以包括源极/漏极区120、以及具有栅极电介质122和栅极导体124的栅极叠层。源极/漏极区120可以是衬底108中的掺杂区，所述掺杂区具有处于所期望掺杂等级的n型或p型掺杂物。栅极电介质122可以包括介电材料、比如氧化硅(SiOx)、氮化硅(SiNx)或高k介电材料。栅极导体124可以包括导电材料。栅极导体124可以充当铁电存储单元100的字线。互连(未示出)可以接触源极/漏极120中未接触互连106的源极/漏极120，并且充当铁电存储单元100的位线。能够理解，在此公开的铁电存储单元不限于图1所示示例，并且可以包括以任何合适配置的任何平面铁电存储单元或3D铁电存储单元。
图2A示出了根据本发明一些实施例的示例性铁电存储单元的电路图。铁电存储单元可以是1T-1C铁电存储单元、比如图1中的铁电存储单元100。晶体管T的栅极电连接到字线(WL)。在一些实施例中，晶体管T的源极电连接到位线(BL)，并且晶体管T的漏极电连接到电容器C的一个电极。在一些实施例中，晶体管T的漏极电连接到BL，并且晶体管T的源极电连接到电容器C的一个电极。电容器C的另一电极电连接到板线(PL)，所述板线(PL)可以在电容器C的两端施加电压VC，这如图2A所示。“CBL”表示位线的总寄生电容。
图2B示出了根据本发明一些实施例的图2A中铁电存储单元的示例性读取操作的时序图。由正WL信号选择的铁电存储单元的读操作在图2A中包括两个步骤。在第一步骤，PL信号为正，并且铁电存储单元中的数据(例如存储在电容器C中的电荷)通过BL电压被感测到。由于铁电存储器的读操作是“破坏性读取”——其改变了所访问的存储位置的内容并且需要立即将该内容重写回相同的存储位置以便保存它们——，因此在第二步骤，PL信号保持为高的以用于写入“0”，然后变为负的以用于写入“1”，并且将所感测的数据写回到铁电存储单元。
关于铁电存储单元的写操作，在一个示例中，其还包括两个步骤：在第一步骤，从多个铁电存储单元(例如它们处于相同页中)中同时感测多条数据；在第二步骤，将新数据写入到目标铁电存储单元，并且同时将其它条原始数据写回到相同页中的其它铁电存储单元。在另一示例中，可以利用附加的解码电路来解除第一步骤，使得新数据可以写入到目标铁电存储单元而无需在先的感测步骤。
如上所述，正常的铁电存储器读操作需要感测和写回步骤二者。在性能方面，两个步骤由于信号控制而消耗相似的时间量。因此，铁电存储器性能在理论上应当与可比较的DRAM的性能相同(例如二者都具有1T-1C配置)。
根据本发明的各个实施例提供了一种存储器，并且在此公开了其用于读取存储单元中的数据的校准和操作方法。在一些实施例中，存储器是铁电存储器并且存储单元是铁电存储单元。该存储器包括电荷共享电路，所述电荷共享电路通过多个晶体管的多个栅极端子耦合到所述多个晶体管。所述多个晶体管中的每个都对应于存储单元之一。为了读取存储单元中的数据而对常规存储器的操作需要等待一定时间段，直到多个晶体管达到稳定状态(例如，当多个晶体管在稳定状态下运行时，由多个晶体管共享的栅极电压达到相应的电压)。这样的时间段也可以称为稳定时间(settling time)。当在存储器中存在大量存储单元时，稳定时间可能是非常长的。因此，由于FRAM单元电流(或转换速率)的量级很小，所以参考电压的稳定时间较长，使得存储器的读取存储单元中的数据的速度似乎非常慢。通过将电荷从电荷共享电路提供给多个晶体管的多个栅极端子，稳定时间(具体而言为参考电压稳定时间)可以被极大地降低。因此，读取存储单元中的数据的速度可以被急剧地改善。多个存储单元中的每个都可以具有任何合适数目的晶体管和电容器。在一些实施例中，在此公开的多个存储单元中的每个都可以是1T-1C单元，其可以具有比iT-jC单元(i和j二者都是整数且大于1)小得多的管芯尺寸，所述iT-jC单元包括但不限于在工业中广泛使用的2T-2C单元。因此，与其它存储器架构相比，包括1T-1C单元的存储器允许更高的存储单元集成密度。另外，参照使用电荷共享电路的存储器公开了校准和操作方法。校准方法可以被用于校准存储器，其方式是，补偿由存储器中的一个或多个部件所导致的失配和偏移，由此改善存储器的可靠性。操作方法——其可以基于从校准方法中获得的数据——允许存储器在读取存储单元中的数据的速度和精确性方面具有更高的性能。
图3示出了根据本发明一些实施例的示例性存储器300的电路图。在一些实施例中，存储器300是铁电存储器。在一些实施例中，存储器300是铁电随机存取存储器(FeRAM或FRAM)。
存储器300包括字线325(由WL表示)、板线(由PL表示)、以及(M+2)个位线3451,2,…,M,M+1,M+2(由BL1,2,…,M,r0,r1表示)。M是正整数。在一些实施例中，M可以是任何正整数。在一些实施例中，位线BLr0345M+1和BLr1 345M+2也称为第一参考位线和第二参考位线。
如图3所示，存储器300包括多个存储单元3011,2,…,M，它们由D1,2,…,M表示。在一些实施例中，多个存储单元3011,2,…,M是多个铁电存储单元。在一些实施例中，多个存储单元3011,2,…,M是多个1T-1C单元。在一些实施例中，多个存储单元3011,2,…,M中的每个都是铁电存储单元100。
在一些实施例中，多个存储单元3011,2,…,M中的每个都存储一位，该位是位0或者位1。多个存储单元3011,2,…,M中的每个都电连接到WL 325、PL 335以及M个位线BL1,2,…,M3451,2,…M之一。
如图3所示，存储器300还包括第一参考存储单元402和第二参考存储单元404。在一些实施例中，第一参考存储单元402和第二参考存储单元404与多个存储单元3011,2,…,M相同或基本相似。在一些实施例中，第一参考存储单元402和第二参考存储单元404是铁电存储单元。在一些实施例中，第一参考存储单元402存储位1，而第二参考存储单元404存储位0。第一参考存储单元402电连接到第一参考位线BLr0345M+1、字线WL 325和板线PL 335。第二参考存储单元404电连接到第二参考位线BLr1 345M+2、字线WL 325和板线PL 335。在一些实施例中，第一参考位线BLr0 345M+1和第二参考位线BLr1 345M+2被设计为与图3中的BL1,2,…,M相同或基本相似。
尽管图3示出了存储器300中所包括的仅仅一个字线(即WL 325)和仅仅一个板线(即PL 335)，但是存储器300中所包括的WL 325和PL 335的数目是非限制性的。例如，存储器300可以包括N个WL 325和N个PL 335，其中N是正整数。因此，存储器300可以包括N*M个存储单元3011,2,…,M、N个第一参考存储单元402和N个第二参考存储单元404。N*M个存储单元中的每个都电连接到M个位线BL1,2…,M 3011,2,…,M之一、WL 325之一以及PL 335之一。N个第一参考存储单元402中的每个都电连接到BLr0 345M+1、N个WL 325之一、以及N个PL 335之一。N个第二参考存储单元404中的每个都电连接到BLr1 345M+2、N个WL 325之一、以及N个PL 335之一。在一些实施例中，N可以是任何正整数。
存储器300还包括WL驱动器320、PL驱动器330以及BL驱动器340。WL驱动器320被配置为生成字线信号并且将字线信号施加到WL 325，以选择电连接到WL 325的存储单元3011,2,…,M。PL驱动器330被配置为生成板线信号并且根据板线时序(即板线编码)将板线信号施加到PL335。板线信号可以通过PL 335来施加以使存储单元3011,2,…,M极化。BL驱动器340被配置为生成位线信号并且根据相应的位线时序(即相应的位线编码)将位线信号施加到BL1,2,…,M 3451,2,…,M的每个位线，以在写操作期间将数据的有效状态写入到相应存储单元3011,2,…,M中。在一些实施例中，每个位线信号是在0V与供电电压Vdd(>0)之间的模拟电压信号。在读操作期间，每个位线信号可以通过经由BL1,2,…,M中的相应位线感测存储在相应存储单元3011,2,…,M中的数据来获得。
在一些实施例中，存储器300还包括协调电路370，所述协调电路370电连接到WL驱动器320、PL驱动器330和BL驱动器340。协调电路370被配置为协调WL驱动器320、PL驱动器330和BL驱动器340以在读操作期间驱动多个存储单元3011,2,…,M、第一参考存储单元402、以及第二参考存储单元404。在一些实施例中，协调电路370还电连接到电荷共享电路360，并且被配置为将一组值应用于一个或多个参数，所述一个或多个参数对应于电荷共享电路360的一个或多个部件。电荷共享电路360还被配置为将总量由Q表示的电荷提供给多个晶体管3051,2,…,M的多个栅极端子。如图3所示，提供给第一晶体管3051、第二晶体管3052...和第M个晶体管305M的电荷的量分别是Q1、Q2、...和QM。在一些实施例中，Q＝Q1+Q2+…+QM。关于电荷共享电路360的更多细节将予以进一步讨论。
存储器300还包括多个电压到电流转换器3031,2,…,M，它们由图3所示的VI 1,2,…,M来表示。多个电压到电流转换器3031,2,…,M中的每个都电连接到BL1,2,…,M 3451,2,…,M中的相应位线。在一些实施例中，多个电压到电流转换器3031,2,…,M中的每个都被配置为将数据的电压、即通过BL3451,2,…,M中的相应位线从相应存储单元3011,2,…,M感测的位线信号转换成由I1,2,…,M表示的电流。如图3所示，电流I1,2,…,M具有朝向电压到电流转换器3031,2,…,M的方向。在一些实施例中，电流I1,2,…,M的方向可以被反转。
存储器300还包括多个晶体管3051,2,…,M、多个电流比较器电路3071,2,…,M、参考电路350以及电荷共享电路360。多个晶体管3051,2,…,M中的每个都包括由G1,2,…,M表示的栅极端子、由D1,2,…,M表示的漏极端子、以及由S1,2,…,M表示的源极端子。如所示那样，源极端子S1,2,…,M被接地。栅极端子G1,2,…,M彼此电连接。栅极端子G1,2,…,M还连接到参考电路350和电荷共享电路360。漏极端子D1,2,…,M连接到电流比较器电路3071,2,…,M。多个晶体管3051,2,…,M被配置为与参考电路350一起生成由IREF1,2,…,M表示的多个参考电流。多个晶体管3051,2,…,M还被配置为输出多个参考电流IREF1,2,…,M。如所示那样，多个参考电流IREF1,2,…,M具有朝向多个晶体管3051,2,…,M的方向。在一些实施例中，多个参考电流IREF1,2,…,M的方向可以朝向多个电流比较器电路3071,2,…,M。
所述多个电流比较器电路3071,2,…,M耦合到所述多个电压到电流转换器3031,2,…,M和所述多个晶体管3051,2,…,M。多个电流比较器电路3071,2,…,M中的每个都被配置为基于相应电流I1,2,…,M和相应参考电流IREF1,2,…,M提供相应输出数据O1,2,…M。在一些实施例中，当相应电流小于相应参考电流时，相应输出数据是一位1，而当相应电流大于或等于相应参考电流时，相应输出数据是一位0。在一些实施例中，当相应电流小于相应参考电流时，相应输出数据是一位0，而当相应电流大于或等于相应参考电流时，相应输出数据是一位1。在一些实施例中，多个电流比较器电路3071,2,…,M是多个感测放大器。在一些实施例中，多个电流比较器电路3071,2,…,M中的每个都包括感测放大器。
在一些实施例中，多个位线BL1,2,…,M 3451,2,…,M、第一参考位线BLr0345M+1和第二参考位线BLr1 345M+2被设计为彼此相同或基本相似。在一些实施例中，多个存储单元3011,2,…,M、第一参考存储单元402和第二参考存储单元404被设计为彼此相同或基本相似。在一些实施例中，多个电压到电流转换器3031,2,…,M被设计为彼此相同或基本相似。在一些实施例中，多个电流比较器电路3071,2,…,M被设计为彼此相同或基本相似。
图4示出了根据本发明一些实施例的参考电路350的电路图。参考电路350包括第一电压到电流转换器460和第二电压到电流转换器470。在一些实施例中，第一电压到电流460和第二电压到电流转换器470被设计为与电压到电流转换器3031,2,…,M相同或基本相似。第一电压到电流转换器460被配置为将通过BLr0 345M+1从第一参考存储单元402感测的由V+表示的第一电压450转换成由I+表示的第一电流410。第二电压到电流转换器470被配置为将通过BLr1 345M+2从第二参考存储单元404感测的数据的由V-表示的第二电压407转换成由I-表示的第二电流415。第一电流410和第二电流415的组合电流由IR＝I++I-来表示。
参考电路350还包括第一晶体管430和第二晶体管440。第一晶体管430的由D+表示的漏极端子耦合到第二晶体管440的由D+表示的漏极端子。第一晶体管430的由S+表示的源极端子和第二晶体管440的由S-表示的源极端子都接地。第一晶体管430的由G+表示的栅极端子和第二晶体管440的由G-表示栅极端子彼此电连接并且电连接到第一晶体管430和第二晶体管440的漏极端子D+和D-，所述漏极端子D+和D-还与图3中的多个晶体管3051,2,…,M连接。由多个晶体管3051,2,…,M提供的多个参考电流IREF1,2,…,M是组合电流420的一半。也就是说，IREF1,2,…,M＝0.5*(I++I-)。
图5示出了根据本发明一些实施例的电荷共享电路360的电路图。如图5所示，电荷共享电路360耦合到协调电路370。电荷共享电路360还通过多个晶体管3051,2,…,M的多个栅极端子耦合到多个晶体管3051,2,…,M。如上所述，协调电路370被配置为将一组值应用于电荷共享电路360的一个或多个部件的一个或多个参数。电荷共享电路360的一个或多个部件包括可编程电源510、第一开关520、电容器540以及第二开关530，它们全部都耦合到协调电路370。可编程电源510被配置为在第一开关520被开启并且第二开关530被关闭时将电荷提供给电容器540。在一些实施例中，可编程电源510是可调谐电压源。因此，从可编程电源510到电容器540的由Q表示的电荷量等于电容器540的由Cx表示的电容与由可编程电源510输出的由V表示的电压的乘积。随后，当第一开关520被关闭并且第二开关530被开启时，电容器540上的电荷Q的一部分或全部被提供给多个晶体管3051,2,…,M的多个栅极端子(或者在这些栅极端子间共享)。在一些实施例中，第一开关520和第二开关530未被同时开启。换言之，当第一开关520被开启时，第二开关530被关闭。当第二开关530被开启时，第一开关520被关闭。
电荷共享电路360的一个或多个部件的一个或多个参数包括：由可编程电源510输出的电压V的幅度、电容器540的电容Cx、开启第一开关520并且关闭第二开关530的第一时间、开启第一开关520并且关闭第二开关530的第一时间段、开启第二开关530并且关闭第一开关520的第二时间、以及开启第二开关530并且关闭第一开关520的第二时间段。
在一些实施例中，第一开关520和第二开关530是金属氧化物半导体场效应晶体管(MOSFET)。在一些实施例中，第一开关520和第二开关530是N型MOSFET(MOSFET晶体管)。如图5所示，协调电路370通过第一开关520的由GA表示的栅极端子耦合到第一开关520。协调电路370通过第二开关530的由GB表示的栅极端子耦合到第二开关530。第一开关520通过第一开关510的由DA表示的漏极端子耦合到可编程电源510。第一开关520通过第一开关520的由SA表示的源极端子耦合到电容器540。第二开关530通过第二开关530的由SB表示的源极端子耦合到第一开关520和电容器540。第二开关通过第二开关530的由DB表示的漏极端子耦合到多个晶体管3051,2,…,M的多个栅极端子。在一些实施例中，协调电路370被配置为调整由可编程电源510输出的电压的幅度。在一些实施例中，协调电路370被配置为将由Sdn表示的第一控制信号施加到第一开关520并且将由Sd表示的第二控制信号施加到第二开关530。
在一些实施例中，协调电路370被配置为通过将具有供电电压Vdd的第一控制信号Sdn施加到第一开关520的栅极端子GA并且将具有0V的第二控制信号Sd施加到第二开关530的栅极端子GB来开启第一开关520并关闭第二开关530。协调电路370被配置为通过在第一时间将具有供电电压Vdd的第一控制信号Sdn施加到第一开关520的栅极端子GA并且将具有0V的第二控制信号Sd施加到第二开关530的栅极端子GB来在第一时间开启第一开关520并关闭第二开关530。协调电路370被配置为通过在第一时间之后的第一时间段内将具有供电电压Vdd的第一控制信号Sdn施加到第一开关520的栅极端子GA并且将具有0V的第二控制信号Sd施加到第二开关530的栅极端子GB来在第一时间段内开启第一开关520并关闭第二开关530。协调电路370被配置为例如通过调整电容器540的两个电极之间的距离来调整电容器540的电容Cx。
在一些实施例中，协调电路370被配置为通过将具有供电电压Vdd的第二控制信号Sd施加到第二开关530的栅极端子GB并且将具有0V的第一控制信号Sdn施加到第一开关520的栅极端子GA来开启第二开关530并关闭第一开关520。协调电路370被配置为通过在第二时间将具有供电电压Vdd的第二控制信号Sd施加到第二开关530的栅极端子GB并且将具有0V的第一控制信号Sdn施加到第一开关520的栅极端子GA来在第二时间开启第二开关530并关闭第一开关520。协调电路370被配置为通过在第二时间之后的第二时间段内将具有供电电压Vdd的第二控制信号Sd施加到第二开关530的栅极端子GB并且将具有0V的第一控制信号Sdn施加到第一开关520的栅极端子GA来在第二时间段内开启第二开关530并关闭第一开关520。
图6是根据本发明一些实施例的用于在操作存储器以读取存储单元中的数据以前校准存储器的示例性方法600的流程图。如上所述，图3中的参考存储单元402和404应当彼此相同或基本相似。然而，由于包括制造工艺缺陷在内的各种原因，参考存储单元402和404之间的失配是可能的。另外，类似的失配可能发生在：多个位线BL1,2,…,M 3451,2,…,M、第一参考位线BLr0 345M+1、以及第二参考位线BLr1 345M+2之间；多个单元之间，所述单元包括多个存储单元D1,2,…,M 3011,2,…,M、第一参考存储单元402和第二参考存储单元404；多个电压到电流转换器3031,2,…,M之间；多个电流比较器电路3071,2,…,M之间；多个晶体管3051,2,…,M之间；以及第一电压到电流转换器460与第二电压到电流转换器470之间。这可能不利地影响图3中的输出数据O1,2,…,M的精确性和可靠性。方法600可以被实现以解决该问题。存储器的示例包括图3中的存储器300。能够理解，方法600中所示的操作不是穷尽的，而是其它操作也可以在所示操作之前、之后或之间执行。另外，所述操作中的一些可以同时执行或者以与图6中所示不同的顺序执行。
参考图6，方法600始于操作610，在操作610，感测来自多个存储单元的第一数据。第一数据中的每个都对应于第一位。在一些实施例中，第一位是位1。在一些实施例中，第一位是位0。在一些实施例中，多个存储单元是多个存储单元3011,2,…,M。在一些实施例中，多个存储单元是多个铁电存储单元。在一些实施例中，第一数据由BL驱动器340通过多个位线BL1,2,…,M 3451,2,…,M来感测。在一些实施例中，在操作610被执行以前，第一位存储在多个存储单元中的每个中。
方法600进行到操作620，这如图6所示，在操作620，获得从第一数据的电压转换的第一电流的测量值。在一些实施例中，第一数据的电压由多个电压到电流转换器、例如电压到电流转换器3031,2,…,M转换成第一电流。第一电流的测量值可以由I1,1、I2,1、…、和IM,1来表示。在一些实施例中，第一电流的测量由多个电流计来执行。
方法600进行到操作630，这如图6所示，在操作630，感测来自多个存储单元的第二数据。第二数据中的每个都对应于与第一位不同的第二位。在一些实施例中，当第一位是位1时，第二位是位0。当第一位是位0时，第二位是位1。在一些实施例中，多个存储单元是多个存储单元3011,2,…,M。例如，第二数据由BL驱动器340通过多个位线3451,2,…,M BL1,2,…,M来感测。在一些实施例中，在操作620完成以后并且在执行操作630以前，第二位被存储在多个存储单元中的每个中(并且代替第一位)。
方法600进行到操作640，这如图6所示，在操作640，获得从第二数据的电压转换的第二电流的测量值。在一些实施例中，第二数据的电压由多个电压到电流转换器、例如电压到电流转换器3031,2,…,M转换成第二电流。第二电流的测量值可以由I1,2、I2,2、…、和IM,2来表示。在一些实施例中，第二电流的测量由多个电流计来执行。
方法600进行到操作650，这如图6所示，在操作650，与电荷共享电路的一个或多个部件相对应的一个或多个参数被调整，直到由多个晶体管提供的多个参考电流中的每个都处于标称值的预定范围以内，所述标称值是基于第一电流的测量值和第二电流的测量值确定的。在一些实施例中，电荷共享电路的一个或多个部件选自包括下列各项的组：可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；以及第二开关，其耦合到第一开关、电容器以及多个晶体管的多个栅极端子。在一些实施例中，与电荷共享电路的一个或多个部件相对应的一个或多个参数选自包括下列各项的组：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；以及开启第二开关并且关闭第一开关的第二时间段。在一些实施例中，第一开关和第二开关二者都是NMOS晶体管。
在一些实施例中，由可编程电源510输出的电压的幅度被调整，直到由所述多个晶体管3051,2,…,M提供的多个参考电流IREF1,2,…,M中的每个都处于标称值的预定范围以内。附加地或可替代地，开启第二开关530并且关闭第一开关520的第二时间段和/或电容器540的电容可以被调整，直到由多个晶体管3051,2,…,M提供的多个参考电流IREF1,2,…,M中的每个都处于标称值的预定范围以内。
在一些实施例中，标称值是通过如下方式确定的：将第一电流的测量值、例如I1,1、I2,1、…、IM,1以及第二电流的测量值、例如I1,2、I2,2、…、IM,2之和的一半除以多个存储单元内包含的存储单元的数目、例如M。
在一些实施例中，在操作650被执行以后，方法600完成。在一些实施例中，在操作650之后，方法600进行到操作660，在操作660，在确定多个参考电流中的每个都处于标称值的预定范围以内之后，获得多个晶体管的任何栅极端子处的电压的测量值。例如，由电压计来执行多个晶体管3051,2,…,M的任何栅极端子G1,2,…,M处的电压的测量。当多个晶体管运行在稳定状态时，操作650的电压测量值可以提示多个晶体管、例如晶体管3051,2,…,M的多个栅极端子、例如G1,2,…,M处的电压。
图7是根据本发明一些实施例的用于操作存储器以读取存储器中存储单元中的数据的示例性方法700的流程图。在一些实施例中，存储器是铁电存储器。在一些实施例中，存储单元是铁电存储单元。在一些实施例中，存储器是图3中的存储器300。能够理解，方法700中所示的操作不是穷尽的，而是其它操作也可以在所示操作之前、之后或之间执行。另外，所述操作中的一些可以同时执行或者以与图7中所示不同的顺序执行。
参考图7，方法700始于操作710，在操作710，将一组值施加于一个或多个参数，所述一个或多个参数对应于电荷共享电路的一个或多个部件。在一些实施例中，所述一个或多个部件包括：可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；和/或第二开关，其耦合到第一开关和电容器。在一些实施例中，所述一个或多个参数包括：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；和/或开启第二开关并且关闭第一开关的第二时间段。在一些实施例中，关于电荷共享电路的一个或多个部件的一个或多个参数的该组值在图6中的方法600的操作650被确定。在一些实施例中，操作710由协调电路、例如图3中的协调电路370来执行。在一些实施例中，电荷共享电路是电荷共享电路360。在一些实施例中，可编程电源是可编程电源510，第一开关是第一开关520，电容器是电容器540，第二开关是第二开关530，并且多个晶体管是多个晶体管3051,2,…,M。
方法700进行到操作720，在操作720，通过基于一个或多个参数开启第一开关并且关闭第二开关，从可编程电源将电荷提供给电容器。在一些实施例中，第一开关和第二开关二者都是NMOS晶体管。在一些实施例中，从可编程电源提供给电容器的电荷的量等于电容器的电容与由可编程电源输出的电压的幅度的乘积。
方法700进行到操作730，在操作730，通过基于一个或多个参数关闭第一开关并且开启第二开关，从电容将所述电荷的至少一部分提供给多个晶体管的多个栅极端子。这样做是为了由可编程电源输出的电压自发地在第一开关被关闭并且第二开关被开启的时刻被施加到晶体管的多个栅极端子。从电容器提供给多个晶体管的电荷的量取决于第二开关被关闭并且第一开关被开启所持续的时间段。如上所述，方法700中的操作730的第二时间段可以在方法600中在操作650确定。在一些实施例中，电容器是电容器540。在一些实施例中，多个晶体管的多个栅极端子是多个晶体管3051,2,…,M的多个栅极端子G1,2,…,M。在一些实施例中，第一开关是第一开关520。在一些实施例中，第二开关是第二开关530。
方法700进行到操作740，在操作740，在第一电荷的至少一部分被提供给多个晶体管的多个栅极端子之后，使用多个晶体管确定多个存储单元中的数据。在一些实施例中，多个存储单元是多个存储单元3011,2,…,M。在一些实施例中，多个晶体管是多个晶体管3051,2,…,M。在一些实施例中，操作740由电流比较器电路3071,2,…,M来执行。
图8是根据本发明一些实施例的用于操作存储器以读取存储器中存储单元中的数据的另一示例性方法800的流程图。在一些实施例中，存储器是铁电存储器。在一些实施例中，存储单元是铁电存储单元。在一些实施例中，存储器是图3中的存储器300。能够理解，方法800中所示的操作不是穷尽的，而是其它操作也可以在所示操作之前、之后或之间执行。另外，所述操作中的一些可以同时执行或者以与图8中所示不同的顺序执行。
参考图8，方法800始于操作810，在操作810，将第一组值施加于一个或多个第一参数，所述一个或多个第一参数对应于电荷共享电路的一个或多个部件。在一些实施例中，所述一个或多个部件包括：可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；和/或第二开关，其耦合到第一开关和电容器。在一些实施例中，所述一个或多个第一参数包括：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；和/或开启第二开关并且关闭第一开关的第二时间段。在一些实施例中，操作810由协调电路、例如协图3中的协调电路370来执行。在一些实施例中，电荷共享电路是电荷共享电路360。在一些实施例中，与电荷共享电路的一个或多个部件相对应的第一组值可以是任何合适的值。在一些实施例中，由可编程电源输出的电压的幅度等于或约为在图6中的方法600中的操作660获得的电压的测量值。在一些实施例中，第一开关和第二开关二者都是NMOS晶体管。在一些实施例中，电荷共享电路是电荷共享电路360。在一些实施例中，可编程电源是可编程电源510，第一开关是第一开关520，电容器是电容器540，第二开关是第二开关530，并且多个晶体管是多个晶体管3051,2,…,M。
方法800进行到操作820，在操作820，通过基于一个或多个第一参数开启第一开关并且关闭第二开关，从可编程电源将第一电荷提供给电容器。在一些实施例中，从可编程电源提供给电容器的第一电荷的量等于电容器的电容与由可编程电源根据第一组值输出的电压的幅度的乘积。
方法800进行到操作830，在操作830，通过基于一个或多个第一参数关闭第一开关并且开启第二开关，从电容将第一电荷的至少一部分提供给多个晶体管的多个栅极端子。这样做是为了由可编程电源输出的电压自发地在第一开关被关闭并且第二开关被开启的时刻被施加到晶体管的多个栅极端子。通过这样做，存储器为了达到稳定状态所需的稳定时间(具体而言，多个晶体管为了达到稳定状态所需的稳定时间)被显著降低。因此，存储器读取存储单元中的数据的速度看上去被极大增加。在一些实施例中，多个晶体管的多个栅极端子是多个晶体管3051,2,…,M的多个栅极端子G1,2,…,M。在一些实施例中，第一开关是第一开关520。
参考图8，方法800始于操作840，在操作840，在多个晶体管达到稳定状态时将第二组值施加于一个或多个第二参数，所述一个或多个第二参数对应于电荷共享电路的一个或多个部件。在一些实施例中，所述一个或多个部件包括：可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；和/或第二开关，其耦合到第一开关和电容器。在一些实施例中，所述一个或多个第二参数包括：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；和/或开启第二开关并且关闭第一开关的第二时间段。在一些实施例中，关于电荷共享电路的一个或多个部件的一个或多个第二参数的第二组值在图6中的方法600的操作650被确定。在一些实施例中，操作840由协调电路、例如图3中的协调电路370来执行。在一些实施例中，电荷共享电路是电荷共享电路360。在一些实施例中，一个或多个第二参数是一个或多个第一参数。在一些实施例中，电荷共享电路是电荷共享电路360。在一些实施例中，可编程电源是可编程电源510，第一开关是第一开关520，电容器是电容器540，第二开关是第二开关530，并且多个晶体管是多个晶体管3051,2,…,M。
方法800进行到操作850，在操作850，通过基于一个或多个第二参数开启第一开关并且关闭第二开关，从可编程电源将第二电荷提供给电容器。在一些实施例中，从可编程电源提供给电容器的第二电荷的量等于电容器的电容与由可编程电源根据第二组值输出的电压的幅度的乘积。
方法800进行到操作860，在操作860，通过基于一个或多个第二参数关闭第一开关并且开启第二开关，从电容将所述第二电荷的至少一部分提供给多个晶体管的多个栅极端子。这样做是为了由可编程电源输出的电压自发地在第一开关被关闭并且第二开关被开启的时刻被施加到晶体管的多个栅极端子。通过这样做，存储器的各个部件之间的上述失配可以基于图6所述校准方法获得的第二组数据而被补偿。因此，存储器的可靠性可以被改善。在一些实施例中，电容器是电容器540。在一些实施例中，多个晶体管的多个栅极端子是多个晶体管3051,2,…,M的多个栅极端子G1,2,…,M。
方法800进行到操作870，在操作870，在第二电荷的至少一部分被提供给多个晶体管的多个栅极端子之后，使用多个晶体管确定多个存储单元中的数据。在一些实施例中，多个存储单元是多个存储单元3011,2,…,M。在一些实施例中，多个晶体管是多个晶体管3051,2,…,M。在一些实施例中，操作870由电流比较器电路3071,2,…,M来执行。
本发明通过借助功能模块来解释特定功能和特定关系，来实现对本发明中的实施案例的描述。为方便叙述，上述功能模块的界定是任意的。只要能实现所需的特定功能和特定关系，其它替代的界定也可被采用。
发明内容和摘要部分可能阐述了本发明的一个或多个实施方式，但并不包括发明人构思的所有示例性实施例，因此，不旨在以任何方式限定本发明和权利要求书的范围。
本发明的范围不受限于任一上述实施例，而应该依据权利要求书及其等同物来定义。

Claims (20)

1.一种装置，包括:
多个晶体管；以及
电荷共享电路，其通过所述多个晶体管的多个栅极端子耦合到所述多个晶体管，所述电荷共享电路包括：
可编程电源；
第一开关，其耦合到可编程电源；
电容器，其耦合到第一开关；以及
第二开关，其耦合到电容器、第一开关、以及所述多个晶体管的多个栅极端子；
其中所述可编程电源被配置为在第一开关被开启并且第二开关被关闭时将电荷提供给电容器；
其中所述电容器被配置为在第一开关被关闭并且第二开关被开启时将电荷的至少一部分提供给所述多个晶体管的多个栅极端子；以及
其中所述多个晶体管中的每个都被配置为在多个电流比较器中的相应电流比较器的输入端处生成参考电流。
2.根据权利要求1所述的装置，还包括协调电路，所述协调电路耦合到电荷共享电路，所述协调电路被配置为将一组值应用于一个或多个参数，所述一个或多个参数对应于电荷共享电路。
3.根据权利要求2所述的装置，其中与电荷共享电路相对应的一个或多个参数选自包括下列各项的组：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；以及开启第二开关并且关闭第一开关的第二时间段。
4.根据权利要求3所述的装置，还包括：
第一参考存储单元，其存储位1；
第二参考存储单元，其存储位0；以及
参考电路，其通过所述多个晶体管的栅极端子耦合到所述多个晶体管，通过第一参考位线耦合到第一参考存储单元，并且通过第二参考位线耦合到第二参考存储单元；
其中所述多个晶体管通过所述多个晶体管的多个源极端子接地，所述多个晶体管被配置为：
与参考电路一起生成多个参考电流；以及
提供所述多个参考电流。
5.根据权利要求4所述的装置，还包括：
多个存储单元，所述多个存储单元中的每个都存储位，所述位选自包括第一位和不同于第一位的第二位的组；
多个电压到电流转换器，其耦合到所述多个存储单元，所述多个电压到电流转换器被配置为将从所述多个存储单元中感测的数据的多个电压转换成多个电流；以及
多个电流比较器电路，其耦合到所述多个电压到电流转换器并且通过所述多个晶体管的多个漏极端子耦合到所述多个晶体管，所述多个电流比较器电路中的每个都被配置为基于由所述多个电压到电流转换器中的相应电压到电流转换器所提供的相应电流以及由所述多个晶体管中的相应晶体管提供的相应参考电流来输出相应输出数据。
6.根据权利要求5所述的装置，其中所述多个存储单元是多个铁电存储单元，其中所述多个电流比较器电路中的每个都包括感测放大器，并且其中当相应电流小于相应参考电流时，相应输出数据是位1，并且其中当相应电流大于或等于相应参考电流时，相应输出数据是位0。
7.一种方法，包括：
将第一组值施加到与电荷共享电路的一个或多个部件相对应的一个或多个第一参数，其中所述电荷共享电路包括:可编程电源；第一开关，其耦合到可编程电源；电容器，其耦合到第一开关；以及第二开关，其耦合到电容器、第一开关、以及多个晶体管的多个栅极端子；
通过基于所述一个或多个第一参数开启第一开关并且关闭第二开关，将第一电荷从可编程电源提供给电容器；
通过基于一个或多个第一参数关闭第一开关并且开启第二开关，将第一电荷的至少一部分从电容提供给所述多个晶体管的多个栅极端子；以及
在第一电荷的至少一部分被提供给所述多个晶体管的多个栅极端子之后，使用所述多个晶体管确定多个存储单元中的数据；
其中所述多个晶体管中的每个都被配置为在多个电流比较器中的相应电流比较器的输入端处生成参考电流。
8.根据权利要求7所述的方法，其中所述一个或多个第一参数选自包括下列各项的组：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；以及开启第二开关并且关闭第一开关的第二时间段。
9.根据权利要求8所述的方法，还包括：确定所述一个或多个参数的第一组值，所述一个或多个参数对应于电荷共享电路的一个或多个部件，确定第一组值包括：
感测来自所述多个存储单元的第一数据，第一数据中的每个都对应于第一位；
获得从第一数据的电压中转换的第一电流的测量值；
感测来自所述多个存储单元的第二数据，第二数据中的每个都对应于不同于第一位的第二位；
获得从第二数据的电压中转换的第二电流的测量值；以及
调整与电荷共享电路的一个或多个部件相对应的一个或多个参数的第一组值，直到由多个晶体管提供的多个参考电流中的每个都处于标称值的预定范围以内，所述标称值是基于第一电流的测量值和第二电流的测量值确定的。
10.根据权利要求9所述的方法，还包括：
通过如下方式确定标称值：将第一电流的测量值以及第二电流的测量值之和的一半除以多个存储单元内包含的存储单元的数目。
11.根据权利要求9所述的方法，其中第一开关和第二开关二者都是N型金属氧化物半导体场效应(NMOS)晶体管。
12.根据权利要求8所述的方法，还包括：
在所述多个晶体管达到稳定状态时将第二组值施加于一个或多个第二参数，所述一个或多个第二参数对应于电荷共享电路的一个或多个部件；
通过基于所述一个或多个第二参数开启第一开关并且关闭第二开关，将第二电荷从可编程电源提供给电容器；以及
通过基于一个或多个第二参数关闭第一开关并且开启第二开关，将第二电荷的至少一部分提供给所述多个晶体管的多个栅极端子。
13.根据权利要求12所述的方法，其中所述多个存储单元是多个铁电存储单元，其中所述一个或多个第二参数是所述一个或多个第一参数，并且其中在第二电荷的至少一部分被提供给所述多个晶体管的多个栅极端子之后，所述多个存储单元中的数据被确定。
14.一种铁电存储器，其包括：
多个存储单元，所述多个存储单元中的每个都存储位，所述位选自包括第一位和不同于第一位的第二位的组；
参考电路单元，其提供参考电流信号；
多个电流比较器单元，其中每个电流比较器单元的一个输入端与对应的所述多个存储单元中的一个连接，另一个输入端通过晶体管连接于参考电路单元，
电荷共享电路，其连接于每个与所述多个电流比较器单元输入端连接的晶体管的栅极，
所述晶体管被配置为依据参考电路单元和电荷共享电路的信号产生输入相应电流比较器的输入端的参考电流。
15.如权利要求14所述的铁电存储器，其特征在于：所述电荷共享电路包括：
可编程电源；
第一开关，其耦合到可编程电源；
电容器，其耦合到第一开关；以及
第二开关，其耦合到电容器、第一开关、以及多个晶体管的多个栅极端子；
其中所述可编程电源被配置为在第一开关被开启并且第二开关被关闭时将电荷提供给电容器；
其中所述电容器被配置为在第一开关被关闭并且第二开关被开启时将电荷的至少一部分提供给所述多个晶体管的多个栅极端子。
16.根据权利要求15所述的铁电存储器，还包括协调电路，所述协调电路耦合到电荷共享电路，所述协调电路被配置为将一组值应用于一个或多个参数，所述一个或多个参数对应于电荷共享电路。
17.根据权利要求16所述的铁电存储器，其中与电荷共享电路相对应的一个或多个参数选自包括下列各项的组：由可编程电源输出的电压的幅度；电容器的电容；开启第一开关并且关闭第二开关的第一时间；开启第一开关并且关闭第二开关的第一时间段；开启第二开关并且关闭第一开关的第二时间；以及开启第二开关并且关闭第一开关的第二时间段。
18.根据权利要求14所述的铁电存储器，其中所述参考电路单元包括：
第一参考存储单元，其存储位1；
第二参考存储单元，其存储位0；以及
参考电路，其通过多个晶体管的栅极端子耦合到所述多个晶体管，通过第一参考位线耦合到第一参考存储单元，并且通过第二参考位线耦合到第二参考存储单元；
其中所述多个晶体管通过所述多个晶体管的多个源极端子接地，所述多个晶体管被配置为：
与参考电路一起生成多个参考电流；以及
提供所述多个参考电流。
19.根据权利要求14所述的铁电存储器，其还包括：
多个电压到电流转换器，其耦合到所述多个存储单元，所述多个电压到电流转换器被配置为将从所述多个存储单元中感测的数据的多个电压转换成多个电流；以及
所述多个电流比较器单元，其耦合到所述多个电压到电流转换器并且通过多个晶体管的多个漏极端子耦合到所述多个晶体管，所述多个电流比较器单元中的每个都被配置为基于由所述多个电压到电流转换器中的相应电压到电流转换器所提供的相应电流以及由所述多个晶体管中的相应晶体管提供的相应参考电流来输出相应输出数据。
20.根据权利要求19所述的铁电存储器，其中所述多个存储单元是多个铁电存储单元，其中所述多个电流比较器单元中的每个都包括感测放大器，并且其中当相应电流小于相应参考电流时，相应输出数据是位1，并且其中当相应电流大于或等于相应参考电流时，相应输出数据是位0。
CN202010612403.7A 2020-04-13 2020-06-30 存储器及其用于读取存储单元中的数据的校准和操作方法 Active CN111833933B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/847629 2020-04-13
US16/847,629 US11133041B1 (en) 2020-04-13 2020-04-13 Memory and calibration and operation methods thereof for reading data in memory cells

Publications (2)

Publication Number Publication Date
CN111833933A CN111833933A (zh) 2020-10-27
CN111833933B true CN111833933B (zh) 2022-06-10

Family

ID=72899535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010612403.7A Active CN111833933B (zh) 2020-04-13 2020-06-30 存储器及其用于读取存储单元中的数据的校准和操作方法

Country Status (2)

Country Link
US (2) US11133041B1 (zh)
CN (1) CN111833933B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116935918A (zh) * 2022-03-31 2023-10-24 华为技术有限公司 一种铁电存储器的控制方法以及相关装置
CN115902465B (zh) * 2022-11-10 2024-02-20 中国原子能科学研究院 辐伏转换器件的参数确定方法、装置、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023438A (en) * 1997-11-18 2000-02-08 Kabushiki Kaisha Toshiba Semiconductor memory device for reading charges stored in capacitor in memory cell and data reading method thereof
CN101197186A (zh) * 2006-12-04 2008-06-11 精工爱普生株式会社 铁电存储装置及电子设备
CN104052283A (zh) * 2013-03-13 2014-09-17 Nxp股份有限公司 开关电流源电路和方法
CN110838309A (zh) * 2018-08-16 2020-02-25 意法半导体股份有限公司 用于读出放大器的浮置升压预充电方案

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572459A (en) * 1994-09-16 1996-11-05 Ramtron International Corporation Voltage reference for a ferroelectric 1T/1C based memory
US6392916B1 (en) * 1999-10-01 2002-05-21 Samsung Electronics Co., Ltd. Circuit for providing an adjustable reference voltage for long-life ferroelectric random access memory device
US6744663B2 (en) * 2002-06-28 2004-06-01 Motorola, Inc. Circuit and method for reading a toggle memory cell
US7205826B2 (en) * 2004-05-27 2007-04-17 Broadcom Corporation Precharged power-down biasing circuit
US7110311B2 (en) * 2004-06-15 2006-09-19 Atmel Corporation Sense amplifier for reduced sense delay in low power mode
TWI260643B (en) * 2005-12-30 2006-08-21 Ind Tech Res Inst Organic memory
KR20130090642A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 불휘발성 반도체 메모리 장치의 센스앰프 회로
JP5838353B2 (ja) * 2013-03-18 2016-01-06 パナソニックＩｐマネジメント株式会社 抵抗変化素子の評価方法、評価装置、検査装置、及び不揮発性記憶装置
US9202561B1 (en) * 2014-06-05 2015-12-01 Integrated Silicon Solution, Inc. Reference current generation in resistive memory device
EP3023854A1 (en) * 2014-11-20 2016-05-25 Dialog Semiconductor (UK) Ltd Fast start-up circuit for lower power current mirror
EP3023855A1 (en) * 2014-11-20 2016-05-25 Dialog Semiconductor (UK) Ltd Fast bias current startup with feedback
KR102476770B1 (ko) * 2016-04-08 2022-12-13 에스케이하이닉스 주식회사 전자 장치
KR102661817B1 (ko) * 2016-11-14 2024-05-02 삼성전자주식회사 불휘발성 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023438A (en) * 1997-11-18 2000-02-08 Kabushiki Kaisha Toshiba Semiconductor memory device for reading charges stored in capacitor in memory cell and data reading method thereof
CN101197186A (zh) * 2006-12-04 2008-06-11 精工爱普生株式会社 铁电存储装置及电子设备
CN104052283A (zh) * 2013-03-13 2014-09-17 Nxp股份有限公司 开关电流源电路和方法
CN110838309A (zh) * 2018-08-16 2020-02-25 意法半导体股份有限公司 用于读出放大器的浮置升压预充电方案

Also Published As

Publication number Publication date
CN111833933A (zh) 2020-10-27
US11676644B2 (en) 2023-06-13
US20210319815A1 (en) 2021-10-14
US20210398573A1 (en) 2021-12-23
US11133041B1 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
US6894916B2 (en) Memory array employing single three-terminal non-volatile storage elements
US7898838B2 (en) Resistive sense memory calibration for self-reference read method
US6744087B2 (en) Non-volatile memory using ferroelectric gate field-effect transistors
US8164130B2 (en) Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same
US11676644B2 (en) Memory and calibration and operation methods thereof for reading data in memory cells
US9336869B2 (en) Nonvoltile resistance memory and its operation thereof
US11387254B2 (en) Memory cell and methods thereof
US7053693B2 (en) Voltage generating circuit, voltage generating device and semiconductor device using the same, and driving method thereof
US11594271B2 (en) Memory cell driver, memory cell arrangement, and methods thereof
US20230041759A1 (en) Ferroelectric memory circuit and reading method thereof
JP2007110083A (ja) 金属−絶縁体転移膜の抵抗体を含む半導体メモリ素子
JP2006245280A (ja) 電界効果トランジスタ及びその動作方法
US6094369A (en) Ferroelectric nonvolatile memory element having capacitors of same dielectric constant and method thereof
CN113257300B (zh) 基于铁电电容的存储装置
CN114446348A (zh) 存储器单元布置及其方法
US9105351B2 (en) Semiconductor memory device including amplifier circuit
US6838718B2 (en) Ferroelectric capacitor and ferroelectric memory
US11081159B1 (en) Memory cell arrangement and methods thereof
JP4255520B2 (ja) 強誘電体記憶装置、記憶内容の読出方法、スタンバイ方法
JP2006237776A (ja) 強誘電体コンデンサラッチ回路
US7161202B2 (en) Semiconductor memory device and method of reading data
US20080037335A1 (en) Semiconductor memory device
US10910072B1 (en) Accurate self-calibrated negative to positive voltage conversion circuit and method
US20220374202A1 (en) Multiply operation circuit, multiply and accumulate circuit, and methods thereof
US20210181777A1 (en) Voltage generation system and method for negative and positive voltage driven systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230512

Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Patentee after: Wuxi Shunming Storage Technology Co.,Ltd.

Address before: No.502, Jinbo block, Dongzhuang Power Electronic Science and Technology Park, No.8, Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214135

Patentee before: Wuxi paibyte Technology Co.,Ltd.

TR01 Transfer of patent right