TW464976B - Improved techniques for etching with a photoresist mask - Google Patents

Improved techniques for etching with a photoresist mask Download PDF

Info

Publication number
TW464976B
TW464976B TW087120862A TW87120862A TW464976B TW 464976 B TW464976 B TW 464976B TW 087120862 A TW087120862 A TW 087120862A TW 87120862 A TW87120862 A TW 87120862A TW 464976 B TW464976 B TW 464976B
Authority
TW
Taiwan
Prior art keywords
layer
photoresist
plasma
photoresist mask
etching
Prior art date
Application number
TW087120862A
Other languages
English (en)
Inventor
Barbara Haselden
John Lee
Chau Arima
Eddie Chiu
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Application granted granted Critical
Publication of TW464976B publication Critical patent/TW464976B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

464976 Α7 Β7 五、發明説明（1 ) 發明背景 (請先閲讀背面之注意事項再填寫本頁) 本發明係有關以半導體爲基的裝置之製造。更特定言 之，本發明係有關在製造中改良光阻掩膜底下諸層的蝕刻 之技術。 .於以半導體爲基的裝置，亦即採用半導體材料的電子 裝置，之製造中，可能在基材上沈積各種層且予以選擇性 地蝕刻以形成所欲裝置。要選擇性蝕刻一所予層時，典型 地係採用…光阻掩膜。 經濟部智慧財產局員工消費合作社印製 爲幫助討論，圖1閫示出範例性層堆1 0.0 ，其包括 配置在··.·基材1 0 2上的衷多層。基材1 0 2可呈例如’ 晶圓或玻璃板之形式，由此製造積體電路或平板顯示器。 圖1所示範例層堆包括一配置在基材1 0 2上面的氧化物 (S丨0 2 )層1 〇 4。該氧化物層1 0 4典型地係用適當 的氧化物形成方法例如熱氧化（如濕式或乾式氧化）而形 成的。另外也顯示出配置在氧化物層1 0 4上方的-·氮化 物（S N v例如S i 3 N ,,)層1 0 6且其典型地係用適 當的氮化物形成法例如低壓化學蒸氣沈積（L P C V D ) 予以形成的。層堆1 〇 0可用來形成，例如 '積體電路的 活性部位。 爲了幫助氮化物層1 0 6的選擇性蝕刻，首先經由， 例如，旋轉塗上法（S p i η - ◦ η p 1· 〇 c e s s )沈積一光阻層 1 〇 8。之後，採用傳統的影印石版術程序將光阻層 1 0 8造圖形成一掩膜（mask.)以幫助在氮化物層1 〇 6 中的選擇區之蝕刻。舉例而言，一種彼等技術包括將光阻 本紙張尺度逋用中國國家榡準（CNS ) Μ規格（210X 297公釐} _ 4 4 6 4 9 7 - A7 -_ B7 ___ 五、發明説明b ) ^ _1_ 〇 8暴露於一接觸式或階式（s t e p p e r )在版印刷術系 統中f將光阻層1 Ο 8造圖並將光阻材料顯像形成一掩膜 •W纪助隨後的蝕刻。圖2繪出所形成的光阻掩膜。其後將 光阻掩膜底下層上未被光阻掩膜保護住的部位（如，氮化 胳1 〇 6的部位2 0 2和2 0 4 )蝕刻掉，留下所欲特徵 (features) 隨著電子裝置所具密度的增加，蝕刻過程的準確度變 得更具關鍵性。這是因爲在裝置密切地封裝在一起時，蝕 刻輪廓必須小心地控制以防止，例如於毗鄰特.徵之間發生 無意.的短路情形。當裝置尺寸達到次微米範園，如 ◦，2 5微米更小者，經觀察到傳統光阻掩膜有時候會引 起隨後蝕刻程序中發生困難。 經濟部智总財產局8工消費合作社印製 I- - I -El ί In I >TH » i— - - ^^^1 ^^^1 In - - m·、一OJ (請先閱讀背面之注意事項再填寫本頁) 爲了有助於在採用先前技藝光阻掩膜於未經修飾下即 蝕刻光阻層下面層（如氮化物層1 〇 6 )時所遭遇的問題 討論，乃以111 3闡示出圖2所示氮化物層1 0 6在飽刻 後的一部份。於圖3中，顯示出一光阻層特徵1 0 8 ( a )’其代表例如圖2所示諸光阻層特徵中之一者。此外也 顯示出一氮化物特徵1 〇 6 ( a )，代表氮化物層蝕刻步 驟後殘留的氮化物材料。 如圖3所示者，光阻層特徵1 0 8 ( a )展現出一漸 尖輪廓，亦即1¾垂直光阻層側壁與基材平面所形成的角度 小於直角。該可能因爲將光阻層1 0 8及/或隨後氮化物 層蝕刻所含各向同性成分予以造圖所用的影印石版印刷步 驟所致光阻層特徴之漸尖輪廓會隨著氮化物蝕刻的進展而 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X29?公釐"j ~ ^0 497 6 A7 B7 五 向 a 的 特 以 ) 時 次 發明説明6 ) 或 的 經濟部智楚財產局員工消費合作社印製 係 成 ! 化 下穿過氮化物層而擴展。因此，氮化物層特徵1 〇 6 ( )也具柯一漸尖輪廓，在該氮化物特徵底部（1 2 2 ) 尺寸比其頂部（1 2 4 )略爲寬些。 該氮化物特徵1 0 6 ( a )所具漸尖輪廓代表經蝕刻 徵所具輪廓之相當不货的控制。輪廓控制的缺乏使得難 +ίΐ制所得Μ化物層特徵的臨界尺寸（C1. i t i c a 1 d i m e η s i ο η (CD)。若輪廓控制及/或C D控制的缺乏特別嚴重 ’所得蝕刻特徵可能不適用來製造現代的高密度（如1 微米或更低者）裝置。 . 經提出者，該蝕刻輪廓可經由增加氮化物蝕刻所含離 撞擊，或物理蝕刻成分予以改良。於一平行板電漿系統 ’增加離子撞擊可能伴隨著，例如，增加R F功率調定 減低蝕刻壓，減小電漿處理室所含平行板之間的間隙（ 上述之任何組合）u雖然增加離子撞擊可能導致更垂直 蝕刻側壁，不過彼種措施也具有缺點。 舉例而S，離子撞擊係一種物理程序，其於不同厨間 不特別具選擇性。因此，其傾向於無區別地蝕刻所有層 包括不需蝕刻的層。再者，要精確地控制離子撞擊程序 相當困難者。因而，增加蝕刻層的離子撞擊成分可能促 對其它層及/或基材的其它特徵產生無意的傷害。例如 參看圖4 ·增加離子撞擊成分可能不當地造成對底下氧 物層104 (於區域402中）及/或基材102 (於 域4 4中）之損害。 基於前述，有需要一種在以半導體爲基的裝置之製造 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐）_ 6 請 先 閱 背 之 注 意 事 項 再 填 寫 本 頁 訂
6 Λ 91 S A7 B7 五、發明説明6 ) 改R光阻層下而諸層的蝕刻之技術 發明槪述 本發明於·實施例中係有關蝕刻光阻層下而層之方法 。該方法包括準確一·基材，其上面具有一光阻層下面層及 覆蓋該光阻層下面層的光阻掩膜。該方法更包括使用一以 氯爲主的電漿在一電漿處理室內處理該光阻掩膜。該處埋 係經型控以蝕刻至少一部份該光阻掩膜及將鈍化聚合物沈 積在該光阻掩膜的垂直側壁上。該方法更包括在該處理後 使用該光阻掩膜在後續蝕刻程序中蝕刻該光阻層下面層。 於另一實施例中，本發明係有關在配置於一基材上面 的光阻 下而層 基材， 處理室 處理室 電漿以 其亦包 層下面層之飩刻中改良輪廓控制之方法。該光阻層 係配置在一光阻掩膜的下方。該方法包括包括將該 包括該光阻層下面層與該光阻掩膜，定位在一電漿 內。其亦包括將一含氯蝕刻劑來源氣體流到該電漿 讀 先 閱 背 面 I 事 項 填 寫 本 頁 訂 經濟·部智慧財產局員工消赀合作社印製 內。此外，也包括從該含氯蝕刻劑來源 在該電漿處理室內形成一以氯爲主的電 括使用以氯爲主的電漿在該電漿處理室 阻掩膜。該光阻層的處理係經型控（c ο η Π g u r e d 少一部份的光阻掩膜且將鈍化聚合物沈積在光 直側壁上而不蝕刻穿過光阻層下面層。 氣體點燃一 漿。抖者， 內處理該光 )以蝕刻至 阻掩膜的垂 於又另一實施例中，本發明係有關一種在配置於一矽 基材上的氮化物層之蝕刻中改良輪廓控制之方法。該氮化 物層係配置在-光阻掩膜的下方。該方法包括將該基材’ 本紙張尺度適用中國國家標準（CNS ) Λ4現格{ 210X 297公釐） 〇4976 A7 ---—-- B7 五、發明説明每) —'~； =括該氮化物層與該光阻議，定位在—電漿處理室內。 、外^ & H氯_刻劑來源氣體流到該㈣處理室內 ^ 也包佔彳皮狀含fe的蝕刻劑來源氣體引燃.電漿以 4編Si M H形成..—以氯爲主的電獎。此外更包括用 ":以a爲主的電漿在該電漿處理室內處理該光阻掩膜。該 =|姐層的處㈣經型控以触刻至少—部份該光阻掩膜及將 ';化水U物沈積在R亥光阻掩膜的垂直側壁上而不蝕刻穿過 11亥炎ΐ化物_屑。 木發明的Λ&些與其它特徵要在下面的本發明詳細說明 中配合後面的附圖予以更詳細地說明。 簡略說明 本發明要在附圖的圖式中以範例方式而非限制方式予 以闕述’而於諸圖式中的相同指示數字係指示類似的元件 」丄H丨： _ 1所示爲一幫助討論用的範例層堆，包括配置在一 越材上的詰多層。 經濟部智恶財產局肖工消費合作社印製 圖2所示爲_ i層堆在使用先前技藝影印石版印刷法 造_後的結果，其中包括一光阻層。 圖3所示爲圖2中的氮化物層在氮化物蝕刻後的…部 份。. 圓4顯示出在增加氮化物蝕刻所含離子撞擊成分以期 達到改良的輪廊控制及/或臨界尺寸控制時對底下氧化物 Μ或厨下誣材造成的损害。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐）.8 - Α7 經濟部智慧財產局8工消費合作社印製 4 6 4 9 7 〇 Β7 五、發明説明€ ) _ 5繪出一範例平行板電漿處理系統1其代表適用於 本發明光阻屑電漿前處理程序之電漿處理系統。 圖6所示爲光阻掩膜用電漿根據本發明前處理後所得 - Μ 圖2屛堆。 委 __ 7所示爲在氮化物蝕刻步驟後的圖6層堆。 1 弋 圖8繪出，根據本發明-實例，在經型控以改R輪廓 | 控制及/或臨界尺寸控制的一範例光阻層電漿前處理程序 |
屮採用之諸步驟。 I 貝 主要元件對照表 1 0 0 層 堆 1 0 2 基 材 1 0 4 氧 化 物 暦 1 0 6 氮 化 物 層 1 0 6 ( ί Η ) 氮 化 物 層 特 徴 1 0 8 光 阻 層 - 光 阻 掩 膜 1 0 8 (； ^ ) 光 阻 層 特 徵 1 2 2 氮 化 物 層 特 徵 底 部 1 2 4 氮 化 物 層 特 徴 頂 部 2 0 2 部 位 2 0 4 部 位 4 0 2 ( /-.-1 军、 化 物 層 上 的 )區域 4 0 4 ( 基 材 上 的 ) 區 域 4 0 6 m 號 本紙張尺度適用中國國家標隼（CNS ) A4規格（2!0X 297公釐） _ 9 _ 46 497 6 A7 五、發明説明t 5 0 0 5 0 2 5 0 4 0 5 4 電漿處理系統 電漿處理室 電極 無線電:頻率產生器 匹配網路 R F感應電漿區 基材 扣具 排氣口 光阻層特徵的部份體 先 閱 讀 f ιδ 項 再 填 寫 本 頁 較 供 施 經濟部智慧財產局8工消资合作社印製 JR 1 芏寸 施 光 掩 蝕 m.施例之詳細說明 至此，本發明要參考如附圖所示的其一 以詳細說明。於下面的說明中，列出許多 對本發明的徹底了解。不過，對於諳於此 ’本發明可在沒有這些特殊細部中的某些 "於其它情況中，熟知的處理步驟及/或 細說明以免對本發明產生不必要的混淆。 根據本發明的一面，係經由在光阻層下 .光阻.掩膜進行電漿處理以改良光阻層下面 例中的氮化物層）的蝕刻輪廓》有關本文 附歴卜面層（.photo resist -under lying layers 膜下面的一或多屑且經構造成使用該光阻 刻者。必須記得者本文圖式中所示諸層係 些較佳實施例 特殊細部以提 技者顯然可知 或全部之下實 構造則不予以 面層蝕刻之前 層（如本文實 所用的名詞， )代表在光阻 掩膜隨後予以 僅作爲示範說 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）_彳〇 _ 4649*^6 A7 B7 經 I 智 慧 財 ιί 局 消 资 合 作 社 印 製 五、發明説明$ ) 明用者且在不同層堆中可以有不同諸層待使用經處理的光 阻掩膜予以蝕刻。再者，於所示諸層之間可另含一或更多 其它層。彼等層可包括，例如，黏著促進層，晶種層，或 任何其它層。因此’位置詞如、上方（above )〃 、、、上面 ( overlying )"、下方（below )々、和"下面（ underlying ) 〃依本文中所用者不一定要求諸層之間有直接 的接觸。 於一實施例中，該電漿光阻層前處理係經型控（ configured )以經由將鈍化聚合物沿光阻層特徵.的垂直表面 沈積而減少光阻層特徵之漸尖現象。經由在蝕刻光阻層下 面層之前改良光阻層特徵所具輪廓，可以改良從光阻層下 面層蝕刻出的特徵所具輪廓' 取而代之地或附加地，在光阻層特徵垂直側壁上的鈍 化聚合物有助於在光阻層下面層蝕刻中維持住光阻層特徵 所具輪廓，由是有助於改良隨後從光阻層下面層蝕刻出的 特徵之輪廓控制。採用該改良技術之下，可以不需高離子 撞擊蝕刻即能有利地達到從光阻層下面層蝕刻出的特徵具 輪廓之控制。，於沒有高物理蝕刻成分之下，在蝕刻光阻層 下面層時可以有利地減少對其它層及/或基材區的非故意 性損害。 本發明的特徵與優點可參考附圖而獲得更淸楚地了解 。根據本發明一面，係將其上有一光阻層下面層（如圖2 的氮化物層1 0 6 )和一光阻掩膜（如圖2中的光阻掩膜 1 0 8 )之基材在該光阻層下面層蝕刻之前即置於一電漿 本紙張尺度適用中國國家樣準（CNS > A4規格（210 X 297公釐）.11. (請先閱讀背面之注意事項再填寫本育) 4 6 4 9 7 6 A7 _____ B7 五、發明説明$ ) 環境中處理以處理該光阻掩膜。該光阻層電漿前處理係與 用來蝕刻該光阻層下面層的程序分開的程序其中在實際的 光附層下面層蝕刻之前採用不同的電漿來處理光阻掩膜。 雖然在這稲光阻層電漿前處理程序中可能蝕刻掉一些光阻 層下面層材料，不過該光阻層電漿前處理較佳者（但不一 定必需者）係以比用來實際蝕穿光阻層下面層的後隨蝕刻 程序所具速率較爲慢之速率蝕穿該光阻層下面層（如，氮 化物）# )。 於一實施例屮，於合意時，該光阻層電漿前處理與該 光阻層下面層蝕刻雨者可在單一電漿處理室內（以兩不同 步驟）實施。.事實上’該光阻層電漿前處理與該光阻層下 面屑蝕刻兩者可在相同電漿處理室內於即使沒有中斷真空 封鎖之下進行。不過，經構思者，該光阻層電漿前處理也 以在與該光阻層下而層蝕刻所用處理室不相同之電漿處 理室內實施。 . 於—W施例屮，該光阻層電漿前處理係在Lam Research 經濟部智慧財產局員工消费合作社印製
Coi_p.，Fremont, California 所製名爲 4 4 2 Ο X L ™ 的平行 板式電漿處理系統内實施。不過，經預料者，其它適當的 電漿系統〔包括電容耦合、感應耦合、電子迴旋共振（ E C R )諸系統）也可以使用得很好。該前處理也可以在 ，例如’適當的以二極管或三極管爲基之系統內實施。因 此’要記住者’雖然在本文中提出4 4 2 0 X L ™來幫助 討論’+不過本發明光阻層電漿前處理（及/或隨後的光阻 層T而層蝕刻）可以使用任何適當的電漿處理系統來實施 -12 - 本紙悵尺度適用中國國家標準（CNS ) Λ4^格（210X297公旋） 46 497 υ Α7 Β7 五、發明説明（10 至此參看圖5 ’ 一電漿處理系統5 0 0包括- -··電漿處 理努5 0 2 °在至5 〇 2上方配置著一電極5 0 4 ’其係 由闘5例子中有一淋頭組態的氣體分配裝置予以構成。電 極5 0 4係由無線電頻率（R F )產生器5 0 6經由匹配 網路5 0 8予以啓動。於圖5的例子中，R F產生器 5 0 6係供給頻率約1 3 . 5 6 Μ Η z的R F能量’雖則 也可以採用其它的恰當頻率。 淋頭5 0 4表用來將氣態蝕刻劑來源氣體.釋放到在其 本身與·基材5 1 4之間的RF感應電漿區5 1 2內的氣 體分配裝置。不過，也可以採用別的氣體分配裝置例如氣 體分配環或單純地在室壁中安置的開口。其上面配置若在 光阻掩膜下方的光阻層下.面層之基材5 1 4係經導到電漿 處理室5 0 2內且配置在一扣具5 1 6上。於圖5的例子 中，扎丨具5 1 6表一靜電型扣具（electrostatic chuck )( ESC)，不過該扣具5 1 6可表，例如，真空扣具、機 械扣具、或單純地工作件固持器。 在扣具5 1 6與基材5 1 4之間的區域中可以導入熱 交換氣體例如氦氣以控制基材與扣具之間的熱傳而確保-致且可重複的處理結果。爲：Γ促成光阻層電漿前處理（或 隨後的光I沮層下而層的蝕刻），將一恰當的蝕刻劑來源氣 體流經淋頭5 (T4並用RF產生器5 0 6所供給的RF能 量予以引燃。於光阻層電漿前處理中（或於後續的蝕刻中 ) '某_形成的副產物氣體係經由排氣口 5 2 2排出室 本紙張尺度適用中國國家榇準（CNS ) Α4規格（210X297公釐）.13 - 請 先 閲 讀 背 之 注 項 再 填 寫 本 頁 經濟部智魅財產笱員工消費合作杜印製 4 6 4 9 7 1 A7 B7 五、發明説明纟1 ) (請先閲讀背面之注意事項再填寫本頁) 5 ◦ 2之外（例如，使用恰當的渦輪泵配置）。雖則不是 絕對需要者，不過也可以將電極5 0 2與基材5 1 4之間 的問隙P以變異（如，經由移動電極及/或基材）以使程 序最適化。 .於一實施例中，係使用以氯爲主的電漿來實施光阻掩 膜的電漿處埋。該以氯爲主的電漿可以用適當的蝕刻劑來 源氣體予以形成，包括含氯氣體（如，C 1 2 )。也可以加 入添加性氣體例如Η B r、氧氣、氮氣及/或H e (如， 加到C 1 2氣體內）。 經濟部智慧財產局員工消費合作社印製 該以m爲主的電漿係經設計成用以蝕刻掉部份的光阻 層特徵者》於光阻層電漿前處理中，鈍化聚合物係沿光阻 層特徴所具垂直側壁而沈積。參看圖6 ，光阻層電漿前處 理會蝕刻掉光阻層特徵1 0 8 ( a )所含部份體6 0 2且 將鈍化聚合物沿該光阻層特徵的垂直表面沈積。爲了容易 了解起見，在圖6中以虛線表處现前的光阻層特徵而以實 線表電漿前處理後的光阻層特徵。該鈍化聚合物的沈積據 認爲係有助於減低光阻層特徵的漸尖現象，藉此改良光阻 曆特徵所具輪廊。如稍早提及者，這種經改良的輪廓會向 下傅或擴展到光阻層下面層蝕刻出的特徴之內。 於光阻層K面層中某些暴露出的材料也可能在光阻層 的電漿處理中被蝕刻掉。例如，於範例光阻層電漿前處理 屮可能触刻掉數百埃（a n g s t r 〇 m s )的氣化物材料。^、過， 較佳者’該光阻暦電漿前處理程序不會實質地蝕刻到光阻 層下而屑之内。例如，較佳者在光阻層電漿前處理程序中 本紙張尺度適用中國國家標準（CNS > Λ4规格（210X 297公釐） 46497t A7 -__ B7__ 五、發明説明（12 ) 不會將光阻屑下画層（如氮化物層）蝕刻掉其所具厚度的 5 一 2 5 %以上。 在光阳.層電漿前處理過程中蝕刻掉的某些氮化物材料 llJ 1^慘加到沿光阻層特徵1 〇 8 ( a )所具垂直側壁沈積 之純化聚合物內。這種在光阻層電漿前處理中從光阻層下 Ϊ&丨膊触刻出的材料之摻人據信可使使組合的成側壁更忍受 住險後的光阻層下面層之鈾刻。其結果，由於在後續光阻 層丨7面曆蝕刻中有較少的光阻層側壁被脫除掉，因此可使 光阻曆輪廓獲得更佳的維持。 在光阻掩膜的電漿處理之後，即用適當的蝕刻劑在電 獎触刻室內融.刻光阻層下面層。於圖7所示實施例中，係 用採用含氟的來源氣體之傳統以氟爲主的電漿來飩刻氮化 物層1 06。該含氣的來源氣體可爲，例如，SF6、 H e / S F 、S F 〇 / H e / C H F 3、 S F 6 / Η e / Η B r , S F e / 0 2 , C F 4、 經濟部智慧財產局員工消费合作社印奴 C F i / H e。需要時也可加入添加劑例如C H F 3或氦（ He)。於一.實施例中，係緊接在電漿處理步驟後在相同 的電漿處理室（如，前述4 4 2 OXL™)內實施該氮化 物層蝕刻》有利者，其中不需要中斷真空封鎖，由是改良 基材的通過料量。不過，此並非必需者，該光阻層下面層 可以在任何種適當的電漿處理室內實施。 如圖7屮所繪出者，光阻層特徵1 〇 8 ( a )所具經 改良的輪廓會向下傳或擴展到氮化物層特徵1 0 6 ( a ) 。柯利者，可達到下面氮化物層特徵1 0 6 ( a )之輪廓 -15- 本紙張尺度適用中.國國家標準（CNS ) A4规格（21〇X：297公釐） 7 Α7 Β7 五、發明説明（13 ) 。要特別提及者該經改良的輪廓控制並不需要有如先 _技藝所需的氮化物蝕刻步驟所含離子撞擊成分之增加。 f·:: - Μ改良的輪廓控制會轉變爲下面經蝕刻氮化物層特徵的經 $良之臨界尺寸（c D )控制，由是使經蝕刻的氮化物層 胃徵更適合用來製造現代的高密度裝置。 再者，經發現該光阻層電漿前處理也會減少微構化現 # °微溝係有關因爲蝕刻速率的微加而在經蝕刻特徵的根 部或開放部位中形成非預期的溝壕之現象（亦即，其中在 開放部位以相對於密實部位較快的速率發生蝕刻之現象） °舉例而言，微溝化現象可’能在經蝕刻氮化物層特徵 1 〇 6 ( a )的根部處之氧化物層1 0 4內（且可能進入 基材1 0 2本身）形成小壕溝。雖然涉及微溝化的機制尙 未被完全f解，不過經認爲在光阻層下面層的蝕刻中，當 來向電漿鞘的離子從光阻層特徵所具垂直側壁反射出時即 可能形成一微溝。例如，參考圖4，離子可能依箭號 4 0 6所示方向從光阻層垂直側壁反射開。 雖然不希望受理論所拘束1不過仍認爲經用本文所述 請 先 閱 讀 背 面 意 事 項 再 f 寫 本 頁 訂 經濟部智慧財產局MK工消費合作社印製
少子何處 矽 1 減離爲先 吋層 之射制事 8 物 化反機序 一化 溝供確程 用氧 微可正理、。採的 的少的處 0 係厚 到減及前@ ,埃 察低涉漿ς 中ο 觀減論電tff序 5 所的不層t程1 中度。阻 Μ 理二 材高致光«{處ό 基.具所明0前 ο 的所面發 ^ 漿 1 膜徵表本，察電 I 掩特直用!ii;層著 阻層垂經都阻置 5 旳 奠 ，J t 妃 sy, ρρ ήρ πυ ην 、Γ\ 過光到掩中例面 埋爲用阻材範 t 處因能光基一其 明係所其的於 ， 發份出.在過 _ 本部彈，理 UEJH 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（2丨0><297公釐} . 16 - >497 - re 4 A7 _B7 _ 五、發明説明（14 ) 此歷係處於- 1 5 0 0埃厚的氮化物層之下。該氮化物層 經用厚約1 0 > 0 0 0埃的光阻掩膜覆罩著。該光阻掩膜 內朽各種寬度的開U，包括小到0 . 2 5微米寬的開U。 該範例光阻層電漿前處埋程序係在前述4 4 2 0 X L _™電漿處理系統內進行約2 0秒。不過，該處理在此 或W—電漿處理系統內經預期可持續約1 0秒至約6 0秒 ，」i更佳者約1 5秒至約3 0秒。 該示範光阻層電漿前處理程序的功率設定爲約2 75 瓦（W)。不過，於此種或另一種電漿處理系統中，該功 率設定預期可在約1 0 0瓦至約5 0 0瓦之間且更佳者在 約2 2 5瓦至約4 0 0瓦之間。 該示範光阻層電漿前處理程序所用室壓爲約4 2 5毫 托（mT)。不過，在此種或另一種電漿處理系統內該室 壓經預期可在約2 5 0毫托至約7 0 0毫托之間，且更佳 者在約300毫托至約500毫托之間。 該範例光阻層電漿前處理程序所用C 1 2氣體流速爲約 200標準立方厘米每分（seem)。不過，在此種或 另一種電漿處理系統中，C丨2流速經預期可在約1 ◦ 0 s c c m至約4 0 0 s c c m之間，且更佳者在約1 5 0 _ s c c. m 至約 2 5 0 s c c m 之間 ύ 該範例光阻層電漿前處理程序所選用的氨氣之流氣爲 約4 0 0標準立方厘米每分鐘（s c c m )。不過，在此 種或另一種電漿處理系統中’該選用氦氣的流速經預期可 在約0 s c c m至約5 0 0 s c c m之間，且更佳者在約 本紙張尺度適用中國國家標準（CNS ) A4規格（2]0Χ297公釐）~. 17 - (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局®工消費合作社印製 4 6 4 9 A7 B7 五、發明説明纟5 ) 3 0 〇 s c c in至約5 0 ◦ s c c in之間。於不同旳系統 內及/或用到不同尺寸的基材時，該流速可能變異。無論 如何，經揭示的彼等氣體之比例預期皆適合在適當的電欺 處理系統內用於光阻掩膜的電漿處理。 ' 該範例光阻層電漿前處理程序所用間距設定爲約 0 . 8厘米（c m )。不過在此種或另一種電漿處理系統 中，該間距設定經預期可在約0 . 6厘米至約1 . 2厘米 之問，且更俊者在約0 . 7厘米至約1 . 0厘米之問° 該範例光阻屑電漿前處理程序所用的氦氣冷却壓力胃 約6托（T)。不過，在此種或另一種電漿處理系統中該 氮氣冷却壓力經預期可在約0托至約1 2托，且更佳者約 0托至約1 0托。 該範例光阻層電漿前處理程序所用的扣具溫度設定爲 約4 Ot。不過，在此種或另一種電漿處理系統中該扣具 溫度設定經預期可在約1 0 °C至約6 5 r之間，且更佳者 在約2 0 r至約5 0 °C之間。 經濟部智楚財產局員工消費合作社印製 圖8繪出，根據本發明一實施例，在經設計用以改良 輪廊控制及/或臨界尺寸控制的範例光阻層電漿前處理程 序中所用的諸步驟。於步驟8 0 2中，準備一基材，其上 面有…待蚀刻的光阻層下面層。該光阻層係經配置在一經 造圖的光阻掩膜下方。於一實施例中，該光阻層下面層表 覆蓋在一薄氧化物層上的氮化物層（如圖1中的氮化物層 106與氧化物層104)。於步驟804中.，係用以氯 爲主的電漿處理該光阻掩膜以蝕刻掉至少一部份的光阻層 本紙張尺度通用中國國家標隼（CNS ) A4規格（210X29?公釐）.I«Ί ~ 4 6 4 A7 B7 經濟·部智慧財產局R工消費合作社印製 五、發明説明纟6 ) 特徵且將鈍化聚合物沈積在光阻掩膜所具垂直側壁之上。 力^ 4驟8 〇 6屮，係使用適當的趾刻劑触刻該光阻層下面 |:要·蝕刻氮化物層時’可依前述採用以氟爲主的蝕刻劑 。與後，可對基材實施其它習用處理步驟以形成合意的以 半導體爲基的裝置，例如平板顯示劑，積體電路（例如動 態隨機存取記憶體線路，或任何其它以電晶體爲基之線路 )- 雖然本發明已就其數個較佳實施例說明過，不過仍有 在本發明範園內的變更，組合，和等效物。舉例而言，雖 則某些範例程序參數係針對4 4 2 Ο X L ™電漿處理系統 而給出1不過諳於此技者在閱讀本揭示內容之後於涉及另 一種電漿處理系統時可視需耍變異這些値。以另一例子而 言’某些層堆可能爲影響印石版術目的而在光阻層下方採 用抗反射塗層（A R C )或底部抗反射塗層（B A R C ) (其可爲有機或無機者）。該等ARC或BARC層可在 光阻層電漿前處理之前即經造圖過或未經造圖過。此外也 必須提及者有許多種可選用方式來實施木發明方法與裝置 。因此下面所附申請專利範圍打算經解釋爲要所有彼等變 更，組合與等效物都涵蓋在本發明真正舀意與範圍之內。 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇X2们公釐）-19， (請先閱讀背面之注意事項再填寫本頁) 訂

Claims (1)

  1. 8 8 8 8 ABCD 4 6 4 9 71 六、申請專利範圍 1 . ·種蝕刻光阻曆下而層的方法，其包括： 準備一基材，其上面具有一光阻層下面層及一覆蓋該 光阻層下面層的光阻掩膜； 使用以氯爲ΐ的電漿在一電漿處理室處理該光阻掩膜 ，該處珊係經观控以蝕刻至少一部份該光阻掩膜及將鈍化 聚合物沈積在該光阻掩膜所具垂直側壁上；及 在該處理之後，於隨後的蝕刻程序中使用該光阻掩膜 蝕刻該光阻層下面層。 2 .根據中請專利範圍第1項之方法，其中該處理係 經型控以改良該光阻掩膜所含光阻層特徵的垂直輪廓。 3 .根據申請專利範圍第2项之方法，其中該光阻層 丨、'面層表一氮化物)替，該S材表一以较爲：t的基材。 4 .根據Ψ請專利範圍第3項之方法 '其中目亥處理包 括 將一·包括C 1 2的第一蝕刻劑來源氣體流到該電漿處理 室； 使用該第一蝕刻劑來源氣體經由供給無線電頻率（ r f)能s到該m漿處理室而形成該以氯爲主的電漿；及 /村該以氯爲主的電漿蝕刻該光阻層一預定的期間。 5 .根據申請專利範圓第3項之方法，其中該蝕刻該 光阻層下面層包括用以氟爲主的電漿進行蝕刻。 (3 .根據中請專利範_第5項之方法，其中該以氟爲 主的電漿係ffl —第二蝕刻劑來源氣體形成的，該第二蝕刻 劑來源氣體包括下列之中的一者：S F e、S F 6 / H e . -----I-J-----ί 裝--------訂---------4, (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 464976 A8 B8 C8 08 六、申請專利範圍 S F 6 / H e / C H F 3 , C F H e / S F / Η B r、 與 H e / C F i。 (請先閱讀背面之注意事項再填寫本頁) 7 ·根據屮請專利範園第3項之方法，其中該處理包 括 將一蝕刻劑來源氣體流入該電漿處理室，該蝕刻劑來 源氣體係選自下列所成組合之中者：C 1 2、C 1 2 /氨、 C h / Η B r、C 1 2 / Η B r / H e、C 1 2 / ◦ 2、與 C 1 2 / N 2 ； 用該蝕刻劑來源氣體經由將無線電頻率（R F )能量 給到該電漿處理室而形成該以氯爲主的電漿；及 用該以氯爲主的電漿蝕刻該光阻層一預定的期間。 8 -種在配置於一越材上方的光阻層下面層之蝕刻 中改良輪廓控制之方法，其中該光阻層下面層係配置在一 光11:1.掩膜下方，該方法包括： 將該基材，包括該光阻層下面層與該光阻掩膜，定位 在一電漿處理室內； 將一含氯蝕刻劑來源氣體流到該電漿處理室內； 經濟部智慧財產局員工消費合作社印制^ 從該含氯蝕刻劑來源氣體引燃一電漿以在該電漿處理 室內形成一以氯爲主的電锻；及 用該以氯爲主的電漿在該電漿處理室內處理該光阻掩 膜，該處理係經型控以蝕刻至少一部份該光阻掩膜及將鈍 化聚合物沈積在該光阻掩膜的垂直側壁上而不蝕刻穿過該 光阻層下面層。 9 .根據申請專利範圍第8項之方法’其中該光阻層 未紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -21~- 464976 A8 B8 C8 D8 :、申請專利範圍 下面層係緊接在該光阻掩胶下方且與該光阻掩膜直接接觸 (請先閱讀背面之注意事項再填寫本頁) 1〇·根據申請專利範圍第8項之方法，其中該含氯 蝕刻劑來源氣體係選自下列所成組合之中者：C 1 2、 C 1 2 / 氨、C 1 2 / Η B r - C 1 2 / Η B r / H e , c 1 2 / Ο 2、與 C 1 2 / N 2。 1. 1 .根據申請專利範圍第8項之方法，其更包括在 該處理該光阻掩膜之後，使用該光阻掩膜蝕刻該光阻層下 面Μ，該蝕刻該光阻層下面層係用不同於該以氯爲主的電 漿之電漿實施的。 :1. 2 .根據申請專利範圍第1 1項之方法，其中該處 现該光阻掩膜及該蝕刻該光阻層下面層兩者皆係在該電漿 處理室內實施的。 1 3 .根據申請專利範圍第8項之方法，其中該光阻 層Τ面曆表一氮化物層，該基材表一以砂爲主的基材。 1 4 .根據申請專利範圍第1 3項之方法，其更包括 經濟部智慧財產局員工消費合作社印製 在該處理該光阻掩膜之後，用該光阻掩膜蝕刻該光阻曆下 面Μ，其中該飩刻該光阻層下面層包括用以氟爲主的電漿 進行蝕刻u 1 5 .根據申請專利範圍第1 4項之方法，其中該以 氟爲主的電漿係用一第二蝕刻劑來源氣體形成的，該第二 蝕刻劑來源氣體包括下列之中的一者：S F s、 SFc/He、S F f, / H e / C H F 3 , CF,!、 H e / S F G / Η B r 和 H e / C F 4。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22 - 經濟部智慧財產局員工消費合作杜印製 4 6 4 9' Α8 Β8 C8 D8 ::、申請專利範圍 1 6 .根據申請專利範圍第8項之方法，其中該處· 用該以氯爲主的電漿蝕刻該光阻層一預定的期間。 1 7 .·—種在配置於一矽基材上方的氮化物層之蝕刻 屮改Μ輪廓控ίΜ之方法，該氮化物層係配置在一光阻掩膜 的下方，該方法包括： 將該基材，包括該氮化物層與該光阻掩膜，定位於一 電漿處理室内： 將一含氯的蝕刻劑來源氣體流到該電漿處理室內； 從該含氯的蝕刻劑來源氣體引燃一電漿以在該電漿處 理室內形成一以氯爲主的電漿；及 用該以氯爲主的電漿在該電漿處理室內處理該光阻掩 膜；該處理係經型控以蝕刻至少一部份該光阻掩膜及將鈍 化聚合物沈積在該光阻掩膜的垂直側壁上面不蝕刻穿過該 氮化物層。 1 8 .根據中請專利範圍第1 7項之方法，其更包括 在該處理該光阻掩膜之後，用該光阻掩膜蝕刻該氮化物層 ，該蝕刻該氮化物層係用不同於該以氯爲主的電漿之電漿 實施的。 1 9 .根據申請專利範圍第1 8項之方法，其中該處 理該光阻掩膜與該蝕刻該氮化物層兩者指係在該電漿處理 室內實施的ϋ 2 0 .根據申請專利範圍第1 9項之方法，其中該電 漿處理室爲感應耦合電漿處理室與平行板電漿處理室之中 本紙張尺度適用中國國家標準（CNS)Al1規格（210 X 297公爱） -23 - ---—----I--ΐ. --------訂· —-------级 {請先閱讀背面之注意事項再填寫本頁> 六、申請專利範圍 的 A8 B8 C8 D3 - -----------ί 裝·-----一I 訂·--1 —---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消f合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -24-
TW087120862A 1997-12-23 1998-12-15 Improved techniques for etching with a photoresist mask TW464976B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/997,346 US6121154A (en) 1997-12-23 1997-12-23 Techniques for etching with a photoresist mask

Publications (1)

Publication Number Publication Date
TW464976B true TW464976B (en) 2001-11-21

Family

ID=25543912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120862A TW464976B (en) 1997-12-23 1998-12-15 Improved techniques for etching with a photoresist mask

Country Status (7)

Country Link
US (1) US6121154A (zh)
EP (1) EP1042791B1 (zh)
JP (1) JP4351806B2 (zh)
KR (1) KR100595090B1 (zh)
DE (1) DE69840237D1 (zh)
TW (1) TW464976B (zh)
WO (1) WO1999033095A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1301840B1 (it) * 1998-06-30 2000-07-07 Stmicroelettronica S R L Metodo per incrementare la seletttvita' tra un film di materialefotosensibile ed uno strato da sottoporre ed incisione in processi
US6110779A (en) * 1998-07-17 2000-08-29 Advanced Micro Devices, Inc. Method and structure of etching a memory cell polysilicon gate layer using resist mask and etched silicon oxynitride
US6291357B1 (en) 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
US6461969B1 (en) * 1999-11-22 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Multiple-step plasma etching process for silicon nitride
US6660646B1 (en) * 2000-09-21 2003-12-09 Northrop Grumman Corporation Method for plasma hardening photoresist in etching of semiconductor and superconductor films
JP4128365B2 (ja) 2002-02-07 2008-07-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US6923920B2 (en) * 2002-08-14 2005-08-02 Lam Research Corporation Method and compositions for hardening photoresist in etching processes
US6797610B1 (en) 2002-12-11 2004-09-28 International Business Machines Corporation Sublithographic patterning using microtrenching
US7232766B2 (en) * 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
US7682516B2 (en) * 2005-10-05 2010-03-23 Lam Research Corporation Vertical profile fixing
US7341953B2 (en) * 2006-04-17 2008-03-11 Lam Research Corporation Mask profile control for controlling feature profile
US7785753B2 (en) * 2006-05-17 2010-08-31 Lam Research Corporation Method and apparatus for providing mask in semiconductor processing
CN104465386A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN107968046B (zh) * 2016-10-20 2020-09-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US11675278B2 (en) 2021-01-14 2023-06-13 Texas Instruments Incorporated Exhaust gas monitor for photoresist adhesion control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613400A (en) * 1985-05-20 1986-09-23 Applied Materials, Inc. In-situ photoresist capping process for plasma etching
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
US4844773A (en) * 1987-07-16 1989-07-04 Texas Instruments Incorporated Process for etching silicon nitride film
JP2824584B2 (ja) * 1989-05-25 1998-11-11 日本電信電話株式会社 ドライエツチング方法
JP3729869B2 (ja) * 1990-09-28 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
JP2758771B2 (ja) * 1992-03-11 1998-05-28 シャープ株式会社 素子分離領域の形成方法
US5275692A (en) * 1992-06-22 1994-01-04 Keystone Applied Research Method for fabricating integrated circuits
US5332653A (en) * 1992-07-01 1994-07-26 Motorola, Inc. Process for forming a conductive region without photoresist-related reflective notching damage
JPH08321484A (ja) * 1995-05-24 1996-12-03 Nec Corp 半導体装置の製造方法
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers

Also Published As

Publication number Publication date
KR20010033406A (ko) 2001-04-25
EP1042791A1 (en) 2000-10-11
JP2001527287A (ja) 2001-12-25
WO1999033095A1 (en) 1999-07-01
EP1042791B1 (en) 2008-11-19
US6121154A (en) 2000-09-19
DE69840237D1 (de) 2009-01-02
KR100595090B1 (ko) 2006-07-03
JP4351806B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
TW464976B (en) Improved techniques for etching with a photoresist mask
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
TWI400749B (zh) 利用氣體化學之週期性調節及烴類之添加進行電漿剝除的方法
CN101496141B (zh) 在蚀刻层中提供特征的方法
TWI276166B (en) Pattern forming method
CN1524287B (zh) 用于蚀刻有机低k材料的特殊化学工艺
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
TWI357094B (en) Reduction of feature critical dimensions
TWI388008B (zh) 遮罩修整
TWI425567B (zh) Semiconductor device manufacturing method and memory medium
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
KR101433987B1 (ko) 에칭 동안 라인 말단 단축의 감소 방법
TWI433235B (zh) 利用抗反射層蝕刻的遮罩修整
TW535229B (en) Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
JP2007096295A (ja) フォトマスクを製造するのに適した炭素ハードマスクを介してクロム層をプラズマエッチングする方法
TW200822185A (en) Etching of nano-imprint templates using an etch reactor
JP2006215552A (ja) フォトマスク製作に適したクロム層をプラズマエッチングするための方法
KR20170117480A (ko) Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법
KR20070092282A (ko) 에칭 마스크 피쳐 임계 치수의 감축
WO2012109159A1 (en) Method of etching features in silicon nitride films
TW200524002A (en) Line edge roughness reduction for trench etch
CN1867695B (zh) 改善沉积的介电膜上的显影后光刻胶外形的方法
TW201021116A (en) Plasma etching method, control program and computer storage medium
JP2008512853A (ja) 均一性を制御したエッチング
TW200401946A (en) Process for etching photomasks

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent