TW457686B - Integrated semiconductor-circuit arrangement with stabilized conductive-tracks - Google Patents

Integrated semiconductor-circuit arrangement with stabilized conductive-tracks Download PDF

Info

Publication number
TW457686B
TW457686B TW089102306A TW89102306A TW457686B TW 457686 B TW457686 B TW 457686B TW 089102306 A TW089102306 A TW 089102306A TW 89102306 A TW89102306 A TW 89102306A TW 457686 B TW457686 B TW 457686B
Authority
TW
Taiwan
Prior art keywords
conductive
circuit configuration
integrated semiconductor
semiconductor circuit
patent application
Prior art date
Application number
TW089102306A
Other languages
English (en)
Inventor
Robert Feurle
Helmut Schneider
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW457686B publication Critical patent/TW457686B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Description

457686 A7 B7_ 五、發明說明(1 ) 本發明傺關於一種積體半導體電路配置,其具有多個 在至少二個不同平面中延伸之導電軌,其中在至少一個 平面中這些導電軌是互相平行地設置在相鄰區域中。 在製造積體半導體電路配置(例如,半導體記億體)時 ,則例如在這些導電軌狹窄地相鄰而互相平行延伸且導 電軌中之一被中斷時,則會産生所謂陴近應,此種效應 最會導致:此種區域中之導電軌會顔示一種臨界 (critical)位置,導電軌在此種臨界位置上會成為不穩 定且甚至傾斜至中斷處,這將依據第4圖來詳逑,第4 圖顯示三値導電軌1至3之俯視圖,其中導電軌2在其 中央處中斷。此種中斷是與下逑情況有關:導電軌2在 其在第4圖中相面對之中央末端處是經由接觸區而與一 値組件相連接,此一組件位於另一金屬化平面中。由於 導電軌2之此種中斷,則就導電軌1和3而言每種情況 都在其相鄰區中存在一種不連鑲性。此種不連缠性特別 是在半導體記憶體中二値相鄰之導電軌在一扭轉(Twist) 區域中相交時亦會産生。與此種扭轉區域相鄰之其它導 電軌可”看到”此種杻轉區域之不連鑲性。 -I ^1 I I I H ϋ I » ϋ u ϋ I ϋ 一-o、I n n ϋ n n ϋ I (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 之導 鄰之 相鄰 礙相 妨造 會製 而在 性則 續’ 連性 不纊 種連 此不 於種 由一 : 在 示存 顯若 已’ 況卽 情: 一 軌 每電 導 軌 電 導 是 中 子 例 本δ ^ ί 有 軌 具 電可 面 切 横 之 小 較 ΊΒΙ 種 和 中用 域 3 區或 之 1 鑲軌 連電 不導 在由 時是 如 ij 例 這 面 切 橫 在 是 的 示 。顯 示所 所圖 線.3 虛第 之 續 —a» 不 之 述 上 像 就 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 45768 6 Α7 Β7 五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 性在導電軌1上所造成者一樣)中此種例如在由二氧化 矽所構成之隔離層5上延伸之導電軌1在導電軌2之不 連缠之區域中具有一種較小之横切面,其是以虛線4作 為界限。 現在若這些不連鑛性存在於導電軌之二側,則此種導 電軌會變成不穩定且甚至可能會斯裂。 導電軌之這些臨界(critical)位置未必只與所謂鄰近 效應有蘭。導電軌之已指定之走向具有較小彎曲半徑之待 殊之彎曲處亦可造成這些臨界位置β 這些臨界位置當然是極不期望的,造是因為在這些位 置中各導電軌之幾何尺寸通常會變大。此種設計方式所 具有之缺點是:各導電軌或其相互間的距離因此必定會 變大,這和積體半導體電路配置所持鑛追求之小型化是 相反的。 本發明之目的是提供一種積體半導體電路配置,其中 能可靠地防止臨界位置上之導電軌之不穩定現象。 經濟部智慧財產局員工消費合作社印製 此目的在本發明中是以下述方式達成:在由佈局 (layout)所決定之這些臨界位置上之導電軌使—種虛擬 (Duniiy)接觸匾置於其下方β本發明之積賭半導體電路 配置具有一些在至少二猶不同平面中延伸之導電軌其 中在至少一傾平面中在狹窄之相鄰區中以互相平行之方 式設置一些導罨軌。 本發明之積體半導藤電路配寰對上逑待別是由於鄰近 效應所造成之臨界位置之問題提供了 —種非常簡易之解 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) A7 A7 457686 B7_ 五、發明說明(3 ) 法:在這些位置上這些導電軌以較簡易之方式藉由一種 虛擬接觭區而配置在此接觭直上方,接觸匾可延伸至其 下方之金颶化平面中而不會在該處形成一種電性連接。 導電軌在這些醸界位置之區域中因此具有足夠大之横切 面,於是能可靠地防止導電軌之每種不穩定現象或防止 導電軌之中斷。 這些虛擬接觸區例如設置在這些臨界位置上,些臨界 位置則與二橱狹窄而相鄰之平行導電軌之一之中斷有醸。 導電軌之寬度大約是15DDB至250ηιη之間且相互間之距 離之值大約是130nm至180nB之間。 在本發明之積體半導體電路配置中因此須在導電 軌之臨界位置設置一些虛擬接觸區。藉由這些虛擬接觸 區使導電軌在這些臨界位置處所具有之橫切面變大,導 電軌因此不再不穩定或不會斷裂。亦能可靠地防止已增 大之電子遷移性(migration)。 由於使用上述之虛擬接觸匾,則可設置一些具有臨界 幾何形狀(即,特別小之結構)之佈局(lay〇ut),使本發 明可有利地使積體半導體電路配置進一步被小型化。 n n —r I I— i ^OJk I n Ml I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 e 〇 影 cell為形大徹 SC因何增以 。 IDa是幾地它中 Da這之性其路 謂,軌部在電 所的電局用體 之利導面使積 路有使切式在 電是可横方用 體中只之之是 積統不線利只 在糸匾導有不 式化觴使以且 I 方屬接可能中 之金擬旦亦統 利-虛而時糸 有ne些,要化 別ce這寬需屬 待as中變況金 以am統地情之 明-D糸性明定 發al種部發界 本DU此局本所. 和在狀 術 本紙張尺度適用中國國家標準(CNS)A4規格(21(W 297公t ) A74 5 T 6 8 t Β7五、發明說明(4 ) 經濟部智慧財產局員工消費合作社印製 之 。 俯 中 至St化11之 電慕由 由ΐ軌些 軌 圖 之 式1DW1屬軌缠 導 可 時?r電這 下電 面 軌 圖 軌(T金電連 。^身 化存導在 如導 切 電 些 電轉之導是 線on本 屬 4 之軌 明同 之 導 這。導扭圖與13。元20軌 金E鄰電 說不 軌 之 在示示値1而和11位約電15_相導 單種 電。用 。表顯一第層12和之大導 至相若。 簡各 導圖所 明來來在於離軌10列是。10之。生 式之 之面題 說號圍別位隔電 軌陣佳間 軌軌置發 圓區 區切問 所符視分個由導 電胞較之。電 位會 。觸 觸之之 有考俯15一藉一 導億且 ^成導以界即 述接 接軌解 頭參之4,在且之 於記間80構在在臨象 詳擬 擬電欲 開之面al是伸皮 似是之1所:會些現 式虛 虛導所 文同平U10延。 類以㈣轉料gIffffl 鑛 圖有 有之明 本相化1P線中離 構可5013材,應生連 據具 具有發 在以屬,1導面距 結如12在之況 ί 産不 依明 明已本 已是金 1 ,平段 之例.ο 是當情 t 置之 將發 發前明 圖件種軌即一 一151515離適之IH1位逑 下本 本先説 4組一電,另距 和至在距它下XI些上 以傜 俗係傜 第之以導交之相1410是的其以Γ0這則 明圖。圖圖圓 和應麗中相方而。軌軌度間或示(P之 , 發 1 圖 234 。3 對 1 其中上開軌電電寬之銅潁近續時 本第視第第第圖第相第,域面隔電導導之軌,已鄰連斷 俯 視 互15區平相導 軌電鋁 於不中 --------------A * I n ^pr I i .^1 I I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 5 7^
Δ7 B7 五、發明說明(5 ) 不連鑛之位置處是不穩定的,此種不穩定可能會使導電 執斷裂。 依據本發明,琛在須在這些臨界位置設E—些虛鱗接觸區 16至20,這些虛擬接觸區會造成一種位於第1圖之導:電 執下方之平面。 第2圖是此種虛擬接觸區(例如,虛擬接觸匾17)之切 面麵。導電軌11此處由於不連缠之相鄰區域而具有較小 之横切面,如第2圖所示,此種横切面亦可能在二御ί都 可發生《為了放大此導電軌11,則在導電軌下方設置 該虛擬接觸匾17,其貫穿此種由二氣化矽所構成之隔離 層5且延伸至位於較深處之導電軌平面21處。Β —導電 軌22可在此一導電軌平面21上延伸,導電軌22位於二氧 化砂層23上且在電性上是與虛擬接觸區17相隔離。 因此,本發明重要的是:導電軌在臨界位置須設置1 述之虛擬接觸區,使能可靠地防止導電軌之不穩定性或 防止導電軌之斷裂》這些虛擬接觸區當然不必到達下一 値導電軌平面。反之,若這些虛擬接觸區具有一種横切 面,使此種由這些接觸區所放大之導電軌所具有之不穩 定性或斷裂現象能可靠地被排除即已足夠。 參考符號之說明 1,2,3.----導電軌 4 .....虚線 , 5 .....隔離層 10,11,12,13,14,15,.....導電軌 本紙張尺度遶用中國國家標準(CNS>A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -I ____ tr—^------線---- 經濟部智慧財產局員工消費合作社印製 457686 A7 _B7_ 五、發明說明(6 ) 16- 17,18,19,20.....虛擬接觸區 2 1.....金屬化平面 22 .....導電軌 23 .....隔離層 I---------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 4576 8 6 六、申請專利範圍 第89 1 02306號「具有穩定式導電軌之積體半導體電路配置. 專利案 (90年6月修正) A申請專利範圍: 1. 一種積體半導體電路配置,其具有多個在至少二個不 同平面中延伸之導電軌(11至15; 22),在至少一個平 面中這些導電軌ΠΙ至15)是以互相平行之方式設置在 狹窄之相鄰區中,其特徵爲:這些導電軌(11至15)在 這些由導電軌之佈局所決定之臨界位置處是使虛擬接 觸區(16至20)位於下方。 2. 如申請專利範圍第1項之積體半導體電路配置,其中 這些虛擬接觸區(16至20)設置在臨界位置處,這些臨 界位置是由二個狹窄而相鄰之平行導電軌中之一之中 斷區所決定。 3. 如申請專利範圍第1項之積體半導體電路配置,其中 導電軌所具有之寬度是150nm至250nm。 4如申請專利範圍第3項之積體半導體電路配置,其中 導電軌之寬度是200nm。 5. 如申請專利範圍第1或2項之積體半導體電路配置, 其中導電軌(II至15)之間的距離是130至180nm。 6. 如申請專利範圍第1或第2項之積體半導體電路配 置,其中導電軌是由鋁或銅所構成。 7. 如申請專利範圍第3項之積體半導體電路配置,其中 導電軌是由鋁或銅所構成。 S.如申請專利範圍第5項之積體半導體電路配置,其中 導電軌是由鋁或銅所構成。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填窝本貝) ΙΪΙ! — 訂·!---- I 線-
TW089102306A 1999-02-19 2000-02-11 Integrated semiconductor-circuit arrangement with stabilized conductive-tracks TW457686B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19907127A DE19907127C1 (de) 1999-02-19 1999-02-19 Integrierte Halbleiterschaltungsanordnung mit stabilisierten Leiterbahnen

Publications (1)

Publication Number Publication Date
TW457686B true TW457686B (en) 2001-10-01

Family

ID=7898136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102306A TW457686B (en) 1999-02-19 2000-02-11 Integrated semiconductor-circuit arrangement with stabilized conductive-tracks

Country Status (6)

Country Link
US (1) US6281586B1 (zh)
EP (1) EP1030367B1 (zh)
JP (1) JP2000243837A (zh)
KR (1) KR100366272B1 (zh)
DE (2) DE19907127C1 (zh)
TW (1) TW457686B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19908428C2 (de) * 1999-02-26 2000-12-07 Siemens Ag Halbleiterspeicheranordnung mit Bitleitungs-Twist
US6717268B2 (en) * 2001-11-13 2004-04-06 Intel Corporation Electromigration-reliability improvement of dual damascene interconnects
DE10308924B3 (de) * 2003-02-28 2004-10-28 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einer Vielzahl von Speicherzellen
US8796855B2 (en) 2012-01-13 2014-08-05 Freescale Semiconductor, Inc. Semiconductor devices with nonconductive vias

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61194747A (ja) * 1985-02-22 1986-08-29 Mitsubishi Electric Corp 樹脂封止型半導体集積回路装置
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置
US6109775A (en) * 1991-07-19 2000-08-29 Lsi Logic Corporation Method for adjusting the density of lines and contact openings across a substrate region for improving the chemical-mechanical polishing of a thin-film later disposed thereon
JP3141486B2 (ja) * 1992-01-27 2001-03-05 ソニー株式会社 半導体装置
JPH05206298A (ja) * 1992-01-28 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
JP3396921B2 (ja) * 1993-08-31 2003-04-14 ソニー株式会社 Al系配線構造及びAl系配線構造の形成方法
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
JP3102281B2 (ja) * 1994-09-28 2000-10-23 川崎製鉄株式会社 半導体集積回路チップのレイアウト設計方法及び半導体集積回路チップ
JP3454970B2 (ja) * 1995-05-24 2003-10-06 富士通株式会社 マスクパターン補正方法、パターン形成方法及びフォトマスク
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置
JPH09293721A (ja) * 1995-12-15 1997-11-11 Lsi Logic Corp 集積回路構造の処理のためにパターンデザインを改善するための方法
JPH10154808A (ja) * 1996-11-25 1998-06-09 Toshiba Corp 半導体装置およびその製造方法
JP2923912B2 (ja) * 1996-12-25 1999-07-26 日本電気株式会社 半導体装置
JP3093674B2 (ja) * 1997-04-07 2000-10-03 株式会社東芝 半導体装置
JP3442630B2 (ja) * 1997-11-20 2003-09-02 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
DE19907127C1 (de) 2000-08-10
JP2000243837A (ja) 2000-09-08
US6281586B1 (en) 2001-08-28
KR100366272B1 (ko) 2002-12-31
DE50010202D1 (de) 2005-06-09
EP1030367A3 (de) 2003-05-02
EP1030367A2 (de) 2000-08-23
EP1030367B1 (de) 2005-05-04
KR20000062555A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
TW411618B (en) Semiconductor memory device
TW539952B (en) Memory system
US6664634B2 (en) Metal wiring pattern for memory devices
TW201248443A (en) Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells
TW454187B (en) Magnetoresistive memory with low current density
TW434859B (en) Method and apparatus for delivering electrical power to a semiconductor die
KR19990030291A (ko) 전도성 상호 접속부들이 있는 접합 패드들의 멀티플 오버랩핑행들로 구성된 반도체 장치 및 패드 대체 방법
US9722012B1 (en) Circuits and methods providing mutual capacitance in vertical electrical connections
TW457686B (en) Integrated semiconductor-circuit arrangement with stabilized conductive-tracks
TWI803683B (zh) 儲存裝置及資訊處理裝置
US7466021B2 (en) Memory packages having stair step interconnection layers
WO1993004500A1 (en) Distributed clock tree scheme in semiconductor packages
TW301050B (zh)
TW201015365A (en) Post-routing power supply modification for an integrated circuit
TW201342715A (zh) 用於內部及外部輸入輸出介面之高頻寬連接器
JP2000077630A (ja) リング形ゲ―ト導体を使用するドライバ回路
TWI255673B (en) Flexible printed circuit
US20230132948A1 (en) Semiconductor device, memory device, and memory system
TW400588B (en) Semiconductor device
US20190363060A1 (en) Apparatuses and methods for pin capacitance reduction including bond pads and circuits in a semiconductor device
JP2000252440A (ja) 半導体メモリ装置
TW459243B (en) Decoder-terminal arrangement for memory-chips with long bit-lines
CN110390119A (zh) 感测放大器的布局图
TWI254416B (en) Layout method for miniaturized memory array area
CN109390467B (zh) 电容器结构及包括其的半导体器件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent