TW454193B - Wordline driver for flash electrically erasable programmable read only memory (EEPROM) - Google Patents

Description

A7 A7 經濟部智慧財產局員工消費"卞.* B7 五、發明說明（1 ) [技術領域] 本發明大致係關於微電子積體電路技藝方面，詳言 之，係關於一種用於快閃電子抹除式可程式唯讀記憶體 (EEPROM)之字線驅動器。 [背景技藝] 一種微電手快閃或區塊抹除之可抹除式的可鞋式唯 讀記憶體（快閃EEPROM) ’包括有可獨立程式規劃和讀取 之記憶胞陣列。藉由省略那些可獨立抹除該等記憶胞之選 擇電晶體’而使各記憶胞之尺寸和由此而形成之記憶體能 製得小些。所有之這些記憶胞被一起抹除，如一個區塊a 一種此類型的記憶體包含有個別之金屬氧化物半導 體（MOS)場效電晶體記憶胞，各該金屬氧化物半導體包括 一個源極、汲極、浮置閘極與控制閘極，施加不同的電壓 至此控制閘極，以一個二進制的丨或者〇來程式規劃此記 憶胞’或抹除所有這些記憶胞，如一個區塊。 k些記憶胞係連接成由列和行構成的矩形陳列：以 列記憶胞之控制閘極連接到個別的字線，而將行記憶胞之 汲極連接到個別的位元線..這些記憶胞的源極連接在一 起，已知之此種配置方式有如一個N〇R閘記憶體 一個記憶胞由-般施加9V到控制問極，W到汲極 而將源極接地1使熱電子從没極空乏m到竿置閉 極，程式規削移除程式規劃電壓，即將所:'…電 △陷在：孚置閘極由並在其φ產士鼻電并 . 度王貝电河此彦1之負電荷 3加隐胞之..臨限電壓至約超過4 v炙值. ..........一―一 • * Λ . .. i i ί ^*· .ί ί V“. / (琦先閱璜背面之注意事項再填寫本頁) --------裝--------訂·----------- 454193 Α7 Β7 五、發明說明（2 ) <請先閱讀背面之注意事項再填寫本頁) 讀取此記憶胞一般是經由施加5V至控制閘極，IV 到連接淚極之位元線，將源極接地，並感測位元線電流。 若程式規劃此記憶胞，和臨界電壓是相對地高（4V)，則位 元線電流將是零或者至少相對地低β若未程式規劃此記憶 胞或將其抹除了’則臨界電壓將相對地低（2V)，控制閘極 電壓會增強通道’而位元線電流會相對地高。 可以用幾種方法來抹除記憶胞。於一種配置中，可 施加一般之12V至記憶胞之源極，控制閘極接地並使汲 極浮置，而將記憶胞抹除。此將會使得該等於程式規劃期 間注入浮置閉極中之電子，藉由Fowler- Nordheim通隧， 從浮置閘極經由薄隧道氧化層到達源極，而將該等電子移 走。另外，能藉由施加負的iOV大小電壓至控制閘極， 施加5V至源極，並允許汲極浮置，而將記憶胞抹除β 經濟部智慧財產局員工消費合作社印裂 隨著外形尺寸之減小，用於EEPROMs之電源供應電 壓亦隨之減小^有時工業上用5V的供應電壓已是很標準 的。然而，當外形尺寸減到0.35和0.25微米左右大小時， 電源供應電壓將降到3V或者更小，以防止施加過量的電 壓到這較小的記憶胞元件上。 一個記憶體記憶胞已知是由施加正的電源供應電壓 Vcc(傳統上是用5V)經由相對應的字線到記憶胞的閘極而 被讀取。然而，以較小之記憶胞和3 V或者更小的電源供 應電壓，所遭遇的問題是，施加到閛極並不能產生足 夠的記憶胞電流以保証可靠的讀取操作β 一種部份解決此問題的方法是使用一種增壓電路， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2 91552 A7 B7

五、發明說明（3 ) 以增壓字線讀取脈衝電壓（記憶胞閘極電壓）至較ve。高之 值，因此增加讀取電流。一個先前技藝之增壓電路2顯示 於第1圖中。一個增壓電容器CB與位於電源供應電壓vcc 和字線WL之間之PMOS電晶體T1串聯連接。字線WL 的負載電容由那個在字線WL和地之間的電容CL所代 表。 另一個PMOS電晶體T2連接於和字線WL之間。 邏輯電路4之一輸出連接到電晶體T2的閘極，和一輸入 連接以接收位址轉移檢測器（ATD)訊號。此位址轉移檢測 器訊號同時也施加到另一邏輯電路6，此邏輯電路6之一 輸出連接至電晶體T1的閘極。 位址轉移檢測器（ATD)訊號是一個脈衝訊號，其產生 於某一時間長度’一般為丨〇ns :響應於一個檢測之於輸 入位址接腳之邏輯狀態的改變。這改變有可能是從邏輯的 J暹輯的〇或者反之。參照第2圖，響應於此位址轉 手多ΊI βσ '、器脈衝’由邏輯電路4施加〇 ν到電晶體Τ 2，此 雪曰 Ί* τ 一 as 2啟通和連接字線WL至電源供應電壓。於 此期間1 k 邏权電路6關斷電晶體ΤΊ並使升壓電容器CB 與 v 斷接 因此 {請先閱讀背面之注意事項再填寫本頁) 裝---- -----I I ! I 1 I-----

V νς、.施加到字線 WL ·而字線電壓

V

此*操作會預先充電字線W L 位址轉移檢測器（ATD)脈衝中止時邏輯電路4 電晶體τ，^ .一以將子線WL從V斷接.邏輯電路6啟通電 晶體「：， u 以將增壓電容器C B連接$ V:出現跨於電容 器 於雷曰8* . 〜〜 ~阳體ί 1的浼極.i之電壓BUGS Γ K:稱之為 :%¾《 晶體 ---.I,,,- ‘闯阁家 464193 A7 ________ B7 五、發明說明（4 ) 急衝"訊號或電麼’可使字線電容CL依照電容器分配器 的效應而充電。字線電壓VwL增加至高於vc。之值VH， 若一般Vcc=3V，則VH值可為4到5V。 於讀取脈衝期間’字線電壓VWL因升壓而高於供應 電壓V。。’使得充分的電流流過連接到字線WL的記憶體 記憶胞，以確保可靠的讀取操作。然而，於此先前技藝增 壓電路2中存有一個問題，即升壓電壓vh以Vee之變化 而變化’ 係由於溫度和其他狀況而能自行改變β若這 升壓之讀取電壓變得太高’則它會產生一種已知的如"閘 極擾亂"的狀況，於此狀況’當有記憶胞要讀取時，則於 相同字線上之諸記憶胞將會有非所希望的電子存在，而因 此有負電荷移轉至其浮置閘極，此由於高的控制閘極電壓 的關係。於此極端的例子中，會使得一個抹除的記憶胞變 成為程式規劃。 [發明概述] 本發明之目的為提供一種用於快閃電子抹除式可程 式唯讀記憶體（EEPROM)之字線驅動器，其克服了上述先 前技藝之限制。 詳言之’一個快閃電子抹除式可程式唯讀記憶體 (EEPROM)包括有複數個浮置閘極電晶體記憶體記憶胞， 連接到這些記憶胞的複數個字線，和產生低電源供應電壓 於3V大小或更小的電源。一個字線驅動器包括有增壓器， 用來增壓供應電壓以產生字線讀取電壓，此字線讀取電壓 要高於供應電壓，並施加字線電壓到字線。 (請先Μ讀背面之注意事項再填寫本頁) · —--—--—訂-I--—----邊. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 4 91552 經濟部智慧財產局員二漪費合作" A7 B7 __ 五、發明說明（5 ) 位器限制字線電壓的最大值，以防止讀取擾亂。 此上甜位器把夠構置成減少電源供應電壓之最大值變化 量，或者限制實質預定值之最大值。 下鉗位器在讀取操作開始時以預定時間長度限制字 線電壓至最小值’此最小值為高於供應電壓且低於最大 值以確保該等5己憶胞有充分的讀取電流，並減少電源供 應電壓之最小值變化量。 增壓器包括一個連接在電源和諸字線之間之電容 益。上和下鉗位器各包括一個場效電晶體（FET)連接於電 源和電容器之間，和一個調節器用來限制此場效電晶體 (FET)的臨界電墨至一預定值。各調節器包括一個連接有 二極體之NMOS FET，與連接有二極體之PM〇s FET串 聯連接。 從下列之詳細說明’配合所附圖式，本發明之這些 和其他特徵和優點對此技藝方面之相關技術人員將更為明 瞭，其中相同之參考號碼係表示相同之組件。 [圖式之簡單說明j 第1圖係顯示—個先前技藝字線驅動器之增壓電路 的電路圖： 第2圖係顯示第1圖之增壓電路之操作之時序圖： 第3圖是/個快閃電子抹除式可程式唯讀記憶體 HPROM)之簡化電路圖： % 4圖岛相似於第3圖 '但顯示；具有設置成多頁 ο多庫之快究電f抹除式3程式唯讀g隱體 ΐ. :λ语迓W s围罔草蜱準; A :規格〔丨^ : . _ ---I I--1 ! I----------- 訂- - - - ----- {請先閱讀背面之注意事項再填寫本貝) A7 五、發明說明（ 經濟部智慧財產局員i消費合作社印製 第 5圏是一個快閃電子抹除式 可程式唯讀記憶體之 簡化的部份剖視圖，顯示此等記憶胞的元件； 第 6圖疋一個顯不實施本發明之字線驅動器之 囷； 第 7圖是一個顯示第 6圖之字線驅動器的操作時序 圖；和 第 8圖為顯示具有本發明之電源供應電壓之字線 壓與習知技藝相比較時其變化之圖示 〇 [圖號說明] 2 增壓電路 4 邏輯電路 6 邏輯電路 10 快閃電子抹除式 可程式唯讀記憶體（EEPROM) 12 位元線驅動器 13 電源 14、14a、 14b字線驅動器 15 控制器 15a、15t > 區段解碼器 16 快閃電子抹除式可程式唯讀記憶體（EEPR〇M) 18、20 記憶胞庫 30 基板 30a 表面 32 記憶胞 34 源極 36 汲極 38 内介電層 40 通道 44 控制閘極 46 浮置閘極 48 隧道氧化層 49 連接點 50 字線驅動器電路 52 增壓器 54 上鉗位器 56 下鉗位器 c靖先閲讀背面之注ΐ事項再填寫本頁) 泰紙張尺度適用_國國豕標準（CNS)A4規格（210 X 297公爱 6 91552 裝---- 訂---------唉 B7 經，濟部智慧財產局3工消费合作吐：V.炅 五、 發明說明（7 ) 58 邏輯電路 60 邏輯 電 路 62 反相器 64 邏輯 電 路 66 邏輯電路 72 、 74 、 76 曲線 78 '80 轉折點 If 1施本發明之模式] 第 3圖為顯示具有 本發明之優點之- -個 NOR 型 快 閃 電 子抹 除式可程式唯讀記憶體（E EPROM) 1 0的 基 本 架 構 0 此 記憶 體1 0包括複數個核心或記憶胞， 該記 憶 胞 以 列 和 行 之方 式排置成長方形 的矩陣或陣列。 各列配 合 — 條 字 線 ，而 各行配合一條位元線。 若 有n行與m列， 此位元線指定為 BL0 到 BLn « 和 字 線指 定為Wk到Wk。適當的電壓經 由位 元 線 驅 動 器 12 施加到該等位元線， 和適當的電壓經由字線驅動器 14 施 加到 該等字線。由電源1 3在控制器1 5 之控 制 下 j 產 生 施 加到 該等驅動器1 2和 14之電壓，此控制g ? 15 通 常 是 '一 個微 處理器或是在電路板上之狀態機Q 電 源1 3可包括設在 電路板上和/或不 在電 路 板 上 產 生 所 需電 屢之電源供應器： :和開關電路·用 來選 擇 性 地 施 加 電 壓至 驅動器[2和14 此電源供應器可 包括 如 在 此 技 藝 方 面所 已知的充電幫浦 此控制器丨5亦 可個 別 或 體 地 控 制該 等驅動器丨2和！ 4，以定址該等記 憶體 記 憶 胞 以 將作 說明1 電 源1 和控制器 ;4 細部；容若 與本 發 明 要 ；/κ 求：¾ 有特殊的關像 自 1搏彳：汴钵袖的說 m > ·! 柯 ψ- 唯 ' v-.f 電 -------------裝，-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) ..........•.•nitfjr-'JiM ·±^ ____ ,f ,ξ 33 ® t*f, ：» ^~7Τ^：·η 454193

五、發明說明（8 ) 源和如何使用開關電路以施加各 分種不问的電壓至快閃電子 徠除式可程式唯讀記憶體元件的一個 1固代表性例子揭示於美 國專利第5,〇77,691號，名稱為"具右 ^丹有負閘電壓抹除操作 之快閃電子抹除式可程式唯讀記憶體陣列”，於1991年η 月3!日發證給Sameer s. Haddad等人。此專利併入於本 案中將其全部作為參考。 一個記憶想記憶胞係位於字線和位元線的各接點。 各記憶胞包括金屬氧化半導體(M〇s)場效電晶趙(fet)， 具有源極、汲極、閘極氧化層與控制閘極。快閃電子抹除 式可程式唯讀記憶體之記憶胞與傳統的場效電晶體之記憶 胞不同之處在於’㈣電子㈣式可程式唯讀記憶體之記 憶胞額外地包括有在閘極氧化層下面的浮置閑極和遂道氧 化層，和包括控制閘桎β 如第3圖所示之記憶胞係用符號Tn m表示，此處η 是列（字線）數m是行（位元線）數。如所示之各記憶胞之控 制閘極連接到個別之字線，和各記慷胞之汲極連接到個別 之位7L線。所有之記憶胞之源極連接到電源13。 典型地’施加9V到控制閘極，5v到汲極和源極接 地’而將記憶胞程式規劃，如此之程式規劃使得熱電子從 汲極空乏區進入浮置閘極。由移除程式規劃電壓，此注入 的電子陷於浮置閘極中，並產生負電荷，其中此負電荷增 加5己憶胞的臨界電壓至超過的約4V值β 一般施加5 V到控制閘極，1 v到連接至汲極之位元 線’源極接地’並感測位元線電流，而讀取記憶胞β若此 -----—. I--------^---------竣 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺錢+國國家標準（CNS)A4規格（21〇_χ 297公楚一) 8 91552 B7 B7 經濟部智慧財產局員工消費合怍ί+1 ·ϋ f 和# 包括對於各位 和？〇疋選擇電晶體分 五、發明說明（9 ) 記憶胞被程式規劃和臨界電壓相對地高（4V) ’則位元線電 流將為零或者至少相對地低3若此記憶胞未被程式規畫彳或 抹除，則臨界電壓將相對地低（2 V) ’控制閘極電壓將增強 通道，和位元線電流將相對地高。 最妤是使用感測放大器和參考電流陣列來實施讀 取。此等元件之詳細說明並非本發明訴求的主題。 有幾種方法可以抹除記憶皰。於一種配置中，一般 由施加〗2 V至源極，控制閘極接地，並使汲極浮置而 抹除一個記憶胞。此使得這些程式規劃期間注入浮置開極 之電子由F〇wler-N〇rdheim通遂從浮置閘極經由薄遂道氡 化層而移置到源極。另外’可藉由施加一個10V大小之 負電壓至控制閘極，施加5V到源極和允許汲極浮置，而 抹除記憶胞_= 第4圖顯示另一個快閃電子抹除式可程式唯讀記憶 體（EEPR0M)〗6，其除了將諸記憶狍分成為複數個庫 (bank)(已知亦可稱之為頁（page)或區段之外’其 他類似於記憶體U);各可程式唯讀記憶體（££削即6 能被程式規劃、抹除和讀取此記憶體〖6包括第一記憶 胞庠18 h第二記憶胞庳20「於第—庠18之記憶體記憶 胞指禾如第3圖之相同方式：而―..個主要的符號加到此第 .二庫20所指示的記憶胞：庫18和2〇之字線分別連接到 分離之字線驅動器！4a和丨4b 除T記憶體記.憶胞外.各庫 u η:線之選擇電晶體 此等對於庳丨8 '：h ；( -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) .:97 - 經濟部智慧財產局員工消費合作社印製 454193 A7 __B7__ 五、發明說明（) 別指定為S❶至Sn和S。’至S/o此選擇電晶體之汲極連接 到個別之位元線，而此選擇電晶體之源極連接到電晶體的 没極’乃對於字線WL0至\^1^和WL0'至WLm·。 選擇電晶體不同於記憶體記憶胞電晶體，其差別在 於他們是傳統的金屬氡化物半導體場效電晶體（m〇sfet) 和缺少浮置閘極《此選擇電晶體是開關元件而非記憶體元 件。對於庫18之選擇電晶體之閘極連接到區段解碼器15a 之庫選擇輸出BS〖，而對於庠20之選擇電晶體之閘極連 接到區段解碼器15b之庫選擇輪出bS2。 於庫18中記憶胞之源極連接到共同電源供應電壓

Vssl ’而於庫20中記憶胞之源極連接到共同電源供應電 壓 Vss2。 由施加邏輯高訊號至庫選擇線BSi而選擇庫18’此 庫選擇線BSt啟通電晶想SG至Sn和連接位元線至BLn 到下面的記憶想記憶胞。由施加邏輯低訊號至庫選擇線 BS,而停止選·擇庫18’此選擇線BS!關斷電晶體30至Sn， 並將記憶體記憶胞與位元線斷接》於一個本質上相似之方 法由使用庫選擇訊號BS2和選擇電晶體Sn，，而使得 選擇庫20和停止選擇庫20。除了依序並獨立地執行於庫 18和20之程式規劃、抹除和讀取操作外，記憶體16之 操作本質上是類似於記憶體10之操作》 第5圖是一個簡化的橫剖面視圖，顯示記憶體10或 16之個別之記憶體記憶胞的構造。此記憶體形成在一個 矽或其他的半導體基板30上。三個可抹除之記憶體記憶 (請先閲讀背面之注意Ϋ項再填寫本頁) 裝 訂---------^ 本紙張尺度適用中國固家標準（CNS)A4規格（210 X 297公釐） 10 91552 經濟部智慧財產局員工消費合"!1Er'Tr. A7 _______B7 ___ 五、發明說明（U ) 胞32顯示形成在一個基板30之表面30a上，各包括一個 金屬氧化半導體（MOS)場效電晶體（FET)的結構具有源極 34、汲極36'内介電層38，和在隧道氧化層48下面的通 道40。一個多晶矽控制閘極44形成在各柵氧化層3 8上， 而一個多晶矽浮置閘極46和隧道氧化層48形成在通道40 上之控制閘極44的下邊。 各對的記憶胞32排置成共用源極34和汲極36。源 極3 4連接到一個共用源極線，而位元線連接點4 9形成於 各及極3 6上。 依照本發明，顯示於第3和4圖之字線驅動器包括 如第6圖所示之對於各字線WL之字線驅動器電路50: 電路50包括字線增壓器52、上鉗位器54和下鉗位器56。 此線WL的電容指示為CL，如上參照第1圖之說明。 增壓器52包括增壓電容器CB和邏輯電路58，此增 屋電容器CB與電容CL連接於V和字線WL之間之PMOS 電晶體T3串聯連接，而邏輯電路58之一個輸入連接以 接收位址轉移檢測器（AT D)脈衝，而另一個輸入連接至字 線WL。邏輯電路5 8之輸出連接到電晶體T 3的閘極 增1器52同時也包括具有汲極連接到之PMOS 電晶體Τ4 ’和具有源極連接到地的nM()s電晶體丁5 :茲 假設第3圖所示之.電源】3有第一端子連接於電源V. 和第二端子，具有低電壓.於此例如鸟接地或，者0 Y 電 晶體了 4之汲極因此連接到第，,.踹Γ.命電晶體源 丨極連接到電源！ 3的第二端：? L______________________________ ”靖 Li 國國家:厂^ - ..................... {請先閱讀背面之注意事項再填寫本頁) 裝 454193 A7 __ B7 五、發明說明（12 ) 本質NMOS電晶體T6和T7串聯連接於電晶體T4和 T5之間。本質電晶體不同於傳統的NMOS電晶艎，本質 NMOS電晶體具有較低的臨界電壓。例如，傳統的nm〇S 電晶體的臨界電壓是在〇 8到0.9V大小，而本質NMOS 電晶體的臨界電麼則是在〇. 4到〇. 5 V大小<*電晶體T 7的 閘極連接到V。。。 增壓器52更進一步包括有邏輯電路60，具有輸入連 接以接收位址轉移檢測器（ATD)訊號之輸入，和具有經過 反相器62連接到電晶趙T4的閘極。此邏輯電路60的輸 出同時也是連接經過本質NMOS電晶體T8到達電晶體T6 的閘極。電晶餿T8的閘極連接到vee » 上鉗位器54包括連接有二極體的pm〇S電晶體T9， 此電晶體T9與連接有二極體的電晶體τΐο串聯連接，以 電晶體T9之汲極連接到電晶體T6的閘極。此二極體之 連接組合包括電晶艎T9之閘極和没極彼此連接，和電晶 體T10的閘極和汲極彼此連接。 電晶體T10的源極經過NMOS電晶體T 11連接到地。 於輸入端接收位址轉移檢測器訊號之邏輯電路64其產生 輸出連接到電晶鱧T5和T11的閘極。 下鉗位器56包括本質NMOS電晶體T12，此電晶體 T12連接於Vec和電晶體T6的源極之間。下射位器56同 時也包括連接有二極體之PMOS電晶體T13,此電晶體T13 與連接有二極體之本質NMOS電晶體T14和T15串聯連 接。此電晶體T15的源極連接到電晶體T12的閘極，同 (請先閱讀背面之注意事項再填寫本頁)

> H ϋ 1 -*-eJk n n I 經濟部智慧財產局員工消费合作杜印製 本紙張尺度適用中S國家標準（CNS)A4規格（210 X 297公釐） 12 91552 A7 B7 -— ----- 五、發明說明（13 ) 時也經由PMOS電晶體τ丨6接地3電晶體ή 6的閘極接 地以保持T16啟通。邏輯電路66的輸出連接到電晶體Tl5 的閘極^ 邏輯電路58、6〇、64和66接收額外的邏輯控制輪 入’於此將不作詳細的說明3以下將顯示邏輯電路控制驅 動器電路50的其他元件的方法s 字線驅動器電路50於比較參照上述第1圖之方式， 產生字線訊號電壓VWL於讀取脈衝形式。然而，本字線 驅動器電路50包括有鉗位器54和56，該鉗位器54和56 與增壓器32組合操作，以克服那些存在於先前技藝增壓 器電路的問題。上鉗位器54限制B〇〇ST_CL或者“急衝” 電壓的最大值，因此限制字線電壓Vw，此“急衝”電壓 出現在電晶體T6的源極。下鉗位器5 6與增壓器52作用 以施加預先充電電壓i B00ST_CLK。此預先充電電壓之 數量係以νύ,而線性地可變，對於V。約大於2 V。 兹請參照帛7圖，反應於位址轉移檢測器訊號，邏 輯電路58，60，64和66控制驅動器電路52的操作。於 邏輯高位址轉移檢測器訊號期間，邏輯電路58產生邏輯 低輪出訊號以啟通電晶體T3並將字線WL連接至v 邏輯電路60產生低輸出，此低輸出係由反相器 反向U並將電晶艘丁4關斷.'遥輯電路64施加低輸出至 電阳體.m的閘極.此,低輪出將電晶體-门丨關斷和施加 高的輸出到電晶體Ί 5的問極此高輸出將電晶體Η啟 4這些條件使得丨：細1立器、ϋ效地與增壓器斷接 J ,. ^ -:Ϊ(. :七r '· 1 ^ '"ΐ ^ ' 1 ; ' X Μ··... . .Ot»』 "·琦先閱讀背面之注意事項再填寫本頁) -裝 ----訂---------線---- 經濟部智慧財產局員工消費合岬社印；^ 454193 A7 _____B7___ 五、發明說明（W ) 或者解除活動。邏輯電路66產生低輪出，此低輸出將電 晶體T15關斷，並將下鉗位器56從增壓器52斷接·» (諳先閱讀背面之注意事項再填寫本頁) 增壓動作由位址轉移檢測器訊號的下降波緣所起 始。於位址轉移檢測器後，邏輯電路58將電晶體T3關 斷2到5毫微秒（ns) ’藉此當起始預先充電後，將字線WL 從Vcc斷接。於增壓動作的初始期間，由邏輯電路60和64 使上鉗位器54 —般維持2至5毫微秒（ns)之斷接。邏輯 電路包括有計時器（未顯示），用來控制邏輯電路58、60、 64和66，以執行這些操作。 反應位址轉移檢測器訊號（ATD)之下降波緣，邏輯電 路66啟通電晶體T15’而完成從Vcc經由電晶體T13到T16 而接地之電路通路。116是一個漏洩裝置可防止由於上升 的B00ST_CLK電壓和電晶體τ 12的源極到閘極電容性 耦合而過度增壓Ή2閘極電壓。在電晶體T15和T16之 連接點電磨施加到電晶體T12的閘極，此電晶體T12被 啟通並預先充電增壓電容器CB到0V和大約iv之間， 線性地相依於V。。。 經濟部智慧財產局員工消費合作社印製 當參照第7圖’如由b〇〇ST_CLK的電壓曲線於68 部伤所示’由於電晶體T12的射位作用，此CLK 電壓增加。然而，B〇〇ST_CLK能達到之最大的電壓由下 射位器56所限制至最小值vl。於此方法，預先充電 BOOST_CLK至電壓V卜此下鉗位器56的作用係減少升 壓的字線電壓的變化對於V。。的變化，將如下之說明。 2到5ns時間周期載止後，邏輯電路6〇產生 本紙張尺度適用中S國家標準（CNS)A4規格（210 X 297公3 ) 14 91552 經濟.部智慧和產局員工消費合ί·ΐ.1·£. *.ϊ A7 -----δ7____ 五、發明說明（15 ) 出’以啟通電晶體T4與T6，而邏輯電路64啟通T11以 連接上鉗位器54至增壓器52。T5維持關斷。 於這些條件下’增壓電容器CB經過電晶體T4與T6 而連接到V,。，並產生主要的“急衝，’電壓。此引起字線 電壓上升超過Vce ’如第7圖令70所示。然而，此 BOOST_CLK電壓由上鉗位器54限制於最大值VH，而因 此防止此字線WL增加到一個會引起閘極擾亂之位準。上 甜位器5 4之作用亦同時減少字線電壓對於變化之變 化。 一個預定的時間以後，例如從位址轉移檢測器脈衝 5〇ns中止後’邏輯電路6〇和64產生低的輸出，此低的 輸出會關斷電晶體T4和T11，並將上鉗位器54從增壓器 52斷接。T5啟通著，、字線電壓然後由未顯示之準備用於 其他操作之電路降低至零。 上甜位器54由施加預定的閘極電壓至電晶體τ6而 操作。若生成跨於增壓電容器CB上和出現於電晶體丁6 的源極之急衝電壓 '企圖超越電晶體Τ6的閘極電壓，則 電晶體Τ6將關斷.並將電容器CB從ν關接^如此可 防止電容器CB進一步放電，並可防止BOOST c[ Κ電麼 超過最大值VH。 施加到電容器CB之最大BOOST CLK電壓.由電晶 體f ί 9和T 1 0的臨恭電壓所決定 詳言之，此最大的 電壓為 V,、 νπν V].:.丨莫取 ντ ' ντ ' :才別為電晶體ή t u!和！ 6 t臨界電壓 ...,;ϋ ·、 t 、-國國冢標《 iCNi Μ;規m:.: U't. ----------一一 q 55::.- -------------裝--------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 454193 A7 _____B7___ 五、發明說明（16 ) T6具有源極至閘極電容，其由虛線之C6表示β此提供一 個增壓器之效果’可產生電流流經電晶體T9、Τ10和Τ11， 並能夠使此臨界電壓下降產生跨於電晶體T9和Τ10上。 設有電晶體Τ8’以使邏輯電路60與增壓電壓隔離。 下翻位器56相似於上甜位器54之方法作用，由施 加預定的相對於VL值之最小電壓至電容器CB。施加到 電容器CB之電壓VL相等於電晶體Τΐ2、τΐ3和Τ14的 臨界電壓的總合β 於鉗位器54和56，串聯連接的pm〇S與NMOS電 晶艘是想要能夠取消相依於臨界電壓變化之處理。電晶體 Τ12製造得較電晶趙Τ13到Τ15大些，因為它必須於預 先充電期間68通過全部的用於增壓電容器CB的充電電 流。 如上所述’本字線驅動器電路50能設計以限制最大 和最小之增壓器電壓至預定的限制值。或者，此驅動器電 路50能設計成使得最大和最小增壓器電壓允許依於V。。 而產生變化’但此變化要遠低於先前技藝者。 於一個典型的字線增壓器電路具有標稱之供應電壓 值 ν“ = 3ν，Vee 的實際值將在 )^11=2.771 到 Vc。max = 3.6V 之大小範圍内變化。於此較佳範例中，本字線驅動器電路 能設計成限制讀取字線電壓之升壓值至相對應4V到4.6 V 大小範圍内。 如第8圖中曲線72所示，其為第1圖中所示之先前 技藝增壓器電路2能以數學式子表示，對於v。。之字線電 (諳先閱讀背面之注意事項再填寫本頁)

ί I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 16 91552 A7

五、發明說明（口） 壓VWL的變化可表示為 經濟部智慧財產局員工肖費合：n:社"". VWL = [ CB / ( CB + CL ) +1 J vcc 其中於此方程式中之CB和CL是增壓電容器CB與 字線電容CL的電容值。比率CB/(CLi*CB)為已知之,，增壓 比”Br。曲線彳艮陡，表示有大的VWL對V。。變化a 曲線74顯示僅設有上鉗位器54 σ 一旦V(；e高到足夠 制動钳位器機構’則字線電壓隨耦著Vce而不似曲線72 那麼陡，表示有較少之整體變化。 曲線76顯示設有上鉗位器54和下鉗位器56之例子。 ▽wl的變化能表示為

VWL= [ 1-CB / ( CB + CL ) 1 V 而且疋低於其他的二個例子。例如，對於增壓比B r = 〇 6 , 則對於先前技藝配置之變化將是= 1.6 V“，而= 為僅具有上鉗位器54，和VWL = 〇.4V“為設有上和下鉗位 器。 於第8圖中可以看出’有—個轉折點78，在這兒由 於上鉗位器54的作用而使曲線74從曲線72中分岔出， 和-個轉折點8 0，在那由於下紺位器5 6的作用而使西線 76從曲線74中分岔出。 综上所述本發明克服了先前技藝的缺點，並提供 了 —個包括升壓電路之字線驅動器.此升歷電路排除閘極 邊亂和產生較迄今所完成者更泜字線電壓變化之供應電 ® 它同時也保證Γ 個最π.讅取電壓 於接觉本說明書之.敎亍後.此技藝方面的那些相關ΐ ’ WL- ^ -----------------_ j m··、.ί π 阄祝家標革 ΆϋΑ 丨規格λ 37 v:琴一… ：'〜—--------—_一 (請先閱讀背面之注意事項再填寫本頁) _裝--------訂---------線--------- 454193 A7 _____B7___ 五、發明說明（18 ) 技術人員可以對本發明作各種修佛’而不會偏離本發明之 範圍》譬如’從第6圖中可以看出，電晶體丁13到T15 能夠與電晶艘Τ12串聯連接。然而，如此之實施將不會 比原實施例令所安排者為佳’因為如此之實施須將電晶體 Τ 1 3至Τ1 5增加到電晶趙τ〗2的大小》原實施例中所示 之安排允許電晶趙Τ13到ΤΙ5有較小的尺寸，而仍能施 行將所希望的閘極偏壓加到電晶體Τ12的功能。 [工業上的利用性] 本發明一般係關於微電子積體電路技藝，尤其是關 於用於快閃電子抹除式可程式唯讀記憶體（EEPROM)之字 線驅動器。 -----—————I — · * I f I I---^ -----II I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 91552

Claims (1)

1. B8 CS D8 申請專利範圍 經濟部智慧財產局薅工^4-1. 種快閃電子抹除式可程式唯讀記憶體（EEPR0M) ί 10)，包括： 複數個浮置閘極電晶體記憶體記憶胞（32); 字線（WL)，連接至記憶胞（32): 電源C13)’用來產生供應電壓；和 字線驅動器（50)，連接到字線〔孔），該驅動器（5〇) 包括： 增壓器（52)，用來增壓供應電壓以產生高於供應 電壓之字線電壓，並將字線電壓供應至字線（WL):和 上甜位器（54)，用來限制字線電壓的最大值。 2，如申請專利範圍第1項之快閃電子抹除式可程式唯讀 圯憶體（EEPROMK10)，其中該上鉗位器（54)配置以減 少一數量，由此減少之數量使該最大值在供應電壓下 而增加。 3. 如申請專利範圍第丨項之快閃電子抹除式可程式唯讀 記憶體（EEPR〇M)(1〇)，其中該上鉗位器（54)配置以限 制該最大值至實質之預定值。 4, 如申請專利範圍第1項之快閃電子抹除式可程式唯讀 記憶體（EEPROMK10) '其中： 增壓器「52)包括電容_卜該電容器旧)連接 於電源（1 3 )和字線（WL )之間：而互 上甜位器ί 54 )連接於電源；丨3 :,和電容器U:R ':之 1. 間 如申請專利te圍第.丨項_ .ΐ快： m·,··- ------------------------------------------ I邊Τ j :¾ S友痄9 :t:N :·」Α;現f各「：丨:π λ f '€ * if' m 唯ii -----I------- I I I----l J1T·------ I i 〈請先閱讀背面之注意事項再填寫本頁) 蛵濟部智.¾財產局員工消費合泎社印*'Jft 20 454193 篮 C8 -------- D8 六、申請專利範圍 記憶體（EEPR0M)(1 0)，其中該上鉗位器（54)包括： 場效電晶體（FET)(T6)，該場效電晶體（T6)連接於 電源（13)和電容器（CB)之間；和 調節器（T9, T10) ’用來限制此場效電晶體的閘極 電壓至實質之預定值β 6. 如申請專利範圍第5項之快閃電子抹除式可程式唯讀 記憶體（EEPROMK 1 0)，其中該調節器（Τ9，Τ10)包括連 接有二極體之NMOS FET(T9)’與連接有二極體之pm〇S ΡΈΤ(ΤΙΟ)串聯連接。 7. 如申請專利範圍第5項之快閃電子抹除式可程式唯讀 記憶體（EEPROM)(10)，其中： 電源（13)包括第一端子（Vcc)，於此端子供應有電 壓，和第二端子（接地）’於此端子之電壓要低於供應 之電壓； 場效電晶體（FET)(T6)連接到第一端子（u ;和 調節器（T9, T10)連接於該場效電晶體之閘極和第 一端子（接地）之間。 8，如申請專利範圍第7項之快閃電子抹除式可程式唯讀 記憶體（EEPROM)(10) ’其中該調節器（T9 T10)包括連 接有二極體之NM0SFETCT9)’而與連接有二極體之pM〇s FET(TIO)串聯連接。 9.如申請專利範圍第1項之快閃電子抹除式可程式唯讀 記憶體（EEP ROM) (10),進一步包含有下射位器（μ)， 用來對於預定時間之長度’限制字線電壓至高於供 本纸張尺度過用中國國家標準（CNSM4規格（210 X 297公釐） 91552 ----------- 1 裝--------訂---------線. I (請先閲讀背面之注意事項再填寫本頁) 88859 ABCD f A. 快問電f抹除式Η]程式唯續 <'申請專利範圍 電壓且低於該最大值之最小值。 1 0.如申請專利範圍第9項之快閃電子抹除式可程式唯讀 記憶體（EEPROM)(10)，其中： 增壓器（52)包括電容器（cb) ’該電容器（CB)連接 於電源（13)和字線（WL)之間：和 下鉗位器（56)連接於電源（i3)和電容器（CB)之 間。 11. 如申請專利範圍第10項之快閃電子抹除式可程式唯讀 5己憶體（EEPROM )(10)，其中該下鉗位器（w)包括： 場效電晶鱧（FETKT12) ’連接於電源（丨3)和電容 器（CB)之間；和 調節器（Π3，Τ14) ’用來限制該場效電晶體 (FET)(T12)之閘極電壓至實質之預定值a 12. 如申請專利範圍帛U ^快閃冑子抹除式可程式唯讀 記憶體（EEPROM)UO)，其中調節器（Ti3，n4)包括連接 有二極體之NM〇S FETm3)，而與連接有二極體之pM〇s FET(T14)串聯連接。 .13、如申請專利範圍第I丨項之快閃電子抹除式可程式唯讀 言己憶體（EEPROM.K10 ) >其中： 電源U3 ;包括端子於此端子供應有電壓： 場效電晶體（FEOU2」連接於端子（v }:和 調節器，丁 13.TMP連接於場效電晶體;:prn(i2; 之問極和端子；V 、之間. 4 τ申請專利範圍第：;j項 -------------裝.-------訂---------線 (清先閱讀背面之注意事項再填寫本頁) 1: 888ϋ ABCS 454193 六、申請專利範圍 記憶體（EEPROMK10)，其中調節器（Τ13，Τ14)包括連接 有二極體之NMOS FETCT13)’而與連接有二極體之pm〇s FETCT14)串聯連接。 15· —種字線驅動器（50)，包括： 增壓器（52)，用來增壓供應電壓以產生高於供應 電壓之字線電壓；和 上鉗位器（54)，用來限制該字線電壓之最大值。 16. 如申請專利範圍第15項之字線驅動器（50)，其中該上 鉗位器（54)配置以減少一數量，由此減少之數量使該 最大值在供應電壓下而增加。 17. 如申請專利範圍第15項之字線驅動器（50)，其中該上 射位器（54)配置以限制該最大值至實質之預定值。 18. 如申請專利範圍第15項之字線驅動器（50)，其中： 增壓器（52)包括電容器（CB)，該電容器（CB)連接 於供應電壓和字線（WL)之間：和 上鉗位器（54)連接於供應電壓和電容器（CB)之 間。 19·如申請專利範圍第18項之字線驅動器（50)，其中該上 甜位器（54)包括： 場效電晶體（FET)(T6)，該場效電晶體（Τ6)連接於 供應電壓和電容器（CB)之間；和 調節器（T9, T10)，用來限制此場效電晶體（T6)的 閘極電壓至實質之預定值。 20·如申請專利範圍第19項之字線驅動器（50)，其中該調 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 22 91552 -------------^-----*---訂---------線 I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 經濟部智.«:'.'-財產局3'工」-3.费合3 4^: 器：CB Λ8 B8 C8 08 τ'中請專利範圍 節器（Τ9，Τ10)包括連接有二極體之NMOS FET(T9)，與 連接有二極體之PMOS FET(TIO)串聯連接= 21·如申請專利範圍第19項之字線驅動器（50)，其中： 由電源（1 3 )產生供應電壓，該電源（1 3 )之第一端 子（Vc,.)供應有電壓，和第二端子（接地），於此第二端 子之電壓要低於該供應電壓： 場效電晶體（FET)(T6)連接到第一端子；和 調節器（T9, T10)連接於該場效電晶體之閘極和第 —端子（接地）之間。 22. 如申請專利範圍第21項之字線驅動器（.50)，其中該調 節器（T9, T10)包括連接有二極體之NMOS FET(T9)，而 與連接有二極體之PMOS FET(TIO)串聯連接。 23, 如申請專利範圍第15項之字線驅動器（50)，進一步包 含有下鉗位器（56)，用來對於預定時間之長度，限制 字線電壓至高於供應電壓且低於該最大值之最小值3 24‘如申請專利範圍第23項之字線驅動器（50)，其中： 增壓器（52.)包括電容器（CB) ’該電容器（CB)連接 於供應電壓和字線之間：和 下鉗位器（:56;連接於供應電壓和電容器（CB!之 間。 25.如申請專利範圍第？4項之字線驅動器其中該下 鉗位器（56」包括' 場效電晶體u FET .: H 連接扩供應電麼和電容 間 和 -------------裝--------訂---------線-------- (請先閱讀背面之注音？事項再填寫本頁) S -ψ： it -a A8B8C8S 454 】93 六、申請專利範圍 調節器（T13，T14)，用來限制該場效電晶體 (FET)(T12)之閘極電壓至實質之預定值。 26·如申請專利範圍第25項之字線驅動器（50)，其中該調 節器（T13，T14)包括連接有二極體之NMOS ΡΕΤ(Π3)， 而與連接有二極體之PMOS FETCT14)事聯連接。 27.如申請專利範圍第25項之字線驅動器（50)，其中： 場效電晶體（FET)(12)連接於供應電壓；和 調節器（T13，T14)連接於場效電晶體（FETK12)之 閘極和供應電壓之間。 28·如申請專利範圍第27項之字線驅動器（50)，其中該調 節器（Τ13，Τ14)包括連接有二極體之NMOS FETCT13) ’ 而與連接有二極體之PMOS FETCT14)串聯連接。 1-— ^1 I - - - >^1 ^1 111 ί 衣.t I n I. I ϋ I I t (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公爱） 24 91552