JP4142685B2 - 冗長メモリのブースタ回路を有する半導体メモリ - Google Patents
冗長メモリのブースタ回路を有する半導体メモリ Download PDFInfo
- Publication number
- JP4142685B2 JP4142685B2 JP2005500550A JP2005500550A JP4142685B2 JP 4142685 B2 JP4142685 B2 JP 4142685B2 JP 2005500550 A JP2005500550 A JP 2005500550A JP 2005500550 A JP2005500550 A JP 2005500550A JP 4142685 B2 JP4142685 B2 JP 4142685B2
- Authority
- JP
- Japan
- Prior art keywords
- redundant
- memory
- address
- booster
- address change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
Description
半導体メモリのうち、フラッシュメモリなどの不揮発性メモリは、メモリセルが電源オフでも記憶状態を保持するため、冗長メモリも通常セルと同等の記憶素子で構成される。例えば、通常セルがフローティングゲートやトラップゲートを有するセルトランジスタで構成される場合は、冗長メモリも同じセルトランジスタで構成される。
一方、半導体メモリの電源電圧は、低消費電力化の要請からますます低くなる傾向にある。それに伴い、プログラム動作時には電源電圧を昇圧してプログラム電圧が生成される(例えば特許文献1)。同様の理由から、冗長メモリの情報を読み出す時にも、セルトランジスタのゲートに電源電圧以上に昇圧された読み出し電圧を印加することが求められる。そのために、冗長メモリに読み出し電圧を供給するブースタ回路が設けられる。
この冗長メモリ用のブースタ回路は、アドレスが切り換えられたことを検出して生成されるアドレス・トランジッション・ディテクション信号(ATD)に応答して1回だけ昇圧動作を行い、それにより生成された昇圧読み出し電圧により冗長メモリの情報が読み出され、冗長セルへの切り換え制御が行われる。
上記の目的を達成するために、本発明の一つの側面によれば、通常セルと冗長セルとを有する半導体メモリにおいて、前記冗長セルに関する冗長情報を記憶する複数の冗長メモリと、前記複数の冗長メモリのうち、アドレスに応じて一部の冗長メモリを選択して読み出し動作させる冗長メモリ選択回路と、当該選択された冗長メモリから読み出された冗長情報を保持する冗長情報保持回路と、連続するアドレス変化のそれぞれに応答して、交互 に昇圧動作とリセット動作とを繰り返すことにより前記冗長メモリの読み出し電圧を生成する第1及び第2のブースタ回路とを有し、前記冗長メモリ選択回路は、前記連続するア ドレス変化における最後のアドレス変化後一定時間経過した時点で、前記第1及び第2の ブースタ回路のうち、前記一定時間が経過した時点で昇圧動作が行われているブースタ回 路により生成された読み出し電圧により、選択動作を行うことを特徴とする。
上記の発明の側面によれば、アドレス変化が短時間に連続して発生しても、その都度第1または第2のブースタ回路の一方が読み出し電圧を生成するので、アドレスが最終的に確定した時に選択された冗長メモリの冗長情報を適切に読み出すことができる。
上記の目的を達成するために、本発明の第2の側面によれば、前記最後のアドレス変化 から前記一定時間が変化した時点は、アドレス確定のタイミングであることを特徴とする
。
上記の発明の側面によれば、アドレスが確定するタイミングでブースタ回路が読み出し電圧を生成するので、連続してアドレス変化が発生しても冗長メモリを確定したアドレスにより選択して読み出すことができる。
図2は、本実施の形態における冗長メモリと選択回路及びセンスアンプ・ラッチ回路を示す図である。
図3は、アドレス変化に伴うブースタ回路の問題点を説明するタイミングチャート図である。
図4は、本実施の形態におけるブースタ回路の具体例を示す図である。
図5は、ブースタ回路の動作を示すタイミングチャート図である。
図6は、第1のブースタ回路の構成と動作を示す図である。
図7は、ブースタ駆動信号生成回路及び動作タイミングチャートを示す図である。
図1は、本実施の形態における半導体メモリの全体構成図である。この半導体メモリは、フラッシュメモリを例にしている。メモリコアは、通常セルアレイ10と冗長セルアレイ12とを有し、通常セルアレイ10は4つのセクタSEC0〜SEC4を有し、冗長セルアレイ12は1つの冗長セクタRSECを有する。そして、通常セルアレイ内の不良ビットを有するセクタが冗長セクタに置き換え可能に構成されている。外部から供給されるアドレスADDは、アドレスバッファ18に入力され、その入力されたアドレスが各デコーダに供給される。XアドレスADDxはXデコーダXDECに供給され、YアドレスADDy及びセクタアドレスADDsはYデコーダYDECに供給され、冗長メモリの選択に必要なアドレスADDrは冗長デコーダに供給される。通常セルアレイ10側と冗長セルアレイ12側にはそれぞれYゲート14,16が設けられ、それぞれ対応するデコーダからの選択信号によってコラム選択が行われる。また、Yゲート14,16の出力は読み出し回路20にて検出され、外部に出力される。
冗長メモリ22には、置き換え対象のセクタアドレスなどの冗長情報が記憶され、ブースタ回路36により生成される昇圧された読み出し電圧VRGにより読み出し可能状態になる。また、冗長メモリには、確定した冗長アドレスADDrにしたがって冗長デコーダ26により選択された冗長メモリを選択し駆動する選択回路24が設けられている。選択回路24により選択された冗長メモリのデータは、センスアンプ・ラッチ回路28により検出されラッチされる。従って、冗長メモリ22のうち、一部の冗長メモリのみが選択され、読み出し駆動されて、読み出されたデータがラッチ回路28に保持される。ラッチ回路28に保持された置き換え対象のセクタアドレスとアドレスバッファ18からのセクタアドレスADDsとが比較回路30にて比較され、一致するときは、冗長信号S30により、通常セルアレイのYデコーダYDECが非活性にされ、冗長セルアレイのYデコーダYDECrが活性化される。これにより、通常セルアレイのセクタは非選択になり、冗長セルアレイの冗長セクタが選択される。比較回路30が不一致を検出すると、通常セルアレイのセクタが選択状態になる。
ATD生成回路32は、外部アドレスADDの変化を検出して所定時間Hレベルになるアドレス変化検出パルスATDを生成する。外部アドレスADDが変化して所定時間アドレス変化がなければアドレスが確定したものとみなされ、アドレス変化検出パルスATDのLレベルに応答してイコライズ信号生成回路38がイコライズ信号EQを生成する。このイコライズ信号EQに応答して、メモリのコア部分の動作が開始する。従って、イコライズ信号は、各デコーダに供給されている。つまり、イコライズ信号EQがHレベルになるタイミングがアドレス確定タイミングである。
また、ATD生成回路32が全てのアドレス変化に応答して生成する短パルスの検出パルスATDxに応答して、ブースト駆動信号生成回路34は、ブースタ回路36の昇圧動作とリセット動作を制御する第1及び第2のブースト駆動信号ATD1,ATD2を生成する。ブースタ回路36は、後述するとおり、第1及び第2のブースト駆動信号ATD1,ATD2に応答して昇圧動作とリセット動作を交互に行う第1及び第2のブースタ回路を有する。
図2は、本実施の形態における冗長メモリと選択回路及びセンスアンプ・ラッチ回路を示す図である。冗長メモリ22−0は、フローティングゲートまたはトラップゲートを有する冗長メモリトランジスタRM0を有し、そのコントロールゲートには読み出し電圧VRGが印加される。また、ドレイン側にはプログラム動作のためのインバータ50とレベルシフト回路51とが設けられ、プログラム時の選択信号S0がHレベルの時に、冗長メモリトランジスタRM0のドレインにプログラム電圧VPRGMが印加される。更に、ソース側には消去動作のための消去電圧VERが印加され、プログラム動作、読み出し動作時においてこのソース電圧VERはグランドレベルになり、消去動作時においてこのソース電圧VERは高いレベルに制御される。もう一つの冗長メモリ22−1も上記と同様の構成である。
冗長メモリ24に冗長情報を書き込むときは、選択信号S0,S1により冗長メモリトランジスタのゲートにプログラム電圧VPRGMを印加して、フローティングゲートまたはトラップゲートに電子を注入する。これにより冗長メモリトランジスタの閾値電圧が高くなる。
選択回路24は、それぞれトランジスタ24−0,24−1からなり、それぞれのゲートには冗長デコーダ26からの選択信号SEL0、SEL1が供給され、導通状態にされる。そして、センスアンプ・ラッチ回路28は、冗長メモリに共通の負荷トランジスタ40を有する。
冗長メモリの読み出し動作では、アドレスが確定した時点でイコライズ信号EQに応答して冗長デコーダ26が選択信号SEL0.SEL1を供給し、選択回路24のいずれかのトランジスタを導通状態にする。この時、各冗長メモリトランジスタのゲートには、ブーストされた読み出し電圧VRGが供給されている。従って、冗長メモリトランジスタRM0,RM1の閾値状態に応じてドレイン電流が発生し、電圧比較回路41がそのドレイン電圧とレファレンス電圧REFとを比較し、その検出した冗長データをラッチ回路42がラッチする。
従って、この冗長メモリトランジスタRM0,RM1には、選択回路24で選択されたトランジスタにのみドレイン電流が発生して読み出し駆動され、全ての冗長メモリトランジスタにドレイン電流が発生することはなく、低消費電力化されている。しかも、選択回路24は、アドレスが確定した時点で選択動作を行うので、冗長メモリに供給される読み出し電圧VRGは、アドレス確定時において確実に昇圧されたレベルにされている必要がある。
図3は、アドレス変化に伴うブースタ回路の問題点を説明するタイミングチャート図である。図1で説明したとおり、ATD生成回路32はアドレスが変化するとアドレス変化検出信号ATDをHレベルにし、アドレス変化後所定の時間T0経過するまでそのHレベル状態を維持する。そして、所定時間T0経過した時点でアドレス確定とみなし、ATD生成回路32はアドレス変化検出信号ATDをLレベルにする。それに応答して、イコライズ信号EQがHレベルに変化する。
この動作で問題となるのは、アドレスが所定期間T0経過する前に再度変化した場合である。このアドレスの再度の変化に応答して、アドレス変化検出信号ATDのHレベル期間は延びて、アドレスが確定するタイミングが遅れることになる。しかし、ブースタ回路がアドレス変化検出信号ATDのHレベルに応答して昇圧動作を行って、ブースタ出力BOOSTと読み出し電圧VRGが昇圧されても(図中B1)、その昇圧状態は短時間でなくなり、リセット期間RSTを経て再度昇圧動作を行う必要がある。このリセット期間RSTを経て再度昇圧された場合(図中B2)、メモリコアの動作開始を制御するイコライズ信号EQのHレベルのタイミングに間に合わないケースが発生する。
このようなブースタ回路の問題は、ブースタ回路が1回の昇圧動作しか行わないことによるが、アクセスされるたびに冗長メモリが読み出されるので、そのための読み出し電圧を生成するブースタ回路はできるだけ簡単な回路構成であることが好ましく、長い時間にわたり昇圧された読み出し電圧のレベルを維持する回路構成は消費電力の観点から採用することは好ましくない。
図4は、本実施の形態におけるブースタ回路の具体例を示す図である。ブースタ回路36は、第1のブースタ回路60と第2のブースタ回路70とを有する。第1のブースタ回路60は、第1のブースタ駆動信号ATD1がHレベルになるときに昇圧動作を行い、Lレベルになるときリセット動作を行う。同様に、第2のブースタ回路70は、第2のブースタ駆動信号ATD2がHレベルになるときに昇圧動作を行い、Lレベルになるときリセット動作を行う。第1及び第2のブースタ駆動信号ATD1,2は、交互に生成されるので、第1及び第2のブースタ回路60,70は交互に昇圧動作とリセット動作を繰り返す。
レベルシフト回路61、71は、第1及び第2のブースタ駆動信号ATD1,ATD2のHレベルに応答して、制御信号S61,S71をLレベルにし、Pチャネルトランジスタ62,63及び72,73を導通し、第1及び第2のブースタ回路60,70が昇圧したブースト信号BOOST1,2を読み出し電圧VRGとして出力する。つまり、第1及び第2のブースタ駆動信号ATD1,2の電源レベルVccが昇圧レベルにレベルシフトされる。
このブースタ回路36により生成された読み出し電圧VRGは、複数の冗長メモリ22に供給され、冗長デコーダ26により生成された選択信号SEL0−SELnに対応する冗長メモリトランジスタRM0−RMnがセンスアンプ28Aに接続され、データ読み出し動作が行われる。
図5は、ブースタ回路の動作を示すタイミングチャート図である。時刻t1でアドレス変化が発生すると、ATD生成回路32がアドレス変化検出信号ATDをHレベルにする。このアドレス変化に応答して検出パルスATDxが生成され、第1のブースタ駆動信号ATD1がHレベルになる。それに応答して、第1のブースタ回路60が昇圧動作を開始し、選択信号S61がLレベルになり、昇圧されたブースト電圧BOOST1が読み出し電圧VRGとして冗長メモリ22に供給される。
更に、最初のアドレス変化からアドレス確定に必要な所定時間T0以内の時刻t2で再度アドレス変化が発生すると、アドレス変化検出信号ATDのHレベルは維持され、検出パルスATDxに応答して第2のブースタ駆動信号ATD2がHレベルになる。それに応答して、第2のブースタ回路70が昇圧動作を開始し、選択信号S71がLレベルになり、昇圧されたブースト電圧BOOST2が読み出し電圧VRGに加えられ、読み出し電圧VRGは昇圧レベルを維持する。この時、第1のブースタ回路60はリセット動作され、次の昇圧動作に備える。
2番目のアドレス変化から所定時間T0経過すると、アドレス確定となり、アドレス変化検出信号ATDはLレベルになり、イコライズ信号EQがHレベルになり、デコーダがデコード信号を確定し、メモリコアが動作を開始する。このタイミングで読み出し電圧VRGは昇圧レベルにされているので、複数の冗長メモリ22のうちアドレス確定により選択された一部の冗長メモリトランジスタが読み出し動作を行い、センスアンプ28Aで検出され、ラッチ回路28Bにラッチされる。従って、アドレス確定時に必要な冗長メモリのみ読み出し動作を行うことができ、更に、センスアンプ回路とラッチ回路を全ての冗長メモリに対して設ける必要はない。
図6は、第1のブースタ回路の構成と動作を示す図である。第2のブースタ回路の構成と動作も同じである。第1のブースタ回路60は、第1のブースタ駆動信号ATD1を入力して制御信号1B、2Bを生成する制御信号生成部60Aと、インバータ65,66と、インバータ67と、Pチャネルトランジスタ68と、キャパシタ69とを有する。図6(B)のタイミングチャートに示されるとおり、第1のブースタ駆動信号ATD1のHレベルに応答して、第1の制御信号1BがLレベルになり、インバータ67がトランジスタ68を介して出力BOOST1を電源電圧Vcc−Vthまで上昇させる。そして、その直後に第2の制御信号2BがLレベルになり、インバータ65,67のトランジスタ65を介してキャパシタ69の電極が電源電圧Vccまで駆動される。それにより、キャパシタ69のカップリング動作により出力BOOST1が電源電圧Vccよりも高い昇圧レベルVppまで上昇する。そして、第1のブースタ駆動信号ATD1のLレベルに応答して、第1、第2の制御信号1B,2BがHレベルになり、第1のブースタ回路がリセットされる。つまり、リセット動作では、トランジスタ66を介してキャパシタ69の一方の電極がグランドレベルに引き下げられ、一方、キャパシタの反対電極である出力BOOST1がインバータ67によりグランドレベルに維持される。このように、このリセット動作には所定の時間を要する。
図7は、ブースタ駆動信号生成回路及び動作タイミングチャートを示す図である。図7(A)に示されるとおり、ブースタ駆動信号生成回路34は、アドレス変化検出信号ATDと検出パルスATDxから、アドレスが変化するたびに第1、第2のブースタ駆動信号ATD1,ATD2を交互にHレベルにする。ブースタ駆動信号生成回路34は、前段と後段の回路からなり、前段は、トランスファゲート80と、Pチャネルトランジスタ82と、インバータ84,85によるラッチ回路で構成され、後段は、トランスファーゲート81と、Pチャネルトランジスタ83と、インバータ87,88によるラッチ回路で構成され、前段と後段はインバータ86を介して接続されている。
図7(B)のタイミングチャートに従って動作を説明すると、時刻t1前においてアドレス変化検出信号ATDがLレベルにあり、ノードN82,N83が共にHレベルにあり、その結果、両駆動信号ATD1,ATD2はLレベルになっている。時刻t1でアドレス変化が発生すると、アドレス変化検出信号ATDがHレベルになり、トランジスタ82,83は非導通状態になり、2つのトラスファーゲート80,81により、前段と後段とが交互に駆動信号ATD1,ATD2を生成する。
時刻t1のアドレス変化で、トランスファーゲート80が短時間導通して信号ATD1のLレベルに応答してノードN82がLレベルになり、トランスファーゲート80が閉じた時にラッチ回路84,85が反転して、第1のブースタ駆動信号ATD1がHレベルになる。この時、トランスファーゲート81も短時間導通するが、インバータ86の出力が未だHレベルであり第2のブースタ駆動信号ATD2は変化しない。但し、第1のブースタ駆動信号ATD1がHレベルになることによりインバータ86の出力はLレベルになる。
次に、時刻t2でアドレスが変化すると、トランスファーゲート81が短い間導通して、ノードN83がLレベルになり、トランスファーゲート81が閉じた時にラッチ回路87,88を反転し、第2のブースタ駆動信号ATD2がHレベルになる。同時に、トランスファーゲート80が導通して、ノードN82がHレベルにされ、第1のブースタ駆動信号ATD1はLレベルにされる。
以上の動作が繰り返されることにより、アドレス変化が発生するたびに、第1、第2のブースタ駆動信号ATD1,ATD2が交互にHレベルになる。この動作は、アドレス変化検出信号ATDがHレベルに間継続する。つまり、アドレスが確定するまで、第1及び第2のブースタ駆動信号ATD1,ATD2が交互に生成され、ブースタ回路36が昇圧された読み出し電圧VRGをイコライズ信号EQに遅れることなく生成する。従って、アドレスが連続して変化しても最終的にアドレスが確定するタイミングで冗長メモリの一部のメモリが読み出し動作を行うことができる。
上記の実施の形態では、第1及び第2のブースタ回路が交互に昇圧動作とリセット動作を行っている。本発明はそれに限定されず、ブースタ回路が3個以上のブースタ回路を有していても良い。その場合は、各ブースタ回路は、アドレス変化に応答して昇圧動作を開始し、一定期間昇圧した後リセット状態に戻る。但し、複数のブースタ回路は、連続するアドレス変化に応答して順次昇圧動作を開始する。そして、連続するアドレス変化の最初のアドレス変化後、複数のブースタ回路が昇圧動作を順次行い、最後のアドレス変化後にアドレス確定タイミングでは、最後に昇圧動作したブースタ回路からの昇圧電圧が読み出し電圧として利用される。このようにすることで、常にアドレス変化に応答して昇圧電圧を生成することができ、後続するアドレス変化に応答して次々に昇圧電圧を生成することで、どのタイミングでアドレスが確定しても昇圧された読み出し電圧を供給することが可能になる。
以上のとおり、本実施の形態によれば、アドレス確定のタイミングで冗長メモリの一部のメモリを読み出し動作させて、冗長情報を読み出すことができ、省電力化と小回路規模化を図ることができる。
Claims (9)
- 通常セルと冗長セルとを有する半導体メモリにおいて、
前記冗長セルに関する冗長情報を記憶する複数の冗長メモリと、
前記複数の冗長メモリのうち、アドレスに応じて一部の冗長メモリを選択して読み出し動作させる冗長メモリ選択回路と、
当該選択された冗長メモリから読み出された冗長情報を保持する冗長情報保持回路と、
連続するアドレス変化のそれぞれに応答して、交互に昇圧動作とリセット動作とを繰り返すことにより前記冗長メモリの読み出し電圧を生成する第1及び第2のブースタ回路とを有し、
前記冗長メモリ選択回路は、前記連続するアドレス変化における最後のアドレス変化後一定時間経過した時点で、前記第1及び第2のブースタ回路のうち、前記一定時間が経過した時点で昇圧動作が行われているブースタ回路により生成された読み出し電圧により、選択動作を行うことを特徴とする半導体メモリ。 - 請求項1において、
前記最後のアドレス変化から前記一定時間が変化した時点は、アドレス確定のタイミングであることを特徴とする半導体メモリ。 - 請求項2において、
前記アドレス確定のタイミングでメモリの動作開始信号が生成されることを特徴とする半導体メモリ。 - 請求項3において、
前記動作開始信号に応答して、前記冗長メモリ選択回路が選択動作を行うことを特徴とする半導体メモリ。 - 請求項1において、
前記読み出された冗長情報に基づいて、通常セルまたは冗長セルのいずれかが選択されることを特徴とする半導体メモリ。 - 請求項1において、
前記第1のブースタ回路が昇圧動作を行う間、前記第2のブースタ回路がリセット動作を行い、前記第1のブースタ回路がリセット動作を行う間、前記第2のブースタ回路が昇圧動作を行うことを特徴とする半導体メモリ。 - 請求項1において、
連続するアドレス変化に対して最初のアドレス変化に応答して、アドレス変化検出信号が生成され、当該アドレス変化検出信号が活性状態の間、前記第1及び第2のブースタ回路が動作状態になり、更に、連続するアドレス変化のそれぞれに応答して第1及び第2のブースタ駆動信号が交互に生成され、当該第1及び第2のブースタ駆動信号に応答して、前記第1及び第2のブースタ回路が昇圧動作を行うことを特徴とする半導体メモリ。 - 通常セルと冗長セルとを有する半導体メモリにおいて、
前記冗長セルに関する冗長情報を複数の冗長メモリに記憶するステップと、
アドレスに応じて、前記複数の冗長メモリのうち一部の冗長メモリを選択して読み出し動作させるステップと、
当該選択された冗長メモリから読み出された冗長情報を保持するステップと、
連続するアドレス変化のそれぞれに応答して、第1及び第2のブースタ回路が交互に昇圧動作とリセット動作とを繰り返すことにより前記冗長メモリの読み出し電圧を生成するステップと、
前記連続するアドレス変化における最後のアドレス変化後一定時間経過した時点で、前記第1及び第2のブースタ回路のうち、前記一定時間が経過した時点で昇圧動作が行われているブースタ回路により生成された読み出し電圧により、選択動作を行うステップと、
を有することを特徴とする半導体メモリの制御方法。 - 請求項8において、
前記最後のアドレス変化から前記一定時間が変化した時点は、アドレス確定のタイミングであることを特徴とする半導体メモリの制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/007104 WO2004109711A1 (ja) | 2003-06-05 | 2003-06-05 | 冗長メモリのブースタ回路を有する半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004109711A1 JPWO2004109711A1 (ja) | 2006-07-20 |
JP4142685B2 true JP4142685B2 (ja) | 2008-09-03 |
Family
ID=33495929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005500550A Expired - Fee Related JP4142685B2 (ja) | 2003-06-05 | 2003-06-05 | 冗長メモリのブースタ回路を有する半導体メモリ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4142685B2 (ja) |
WO (1) | WO2004109711A1 (ja) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2718274B1 (fr) * | 1994-03-31 | 1996-05-24 | Sgs Thomson Microelectronics | Dispositif matriciel de fusibles de redondance pour mémoire intégrée. |
JP3128425B2 (ja) * | 1994-04-08 | 2001-01-29 | 株式会社東芝 | 半導体記憶装置 |
JPH07334999A (ja) * | 1994-06-07 | 1995-12-22 | Hitachi Ltd | 不揮発性半導体記憶装置及びデータプロセッサ |
JP3346273B2 (ja) * | 1998-04-24 | 2002-11-18 | 日本電気株式会社 | ブースト回路および半導体記憶装置 |
JP3693505B2 (ja) * | 1998-08-07 | 2005-09-07 | 富士通株式会社 | 昇圧比を変更するメモリデバイス |
JP3625383B2 (ja) * | 1998-08-25 | 2005-03-02 | シャープ株式会社 | 不揮発性半導体メモリ装置 |
US6134146A (en) * | 1998-10-05 | 2000-10-17 | Advanced Micro Devices | Wordline driver for flash electrically erasable programmable read-only memory (EEPROM) |
JP4394835B2 (ja) * | 1998-11-18 | 2010-01-06 | マクロニクス インターナショナル カンパニー リミテッド | 低パワー集積回路用高速オンチップ電圧発生器 |
JP2000276893A (ja) * | 1999-03-23 | 2000-10-06 | Nec Corp | ブースト回路 |
JP4439683B2 (ja) * | 1999-06-03 | 2010-03-24 | 三星電子株式会社 | リダンダンシ選択回路を備えたフラッシュメモリ装置及びテスト方法 |
JP3586591B2 (ja) * | 1999-07-01 | 2004-11-10 | シャープ株式会社 | 冗長機能を有する不揮発性半導体メモリ装置のための不良アドレスデータ記憶回路および不良アドレスデータ書き込み方法 |
JP3450239B2 (ja) * | 1999-11-24 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体記憶装置及びワード線駆動方法 |
JP2002150789A (ja) * | 2000-11-09 | 2002-05-24 | Hitachi Ltd | 不揮発性半導体記憶装置 |
JP2003123492A (ja) * | 2001-10-04 | 2003-04-25 | Fujitsu Ltd | センスアンプの動作マージンを改善した不揮発性半導体メモリ |
JP2003233996A (ja) * | 2002-02-08 | 2003-08-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2003
- 2003-06-05 JP JP2005500550A patent/JP4142685B2/ja not_active Expired - Fee Related
- 2003-06-05 WO PCT/JP2003/007104 patent/WO2004109711A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2004109711A1 (ja) | 2004-12-16 |
JPWO2004109711A1 (ja) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4392976B2 (ja) | 強誘電体キャパシタの分極状態変化に応じて可変する基準電圧を発生する基準回路を有する強誘電体ランダムアクセスメモリ装置。 | |
KR100338772B1 (ko) | 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법 | |
JP4762986B2 (ja) | 不揮発性記憶装置、および不揮発性記憶装置の制御方法 | |
KR101092013B1 (ko) | 비휘발성 기억 장치의 초기화 제어 방법 및 비휘발성 기억장치 | |
JP2005228475A (ja) | 不揮発性半導体メモリセル配列、および半導体メモリにおいてメモリセル動作を行なうための方法 | |
JP2000137993A (ja) | 不揮発性集積回路メモリ装置とその駆動方法 | |
JP2006286168A (ja) | フラッシュメモリ装置のページバッファ回路 | |
JP2007323808A (ja) | 半導体記憶装置用xデコーダ | |
US7082066B2 (en) | Flash memory having spare sector with shortened access time | |
JP4828520B2 (ja) | 半導体装置およびその制御方法 | |
US6243297B1 (en) | Semiconductor storage device | |
JP4115044B2 (ja) | 電圧発生回路およびそれを備える半導体記憶装置 | |
JP2006286048A (ja) | 半導体記憶装置 | |
JP2000048579A (ja) | メモリデバイス | |
JP4847695B2 (ja) | 不揮発性メモリ素子での電源検出装置及びその検出方法 | |
JP4142685B2 (ja) | 冗長メモリのブースタ回路を有する半導体メモリ | |
US8264274B2 (en) | Non-volatile memory device and charge pump circuit for the same | |
US7085169B2 (en) | Flash memory device capable of reducing read time | |
JP2010257528A (ja) | 半導体集積回路装置 | |
JPH0562484A (ja) | 不揮発性半導体記憶装置 | |
JP5270598B2 (ja) | 不揮発性記憶装置 | |
KR100676614B1 (ko) | 동작 성능을 향상시키기 위한 개선된 구조를 가지는 플래시 메모리 장치 | |
JP2008103033A (ja) | 半導体記憶装置及びこれにおける電力供給方法 | |
JP2004039230A (ja) | ブースト回路 | |
JP2001023384A (ja) | 半導体集積回路装置およびベリファイ電圧の供給方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060522 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080612 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4142685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |