KR100630346B1 - 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법 - Google Patents

독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법 Download PDF

Info

Publication number
KR100630346B1
KR100630346B1 KR1020050060325A KR20050060325A KR100630346B1 KR 100630346 B1 KR100630346 B1 KR 100630346B1 KR 1020050060325 A KR1020050060325 A KR 1020050060325A KR 20050060325 A KR20050060325 A KR 20050060325A KR 100630346 B1 KR100630346 B1 KR 100630346B1
Authority
KR
South Korea
Prior art keywords
word line
power supply
supply voltage
response
clamp
Prior art date
Application number
KR1020050060325A
Other languages
English (en)
Inventor
정종훈
서명규
이효상
방훈진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050060325A priority Critical patent/KR100630346B1/ko
Priority to US11/452,899 priority patent/US7394701B2/en
Priority to TW095124099A priority patent/TWI431635B/zh
Priority to CN2006101011691A priority patent/CN1892914B/zh
Application granted granted Critical
Publication of KR100630346B1 publication Critical patent/KR100630346B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

시스템 온 칩에 임베디드된 메모리 장치의 독출모드시 워드라인 구동회로를 개시한다. 워드라인 구동회로는 독출명령에 응답하여, 전원전압의 레벨 변동을 보상하는 방향으로 용량값이 변하는 클램프 커패시터에 전원전압을 프리차지하여 안정된 독출구동전압을 발생하기 위한 독출 구동전압 발생기와, 워드라인 선택신호에 응답하여 상기 클램프 커패시터에 프리차지된 전하를 워드라인에 분배하는 워드라인 구동기를 포함한다. 따라서, 본 발명에서는 독출모드시 전하 분배방식으로 빠른 시간 내에 워드라인을 구동함으로써 대기모드에서 독출전압을 미리 발생할 필요가 없다. 그러므로, 대기모드에서 불필요한 전력소비를 최소화 시킬 수 있다.

Description

독출모드시 전하분배에 의한 워드라인 구동회로 및 구동방법{Circuit and Method for Driving Word Line by Charge Sharing on Reading Mode}
도 1은 본 발명에 의한 플래시 메모리의 워드라인 디코더의 구성도.
도 2는 도 1의 독출구동전압 발생기의 바람직한 일실시예의 회로도.
도 3은 도 2의 워드라인 구동기의 바람직한 일실시예의 회로도.
본 발명은 독출모드시 전하분배에 의한 워드라인 구동회로 및 구동방법에 관한 것으로 특히 시스템 온 칩(SoC ; System on Chip) 상에 임베디드된 불휘발성 메모리 장치의 독출모드에서 워드라인 구동회로 및 구동방법에 관한 것이다.
휴대폰과 같은 휴대장치는 휴대하기 용이하도록 제품의 경박단소화가 경쟁적으로 진행되고 있다. 따라서, 휴대폰 등에서는 CPU, DSP, 메모리 등을 하나의 원칩 상에 구현하는 SoC 기술이 채용된다. 휴대폰 등에 사용되는 SoC에 탑재된 메모리는 DRAM, SRAM 뿐만 아니라 플래시 메모리와 같은 불휘발성 메모리를 포함한다. 플래시 메모리는 배터리 소모 등으로 전원이 차단되더라도 통신 보안을 위한 암호화 및 복호화를 위한 식별코드값을 안전하게 저장하기 위한 것이다. SoC에 탑재된 플 래시 메모리는 고속 연산동작을 위하여 속도가 빠른 노아형 플래시 메모리가 주로 사용된다.
이와 같은 플래시 메모리는 소거동작, 프로그램 동작, 독출 동작 등의 3가지 동작모드를 가진다. 각 동작모드마다 셀에 인가되는 전압레벨이 각각 서로 다르다. 따라서, 각 셀에 인가되는 워드라인 전압이 동작모드에 따라 선택적으로 공급되어야 한다.
특히 플래시 메모리는 독출동작시 온 셀과 오프 셀을 정확하게 판독하기 위하여 온셀 전류와 오프셀 전류의 차이를 최대화시키는 약 2.6V정도의 일정한 독출구동전압이 요구된다.
이러한 독출구동전압은 외부 전원, 온도변화 및 공정변화에 둔감한 일정한 전압 레벨을 유지하지 않으면 안된다. 왜냐하면 독출구동전압의 변동은 온 셀 및 오프 셀의 부정확한 판독을 야기시키기 때문이다. 따라서, 일반적으로 독출전압은 외부전원, 온도변화 및 공정변화에 무관하도록 내부 독출 구동전압 발생기에서 생성하고 있다.
종래의 독출 전압 발생기는 기준전압과 독출전압을 일정한 저항비로 비교하여 일정한 레벨을 유지하도록 한다. 그러나, 회로동작 특성상 대략 200ns 이상의 긴 세팅 시간이 요구된다. 따라서, 독출명령 이후에 독출전압을 생성할 경우에는 플래시 메모리의 독출속도인 50ns를 만족시킬 수 없게 된다.
그러므로, 통상 독출 구동전압 발생기는 대기모드에서 미리 동작되어 세팅된 독출전압을 생성시켜 놓은 방식을 채택하고 있다. 그러나. 이와 같은 동작 방식은 대기모드에 전력소모를 증가시키게 된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 독출모드시 전하분배에 의해 워드라인을 빠르게 구동함으로서 대기모드시 불필요한 전력소모를 줄일 수 있는 워드라인 구동회로 및 구동방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 회로는 독출명령에 응답하여, 전원전압의 레벨 변동을 보상하는 방향으로 용량값이 변하는 클램프 커패시터에 전원전압을 프리차지하여 안정된 독출구동전압을 발생하기 위한 독출 구동전압 발생기와, 워드라인 선택신호에 응답하여 클램프 커패시터에 프리차지된 전하를 워드라인에 분배하는 워드라인 구동기를 구비한 것을 특징으로 한다.
본 발명에서 독출 구동전압 발생기는 독출명령에 응답하여 전원전압의 레벨 변동을 검출하여 레벨검출신호를 발생하는 레벨 검출기와, 레벨 검출신호에 응답하여 전원전압의 레벨 변동을 보상하는 방향으로 용량값이 변하는 클램프 커패시터에 전원전압을 프리차지하여 독출구동전압신호를 발생하기 위한 전하분배 클램프 회로를 포함한다. 따라서, 전압변동에 따라 용량값이 보상방향 즉, 반비례적으로 변하게 되므로 클램프 커패시터에 저장되는 전하량은 일정하게 유지된다.
레벨 검출기는 전원전압과 제1노드 사이에 연결되고, 독출명령에 응답하여 스위칭되는 독출제어 트랜지스터와, 제1노드와 접지 사이에 직렬로 연결된 n 개의 저항들로 구성되고, 상기 n 개의 저항들 사이에서 각각 분배된 n-1 개의 분압신호 들을 각각 출력하는 전압 분배기와, n-1 개의 분압신호들 각각과 기준신호를 비교하여 n-1 개의 비교신호들을 각각 발생하기 위한 n-1개의 비교기들을 포함한다. 그리고, 전하분배 클램프 회로는 전원전압과 제2 노드 사이에 연결되고, 프리자치신호에 응답하여 스위칭되는 프리차지 트랜지스터와, 제2노드와 접지 사이에 연결된 전하분배 커패시터와, 제2노드와 접지 사이에 병렬로 연결된 n-1 개의 단위 클램프 커패시터들과, 제2 노드와 상기 n-1 개의 단위 클램프 커패시터들 사이에 각각 연결되고, n-1개의 비교신호들 중 대응하는 비교신호에 응답하여 스위칭되는 n-1 개의 클램프 트랜지스터들을 포함한다. 따라서, 전원전압 변동을 디지털적으로 정밀하게 검출할 수 있고, 용량값 변화를 디지털적으로 콘트롤할 수 있다.
클램프 트랜지스터는 전원전압의 레벨이 낮아질수록 턴온되는 트랜지스터의 개수가 증가하도록 PMOS 트랜지스터로 구성하는 것이 바람직하다.
본 발명에서 워드라인 구동기는 전원전압과 상기 제2노드 사이에 연결된 접합 커패시터와, 제2노드와 접지 사이에 연결되고 상기 워드라인 선택신호를 입력하여 반전 출력하는 인버터와, 인버터로부터 반전 출력된 신호를 워드라인에 전송하기 위한 패스 트랜지스터를 포함한다. 여기서 패스 트랜지스터는 셀프 부스팅방식, 또는 셀프부스팅과 펌핑방식을 혼합한 하이브리드 방식 중 어느 것을 사용하여도 좋다.
본 발명의 구동방법은 독출명령에 응답하여 전원전압의 레벨을 검출하고, 검출된 전압레벨에 응답하여 레벨변동을 보상하는 방향으로 클램프 커패시터의 용량값을 가변시키고, 클램프 커패시터를 상기 전원전압으로 프리차지시킨다. 이어서, 워드라인 선택신호에 응답하여 클램프 커패시터에 프리차지된 전하를 워드라인에 분배하여 워드라인을 구동시킨다.
본 발명에서 레벨 검출단계는 독출명령에 응답하여 전원전압을 공급하고, 공급된 전압신호에 응답하여 n-1개의 분압신호들을 발생하고, n-1 개의 분압신호들과 기준신호를 각각 비교하여 n-1 개의 비교신호를 발생한다.
용량값을 가변시키는 단계는 n-1개의 비교신호에 응답하여 전원전압의 레벨이 정상치 이상으로 상승하면 n-1개의 클램프 트랜지스터들의 턴온 개수를 줄이는 방향으로 스위칭시키고, 전원전압의 레벨이 정상치보다 하강하면 n-1개의 클램프 트랜지스터들의 턴온 개수를 늘리는 방향으로 스위칭시켜서 n-1개의 단위 클램프 커패시터들의 병렬 연결 개수를 증감시키는 것에 의해 클램프 커패시터의 용량값을 가변시킨다.
전하를 분배하는 단계는 패스 트랜지스터를 프리차지하고, 워드라인 선택신호에 응답하여 상기 패스 트랜지스터의 입력단에 상기 클램프 커패시터들과 전하분배 커패시터에 차지된 전하를 공급하고, 패스 트랜지스터의 입력단에 공급된 전하에 의해 패스 트랜지스터를 셀프 부스팅시킨 다음에 셀프 부스팅된 패스트랜지스터를 통해 워드라인에 전하를 분배한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명하고자 한다. 이 실시예는 이 기술에 숙련된 자들이 본 발명을 실시할 수 있게 충분히 상세하게 기술한다.
도 1은 본 발명에 의한 플래시 메모리의 워드라인 디코더의 구성을 나타내 고, 도 2는 도 1의 독출구동전압 발생기의 바람직한 일실시예의 회로도이고, 도 3은 도 2의 워드라인 구동기의 바람직한 일실시예의 회로도를 나타낸다. 본 발명에서 플래시 메모리는 시스템 온 칩 상에 임베드된 메모리로 독출구동전압인 2.6V 보다 높은 전원전압(VCCH = 3.3V)을 공급받는 응용분야에 적용된 예를 나타낸다.
도 1을 참조하면, 워드라인 디코더는 2N 개의 워드라인을 구동하기 위하여 2N 개의 워드라인 구동기(WLD0~WLD2N-1)를 포함한다. 즉, 워드라인 디코더는 N비트의 로우 어드레스를 디코딩하여 2N 개의 워드라인 구동기 중 하나를 활성화시켜서 대응하는 워드라인(WLi)을 구동한다. 각 워드라인 구동기는 독출 구동전압 발생기(10), 프로그램 구동전압 발생기(20), 소거 구동전압 발생기(30)로부터 VDR, VPGM, VERS 등을 각각 공급받는다.
도 2를 참조하면, 독출 구동전압 발생기(10)는 레벨검출기(12)와 전하분배 클램프 회로(14)를 포함한다.
레벨 검출기(12)는 전압분배기(DIV)와 비교부(COM)를 포함한다. 전압분배기(DIV)는 전원전압(VCCH)과 제1노드(N1) 사이에 연결되고, 독출명령(RD)에 응답하여 스위칭되는 독출제어 트랜지스터(PM1)와, 제1노드(N1)와 접지 사이에 직렬로 연결된 12개의 저항들(R1~R12)로 구성되고, 상기 12개의 저항들 사이에서 각각 분배된 11개의 분압신호들(VD1~VD11)을 각각 출력한다. 비교부(COM)는 11개의 분압신호들(VD1~VD11) 각각과 기준신호(VREF)를 비교하여 11개의 비교신호들(VC1~VC11)을 각각 발생하기 위한 11개의 비교기들(CP1~CP11)을 포함한다.
각 비교기(CPi)는 기준전압(VREF) 보다 분압전압(VDi)이 낮으면 로우레벨의 비교신호(VCi)를 출력하고 높으면 하이레벨의 비교신호를 출력한다. 따라서, 분압신호(VD11)이 기준전압(VREF) 보다 높으면 비교신호들(VC1~VC11)은 모두 하이레벨로 출력된다. 분압신호(VD11)이 기준전압(VREF) 보다 낮으면 비교신호들(VC1~VC11)은 모두 로우레벨로 출력된다. 따라서, 레벨 검출기는 총 12단계의 레벨을 검출할 수 있다.
전하분배 클램프 회로(14)는 전원전압(VCCH)과 제2 노드(N2) 사이에 연결되고, 프리자치신호에 응답하여 스위칭되는 프리차지 트랜지스터(PM2)와, 제2노드(N2)와 접지 사이에 연결된 전하분배 커패시터(CS)와, 제2노드(N1)와 접지 사이에 병렬로 연결된 n-1 개의 단위 클램프 커패시터들(CC1~CC11)과, 제2 노드(N1)와 11개의 단위 클램프 커패시터들)CC1~C11) 사이에 각각 연결되고, 11개의 비교신호들(VC1~VC11) 중 대응하는 비교신호에 응답하여 스위칭되는 11개의 클램프 트랜지스터들(CT1~CT11)을 포함한다. 클램프 트랜지스터들(CT1~CT11)은 PMOS 트랜지스터로 구성되고 비교신호의 로우레벨에서 턴온되고 하이레벨에서 턴오프된다.
제2노드(N2)에서의 총 용량(Ct)은 다음 수학식 1과 같다
Ct = CS + nCC
여기서 CS는 전하 분배 커패시터의 용량이고
CC는 단위 클램프 커패시터의 용량이고,
n은 턴온된 클램프 트랜지스터들의 개수이다.
따라서, 전원전압(VCCH)이 낮아져 모든 비교신호들이 로우상태이면 클램프 트랜지스터들(CT1~CT11)이 모두 턴온되므로 Ct = CS + 11CC가 된다. 전원전압(VCCH)이 높아져 모든 비교신호들이 하이상태이면 클램프 트랜지스터들(CT1~CT11)이 모두 턴오프되므로 Ct = CS 가 된다. 즉, 전원전압의 레벨이 하강하면 Ct 값이 커지고, 전원전압의 레벨이 상승하면 Ct 값이 작아진다.
그러므로, 전원전압이 커지면 용량값이 작아지고 전원전압이 작아지면 용량이 값이 커지므로 프리차지에 의해 충전된 전하량(Q = CV)은 전원전압의 변동에 관계없이 항상 일정하게 유지된다. 그러므로 프리차지시의 제2노드의 전원전압이 워드라인 구동 동작시에 전하분배에 의해 독출 구동전압(VRD)으로 제2 노드(N2)에 나타나게 된다. 즉, 전원전압이 가장 높은 경우, 단위 커패시터들(CC1~CC11)은 하나도 연결되지 않고 커패시터(CS)만 연결된 경우에는 CS와 CWL 사이에서 전하분배가 이루어진다. 그러므로 CS 양단의 높은 전압이 전하 분배에 의해 2.6V까지 많이 하강하게 된다. 한편, 전원전압이 가장 낮은 경우, 단위 커패시터들(CC1~CC11)이 모두 연결되므로 커패시터(CS)와 단위 커패시터들(CC1~CC11) 모두에 전하가 충전된다. 전하분배시 CS 및 CC1~CC11 모두에서 조금씩 CWL에게 전하를 분배해주므로 CS 양단의 낮은 전압이 전하 분배에 의해 2.6V까지 조금 하강하게 된다. 따라서, 이와 같은 전하분배에 의해 워드라인 구동 동작시에 나타나는 독출구동전압은 전원전압의 변동에 관계없이 전하분배에 의해 항상 일정한 레벨을 가진다.
도 3을 참조하면, 워드라인 구동기(WLDi)는 전원전압(VCCH)과 제2노드(N2) 사이에 연결된 접합 커패시터(CJ)와, 제2노드(N2)와 접지 사이에 연결되고 워드라인 선택신호(WL_ENi)를 입력하여 반전 출력하는 CMOS 인버터(INV)와, CMOS 인버터(INV)로부터 반전 출력된 신호를 워드라인(WLi)에 전송하기 위한 패스 트랜지스터(PT)를 포함한다. 패스 트랜지스터(PT)를 셀프 부스팅 방식으로 구동하기 위하여 패스 트랜지스터(PT)의 게이트를 프리차지시키기 위한 게이트 트랜지스터(GT)를 포함한다. 게이트 트랜지스터(GT)는 소거 구동전압(VERS)에 응답하여 패스 트랜지스터(PT)의 게이트를 약 3.3V로 프리차지시킨다.
따라서, 워드라인 선택신호(WL_ENi)의 액티브 상태, 즉 로우상태에서 인버터(INV)의 출력단에 독출구동전압(VRD)이 인가되어 워드라인(WLi)에 공급되게 된다. 워드라인(WLi)은 기생용량(CWL)을 가지므로 인버터를 통해 클램프 커패시터들(CC1~CC11) 및 전하분배 커패시터(CS)에 차지된 전하가 기생용량(CWL)에 분배되게 된다. 즉, 전원전압의 변동에 관계없이 항상 일정하게 전하량이 유지되므로 워드라 인에 분배되는 전하량도 항상 일정하게 제어된다.
이와 같이 구성된 본 발명의 구동회로는 독출명령에 응답하여 독출제어신호(RD)가 로우레벨로 떨어지면 트랜지스터(PM1)이 턴온되어 전원전압이 전압분배기(DIV)에 인가된다. 인가된 전원전압은 저항 어레이에 의해 분압되고 분압신호가 발생된다. 비교부(COM)의 비교기들은 각각의 분압신호들을 입력하여 기준신호와 비교하여 비교신호를 발생한다. 비교신호는 전원전압의 레벨정보에 관련된 값을 가진다.
검출된 비교신호에 응답하여 클램프 트랜지스터들이 턴온 또는 턴오프된다. 턴온된 클램프 트랜지스터들에 연결된 단위 클램프 커패시터들이 제2노드에 연결된다. 따라서, 제2노드(N2)에서 총 용량값은 전하분배 커패시터와 연결된 단위 클램프 커패시터들의 합으로 나타나게 된다.
이와 같이 제2노드(N2)에서의 용량값이 전원전압의 레벨 변동에 대응하여 보상하는 방향으로 세팅된 다음에 프리차지신호(PRC)에 응답해서 프리차지 트랜지스터(PM2)가 턴온된다. 턴온된 프리차지 트랜지스터(PM2)를 통하여 제2노드(N2)에 연결된 커패시터들에 전하가 차지되게 된다.
제2 노드(N2)가 전원전압(VCCH)으로 프리차지된 상태에서 워드라인 선택신호(WL_ENi)가 로우상태로 천이되면 인버터(INV)의 출력이 하이상태로 구동되므로 제2노드(N2)에 프리차지된 전하가 인버터(INV)를 통하여 워드라인 기생용량(CWL)에 전하분배된다. 그러므로 전하 분배에 의해 제2노드(N2)의 전원전압레벨은 2.6V로 다운된다. 이에 패스 트랜지스터(PT)의 게이트는 프리차지된 3.3V에서 셀프 부스팅되어 약 5.8V로 상승하게 되어 턴온된다. 그러므로, 독출구동전압이 턴온된 패스 트랜지스터(PT)를 통해 워드라인(WLi)에 인가되게 된다.
따라서, 전원전압의 변동에 관계없이 워드라인 구동동작시 선택된 워드라인이 항상 일정한 2.6V로 구동된다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다
상술한 바와 같이 본 발명에서는 시스템 온 칩 등에 임베디드된 플래시 메모리의 독출모드시 전하분배에 의해 워드라인을 빠르게 구동함으로서 대기모드시 불필요한 전력소모를 줄일 수 있다. 또한, 전원전압 변동을 보상하는 방향으로 용량값을 변동시킴으로써 항상 분배될 전하량을 일정하게 유지시킬 수 있다.

Claims (11)

  1. 독출명령에 응답하여, 전원전압의 레벨 변동을 보상하는 방향으로 용량값이 변하는 클램프 커패시터에 전원전압을 프리차지하여 전원전압의 변동에 관계없이 항상 일정한 전하량을 충전하고 독출구동전압을 발생하는 독출 구동전압 발생기; 및
    워드라인 선택신호에 응답하여 상기 독출 구동전압 발생기로부터 제공된 독출구동전압을 인가받아 상기 클램프 커패시터에 프리차지된 전하를 워드라인 기생 커패시턴스와 분배하는 것에 의해 전원전압 변동에 관계없이 워드라인 구동전압을 항상 일정하게 유지하는 워드라인 구동기를 구비한 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동회로.
  2. 제1항에 있어서, 상기 독출 구동전압 발생기는
    상기 독출명령에 응답하여 상기 전원전압의 레벨 변동을 검출하여 레벨검출신호를 발생하는 레벨 검출기; 및
    상기 레벨 검출신호에 응답하여 상기 전원전압의 레벨 변동을 보상하는 방향으로 용량값이 변하는 클램프 커패시터에 전원전압을 프리차지하여 전원전압의 변동에 관계없이 항상 일정한 전하량을 충전하고 상기 독출구동전압신호를 발생하기 위한 전하분배 클램프 회로를 구비한 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동회로.
  3. 제2항에 있어서, 상기 레벨 검출기는
    상기 전원전압과 제1노드 사이에 연결되고, 상기 독출명령에 응답하여 스위칭되는 독출제어 트랜지스터;
    상기 제1노드와 접지 사이에 직렬로 연결된 n 개의 저항들로 구성되고, 상기 n 개의 저항들 사이에서 각각 분배된 n-1 개의 분압신호들을 각각 출력하는 전압 분배기; 및
    상기 n-1 개의 분압신호들 각각과 기준신호를 비교하여 n-1 개의 비교신호들을 각각 발생하기 위한 n-1개의 비교기들을 구비한 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동회로.
  4. 제3항에 있어서, 상기 전하분배 클램프 회로는
    상기 전원전압과 제2 노드 사이에 연결되고, 프리자치신호에 응답하여 스위칭되는 프리차지 트랜지스터;
    상기 제2노드와 접지 사이에 연결된 전하분배 커패시터;
    상기 제2노드와 접지 사이에 병렬로 연결된 n-1 개의 단위 클램프 커패시터들; 및
    상기 제2 노드와 상기 n-1 개의 단위 클램프 커패시터들 사이에 각각 연결되고, 상기 n-1개의 비교신호들 중 대응하는 비교신호에 응답하여 스위칭되는 n-1 개의 클램프 트랜지스터들을 구비한 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동회로.
  5. 제4항에 있어서, 상기 클램프 트랜지스터는
    상기 전원전압의 레벨이 낮아질수록 턴온되는 트랜지스터의 개수가 증가하도 록 PMOS 트랜지스터로 구성된 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동회로.
  6. 제4항에 있어서, 상기 워드라인 구동기는
    상기 전원전압과 상기 제2노드 사이에 연결된 접합 커패시터;
    상기 제2노드와 접지 사이에 연결되고 상기 워드라인 선택신호를 입력하여 반전 출력하는 인버터; 및
    상기 인버터로부터 반전 출력된 신호를 워드라인에 전송하기 위한 패스 트랜지스터를 구비한 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동회로.
  7. 독출명령에 응답하여 전원전압의 레벨을 검출하는 단계;
    상기 검출된 전압레벨에 응답하여 레벨변동을 보상하는 방향으로 클램프 커패시터의 용량값을 가변시키는 단계;
    상기 클램프 커패시터를 상기 전원전압으로 프리차지시키는 단계;
    워드라인 선택신호에 응답하여 상기 클램프 커패시터에 프리차지된 전하를 워드라인에 분배하는 단계를 구비하는 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동방법.
  8. 제7항에 있어서, 상기 레벨 검출단계는
    독출명령에 응답하여 상기 전원전압을 공급하는 단계;
    상기 공급된 전압신호에 응답하여 n-1개의 분압신호들을 발생하는 단계;
    상기 n-1 개의 분압신호들과 기준신호를 각각 비교하여 n-1 개의 비교신호를 발생하는 단계를 구비하는 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동방법.
  9. 제8항에 있어서, 상기 용량값을 가변시키는 단계는
    상기 n-1개의 비교신호에 응답하여 전원전압의 레벨이 정상치 이상으로 상승하면 n-1개의 클램프 트랜지스터들의 턴온 개수를 줄이는 방향으로 스위칭시키고, 전원전압의 레벨이 상기 정상치보다 하강하면 n-1개의 클램프 트랜지스터들의 턴온 개수를 늘리는 방향으로 스위칭시켜서 n-1개의 단위 클램프 커패시터들의 병렬 연결 개수를 증감시키는 것에 의해 상기 클램프 커패시터의 용량값을 가변시키는 것을 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동방법.
  10. 제9항에 있어서, 상기 프리차지시키는 단계는
    프리차지신호에 응답하여 상기 전원전압을 상기 턴온된 클램프 트랜지스터를 통하여 단위 클램프 커패시터와 전하 분배 커패시터에 공급하는 것을 특징으로 하는 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동방법.
  11. 제9항에 있어서, 상기 전하를 분배하는 단계는
    패스 트랜지스터를 프리차지하는 단계;
    상기 워드라인 선택신호에 응답하여 상기 패스 트랜지스터의 입력단에 상기 클램프 커패시터들과 전하분배 커패시터에 차지된 전하를 공급하는 단계;
    상기 패스 트랜지스터의 입력단에 공급된 전하에 의해 패스 트랜지스터를 셀프 부스팅시키는 단계;
    상기 셀프 부스팅된 패스트랜지스터를 통해 상기 워드라인에 전하를 분배하는 단계를 구비한 것을 특징으로 하는 특징으로 하는 독출모드시 전하분배에 의한 워드라인 구동방법.
KR1020050060325A 2005-07-05 2005-07-05 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법 KR100630346B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050060325A KR100630346B1 (ko) 2005-07-05 2005-07-05 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법
US11/452,899 US7394701B2 (en) 2005-07-05 2006-06-15 Circuit and method of driving a word line by changing the capacitance of a clamp capacitor to compensate for a fluctuation of a power supply voltage level
TW095124099A TWI431635B (zh) 2005-07-05 2006-07-03 驅動字元線的電路及其方法
CN2006101011691A CN1892914B (zh) 2005-07-05 2006-07-05 驱动字线的电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060325A KR100630346B1 (ko) 2005-07-05 2005-07-05 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법

Publications (1)

Publication Number Publication Date
KR100630346B1 true KR100630346B1 (ko) 2006-10-02

Family

ID=37597646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060325A KR100630346B1 (ko) 2005-07-05 2005-07-05 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법

Country Status (4)

Country Link
US (1) US7394701B2 (ko)
KR (1) KR100630346B1 (ko)
CN (1) CN1892914B (ko)
TW (1) TWI431635B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4790335B2 (ja) * 2005-07-07 2011-10-12 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7623373B2 (en) * 2006-12-14 2009-11-24 Intel Corporation Multi-level memory cell sensing
TWI398876B (zh) * 2008-12-25 2013-06-11 Winbond Electronics Corp 記憶體控制器與解碼器
TWI423257B (zh) * 2009-01-15 2014-01-11 寫入操作時降低電源電壓之雙埠ｓｒａｍ
TWI404065B (zh) * 2009-02-13 2013-08-01 Univ Hsiuping Sci & Tech 寫入操作時提高字元線電壓位準之單埠靜態隨機存取記憶體
US7924633B2 (en) * 2009-02-20 2011-04-12 International Business Machines Corporation Implementing boosted wordline voltage in memories
CN102420007B (zh) * 2011-11-30 2013-08-14 中国科学院微电子研究所 一种字线偏置电路
US8582380B2 (en) 2011-12-21 2013-11-12 Micron Technology, Inc. Systems, circuits, and methods for charge sharing
US8861285B2 (en) 2012-02-09 2014-10-14 Micron Technology, Inc. Apparatuses and methods for line charge sharing
CN102637450B (zh) * 2012-04-13 2014-09-17 中国科学院微电子研究所 电流共享型存储器的地址解码器
CN104616691B (zh) * 2015-01-31 2018-01-26 上海华虹宏力半导体制造有限公司 字线电压产生电路以及存储器
CN106297868B (zh) * 2015-05-12 2018-11-06 晶豪科技股份有限公司 驱动子字线的半导体存储器元件
US9552854B1 (en) 2015-11-10 2017-01-24 Intel Corporation Register files including distributed capacitor circuit blocks
CN114582406B (zh) * 2020-11-30 2023-05-23 无锡华润上华科技有限公司 半导体存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JP3107556B2 (ja) * 1990-06-01 2000-11-13 株式会社東芝 ダイナミック型半導体記憶装置
US5394077A (en) * 1993-04-30 1995-02-28 Kabushiki Kaisha Toshiba Internal power supply circuit for use in a semiconductor device
KR100287545B1 (ko) 1998-09-17 2001-04-16 윤종용 불 휘발성 반도체 메모리 장치
US6134146A (en) * 1998-10-05 2000-10-17 Advanced Micro Devices Wordline driver for flash electrically erasable programmable read-only memory (EEPROM)
JP4449193B2 (ja) * 2000-08-01 2010-04-14 ソニー株式会社 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路
JP2002124858A (ja) * 2000-08-10 2002-04-26 Nec Corp 遅延回路および方法
JP2002269969A (ja) * 2001-03-07 2002-09-20 Nec Corp メモリセル、不揮発性メモリ装置、及びその制御方法
KR100507701B1 (ko) 2001-12-06 2005-08-09 주식회사 하이닉스반도체 부스트랩 회로
JP3866594B2 (ja) * 2002-03-15 2007-01-10 Ｎｅｃエレクトロニクス株式会社 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法
CN100583292C (zh) * 2002-10-30 2010-01-20 哈娄利公司 包含双monos单元的存储装置及操作该存储装置的方法

Also Published As

Publication number Publication date
US7394701B2 (en) 2008-07-01
TW200710873A (en) 2007-03-16
CN1892914B (zh) 2011-09-14
TWI431635B (zh) 2014-03-21
CN1892914A (zh) 2007-01-10
US20070008780A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
KR100630346B1 (ko) 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법
JP4303004B2 (ja) 低電圧不揮発性半導体メモリ装置
US8199603B2 (en) Nonvolatile memory devices having variable-resistance memory cells and methods of programming the same
US8310891B2 (en) Resistance variable memory device for protecting coupling noise
US6504761B2 (en) Non-volatile semiconductor memory device improved sense amplification configuration
US8836412B2 (en) Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
JPH097383A (ja) 不揮発性半導体メモリ装置とそのワードライン駆動方法
JP2002093153A (ja) 強誘電体メモリ
KR20140080945A (ko) 비휘발성 메모리 장치
US7668007B2 (en) Memory system including a resistance variable memory device
KR20140080942A (ko) 비휘발성 메모리 장치
US8228711B2 (en) Bi-directional resistive memory devices and related memory systems and methods of writing data
US11183230B2 (en) Sense amplifier circuit and semiconductor memory device
US7936633B2 (en) Circuit and method of generating voltage of semiconductor memory apparatus
US8223535B2 (en) Phase-change memory device with discharge of leakage currents in deselected bitlines and method for discharging leakage currents in deselected bitlines of a phase-change memory device
EP3518240B1 (en) Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory
US6980458B2 (en) Sensing circuit for ferroelectric non-volatile memories
US7082058B2 (en) Non-volatile semiconductor memory device having sense amplifier with increased speed
US8358556B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US20170062062A1 (en) Semiconductor memory device
CN108615541B (zh) 一种位线预充电和放电电路以及存储器
US6836178B2 (en) Boosting circuit
US8164321B2 (en) Current injector circuit for supplying a load transient in an integrated circuit
JP2005259296A (ja) 強誘電体メモリ装置及び電子機器
KR100281799B1 (ko) 다른 워드 라인 전압들을 발생하는 회로를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 14