CN100426420C - 用于低压非挥发存储器的字线升压电路 - Google Patents
用于低压非挥发存储器的字线升压电路 Download PDFInfo
- Publication number
- CN100426420C CN100426420C CNB2004100845184A CN200410084518A CN100426420C CN 100426420 C CN100426420 C CN 100426420C CN B2004100845184 A CNB2004100845184 A CN B2004100845184A CN 200410084518 A CN200410084518 A CN 200410084518A CN 100426420 C CN100426420 C CN 100426420C
- Authority
- CN
- China
- Prior art keywords
- voltage
- pipe
- nmos pipe
- nmos
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种用于低压非挥发存储器的字线升压电路,利用阈值电压作为判断的电压,使电源电压和字线电压在同一路判断,并且反馈控制升压电路,当电源电压比较低时,把字线电压升到一定值,当电源电压足够高时,就不需要提高字线电压,使整个系统达到稳定状态,得到需要的字线电压。本发明电路结构简单、可以减少产品中的电路版图面积、功耗小。
Description
技术领域
本发明涉及一种半导体集成电路,特别是涉及一种用于低压非挥发存储器的字线升压电路。
背景技术
现有的用于低压工作的存储器字线电压控制电路结构如图1所示。类似这样的电路结构控制起来都比较复杂,需要BGR(带隙基准源)产生精确的基准电压或电流,这样电路相对复杂,版图面积也会增加很多。
发明内容
本发明要解决的技术问题是提供一种用于低压非挥发存储器的字线升压电路,它结构简单、可以减少产品中的电路版图面积、功耗小。
为解决上述技术问题,本发明的用于低压存储器的字线升压电路,包括一升压电路,第一PMOS管MP2与电流源Ic串接在电源电压VDD与地线之间,第二PMOS管MP3与第一NMOS管MN3串接在电源电压VDD与地线之间,第二NMOS管MN4与第三PMOS管MP5、第三NMOS管MN6、第四NMOS管MN7串接在电源电压VDD与地线之间,第一PMOS管MP2的栅极与其漏极和第二PMOS管MP3的栅极连接,第一NMOS管MN3的栅极与第四NMOS管MN7的栅极和漏极连接,第三PMOS管MP5的栅极和漏极与第三NMOS管MN6的栅极和源极相连接,第二NMOS管MN4的栅极与电源电压VDD连接,第一反相器和第二反相器F1、F2串联后,第一反相器F1的输入端与第二PMOS管MP3的漏极和第一NMOS管MN3的漏极连接在一起,第一反相器F1的输入端、第二PMOS管MP3的漏极和第一NMOS管MN3的漏极连接在起的节点称为A点,第二反相器F2的输出端作为升压控制信号输入升压电路,升压电路输出的字线电压Vcp连接至第二NMOS管MN4的源极与第三PMOS管MP5的源极的接点;
当电源电压VDD大于第二NMOS管MN4、第三PMOS管MP5、第三NMOS管和第四NMOS管MN6、MN7的VT(阈值电压)值之和时,A点电压比较低,升压控制信号输出为低,升压电路不工作,当电源电压VDD小于上述四个管子的阈值电压之和时,A点电压比较高,升压控制信号输出为高,升压电路开始工作,使字线电压Vcp升压,当字线电压Vcp电压升高到第三PMOS管MP5、第三NMOS管和第四NMOS管MN6、MN7的阈值电压之和时,A点电压下降,升压控制信号输出升高,升压电路停止工作,字线电压Vcp升压停止。
采用本发明的电路,当电源电压比较低时,字线电压Vcp不能满足要求,需要提升字线电压Vcp到一定的值。当电源电压足够高时,就不需要提高字线电压Vcp,以节省功耗。而且本发明的电路结构简单,可以减少产品中的电路版图面积。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是现有的用于低压工作的存储器字线电压控制电路结构图;
图2是本发明用于低压非挥发存储器的字线升压电路原理图;
图3是本发明的电路进行仿真的结果图。
具体实施方式
如图2所示,本发明的用于低压非挥发存储器的字线升压电路,左边由第一PMOS管MP2与电流源Ic、第二PMOS管MP3、第一NMOS管MN3构成一个电流源。当电源电压VDD大于右边第二NMOS管MN4、第三PMOS管MP5、第三NMOS管和第四NMOS管MN6、MN7四个管子的VT值之和时,右边电流大于左边电流,A点电压比较低,升压控制信号输出为低,升压电路不工作。当电源电压VDD小于如上所述右边四个管子的VT值之和时,右边电流小于左边电流,A点电压比较高,升压控制信号输出为高,升压电路开始工作,使字线电压Vcp升压。当字线电压Vcp电压升高到右边第三PMOS管MP5、第三NMOS管和第四NMOS管MN6、MN7,3个管子VT值之和时,A点电压下降,升压控制信号输出升高,升压电路停止工作,即字线电压Vcp升压停止。用Vcp作为字线电压,可以达到满意的效果。在本发明的电路中,电流源Ic应比较精准,以达到精确的控制。
本发明可以应用于低压工作的存储器字线电压的控制,使整个电路在电压比较低的时候还可以正常工作,读出正确的数据。由于对电压值有比较准确的判断和反馈控制,可以节省功耗。
在实际应用当中,低电压工作的电路可以消耗较少的能源,减小产品中电路的面积,使产品更有竞争力。
如图3所示,从仿真结果可以看出,当字线电压Vcp比较低时,升压控制信号就输出高电平,使升压电路工作,让字线电压Vcp升上去。这样实时控制,使字线电压Vcp稳定在一定的电压。
Claims (1)
1、一种用于低压非挥发存储器的字线升压电路,包括一升压电路,其特征在于:第一PMOS管(MP2)与电流源(Ic)串接在电源电压(VDD)与地线之间,第二PMOS管(MP3)与第一NMOS管(MN3)串接在电源电压(VDD)与地线之间,第二NMOS管(MN4)与第三PMOS管(MP5)、第三NMOS管(MN6)、第四NMOS管(MN7)串接在电源电压(VDD)与地线之间,第一PMOS管(MP2)的栅极与其漏极和第二PMOS管(MP3)的栅极连接,第一NMOS管(MN3)的栅极与第四NMOS管(MN7)的栅极和漏极连接,第三PMOS管(MP5)的栅极和漏极与第三NMOS管(MN6)的栅极和源极相连接,第二NMOS管(MN4)的栅极与电源电压(VDD)连接,第一反相器和第二反相器(F1、F2)串联后,第一反相器(F1)的输入端与第二PMOS管(MP3)的漏极和第一NMOS管(MN3)的漏极连接在一起,第一反相器(F1)的输入端、第二PMOS管(MP3)的漏极和第一NMOS管(MN3)的漏极连接在一起的节点称为A点,第二反相器(F2)的输出端作为升压控制信号输入升压电路,升压电路输出的字线电压(Vcp)连接至第二NMOS管(MN4)的源极与第三PMOS管(MP5)的源极的接点;
当电源电压(VDD)大于第二NMOS管(MN4)、第三PMOS管(MP5)、第三NMOS管和第四NMOS管(MN6、MN7)的阈值电压之和时,A点电压比较低,升压控制信号输出为低,升压电路不工作,当电源电压(VDD)小于上述四个管子的阈值电压之和时,A点电压比较高,升压控制信号输出为高,升压电路开始工作,使字线电压(Vcp)升压,当字线电压(Vcp)电压升高到第三PMOS管(MP5)、第三NMOS管和第四NMOS管(MN6、MN7)的阈值电压之和时,A点电压下降,升压控制信号输出升高,升压电路停止工作,字线电压(Vcp)升压停止。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100845184A CN100426420C (zh) | 2004-11-24 | 2004-11-24 | 用于低压非挥发存储器的字线升压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100845184A CN100426420C (zh) | 2004-11-24 | 2004-11-24 | 用于低压非挥发存储器的字线升压电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1779861A CN1779861A (zh) | 2006-05-31 |
CN100426420C true CN100426420C (zh) | 2008-10-15 |
Family
ID=36770124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100845184A Active CN100426420C (zh) | 2004-11-24 | 2004-11-24 | 用于低压非挥发存储器的字线升压电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100426420C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103475215B (zh) * | 2012-06-06 | 2016-03-30 | 华润矽威科技(上海)有限公司 | 升压结构及其反馈电路 |
CN103871467B (zh) * | 2012-12-11 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 门极控制电压产生电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6134146A (en) * | 1998-10-05 | 2000-10-17 | Advanced Micro Devices | Wordline driver for flash electrically erasable programmable read-only memory (EEPROM) |
CN1317801A (zh) * | 2000-03-10 | 2001-10-17 | 三星电子株式会社 | 非易失性存储器中具有分离的偏压线的字线驱动器和方法 |
EP1274096A2 (en) * | 2001-07-06 | 2003-01-08 | Halo Lsi Design and Device Technology Inc. | Control gate and word line voltage boosting scheme for twin MONOS memory cells |
CN1404610A (zh) * | 2000-02-28 | 2003-03-19 | 先进微装置公司 | 用于字线升压以最小处理升压字线电压变化的修整方法和系统 |
-
2004
- 2004-11-24 CN CNB2004100845184A patent/CN100426420C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6134146A (en) * | 1998-10-05 | 2000-10-17 | Advanced Micro Devices | Wordline driver for flash electrically erasable programmable read-only memory (EEPROM) |
CN1404610A (zh) * | 2000-02-28 | 2003-03-19 | 先进微装置公司 | 用于字线升压以最小处理升压字线电压变化的修整方法和系统 |
CN1317801A (zh) * | 2000-03-10 | 2001-10-17 | 三星电子株式会社 | 非易失性存储器中具有分离的偏压线的字线驱动器和方法 |
EP1274096A2 (en) * | 2001-07-06 | 2003-01-08 | Halo Lsi Design and Device Technology Inc. | Control gate and word line voltage boosting scheme for twin MONOS memory cells |
Also Published As
Publication number | Publication date |
---|---|
CN1779861A (zh) | 2006-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100520960C (zh) | 控制内部电源电压的加电斜率的内部电压转换器方案 | |
CN100414469C (zh) | 一种加快稳定低压差线性稳压器输出电压的电路 | |
CN104205594B (zh) | 包含多栅极晶体管的电荷泵电路及其操作方法 | |
CN101038788B (zh) | 半导体集成电路和漏电流减小方法 | |
CN102983734B (zh) | 应用于升压型dc-dc开关电源中的软启动电路 | |
CN107093441B (zh) | 具有功率节省的混合电压非易失性存储器集成电路 | |
US20010052623A1 (en) | Semiconductor integrated circuit | |
CN102340303B (zh) | 两级电压电平转换 | |
CN107493012B (zh) | 负压电荷泵 | |
CN105915056A (zh) | 一种防止倒灌电流的升压电路 | |
CN106160419B (zh) | 低压差稳压电源电路结构 | |
US9881654B2 (en) | Power source for memory circuitry | |
CN203522681U (zh) | 一种双延时上电时序控制电路 | |
CN102778912B (zh) | 一种启动电路及集成该电路的供电系统 | |
CN100426420C (zh) | 用于低压非挥发存储器的字线升压电路 | |
CN207008452U (zh) | 一种悬浮跟随稳压电源电路装置 | |
CN103529901B (zh) | 用于向自举电路提供电源的电路 | |
CN104837245B (zh) | 一种led驱动芯片及buck型led驱动电路 | |
CN106249795A (zh) | 一种浮动输出的ldo电路 | |
CN106774599A (zh) | 一种高电源抑制比的电压调节器电路 | |
CN103135645B (zh) | 一种应用于电源管理电路中的快速下电控制电路 | |
CN104464803A (zh) | 一种读电压的产生装置、闪存存储系统 | |
CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
CN102930331A (zh) | 双界面卡电源管理电路和双界面卡 | |
CN205283395U (zh) | 一种电源管理电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171214 Address after: Zuchongzhi road 201203 Shanghai Pudong New Area Zhangjiang High Tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |