CN107493012B - 负压电荷泵 - Google Patents

负压电荷泵 Download PDF

Info

Publication number
CN107493012B
CN107493012B CN201710579037.8A CN201710579037A CN107493012B CN 107493012 B CN107493012 B CN 107493012B CN 201710579037 A CN201710579037 A CN 201710579037A CN 107493012 B CN107493012 B CN 107493012B
Authority
CN
China
Prior art keywords
charge pump
negative pressure
control signal
clock control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710579037.8A
Other languages
English (en)
Other versions
CN107493012A (zh
Inventor
李祖渠
刘芳芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710579037.8A priority Critical patent/CN107493012B/zh
Publication of CN107493012A publication Critical patent/CN107493012A/zh
Application granted granted Critical
Publication of CN107493012B publication Critical patent/CN107493012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种负压电荷泵，包括：分压电路，连接在电荷泵输出的负压和第一基准电压之间，输出分压作为反馈电压连接到第一运算放大器的第一输入端，第一运算放大器的第二输入端接地；第一运算放大器的输出端连接到第一NMOS管的栅极，第一NMOS管的源极接地，漏极输出时钟控制信号；时钟信号通过时钟控制电路输入到电荷泵的输入端，时钟控制信号输入到时钟控制电路调节时钟信号的幅度；第二比较器监控时钟控制信号的大小并在时钟控制信号大于第一偏置电压时使电流路径的导通到电荷泵的第一输出端，从而提高电荷泵的总负载电流使时钟控制信号降低到能使时钟控制电路正确传输时钟信号的低电平的值,本发明能提高电路稳定性。

Description

负压电荷泵
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种负压电荷泵(Negative chargepump)。
背景技术
如图1所示，是现有负压电荷泵的示意图，本发明实施例负压电荷泵包括：
分压电路5，所述分压电路5连接在电荷泵1输出的负压VNEG和第一基准电压VREF0之间，所述分压电路5输出所述负压VNEG和所述第一基准电压VREF0的分压作为反馈电压VNEG_DIV。所述分压电路5由第一电阻串组成，图2中所述第一电阻串由多个电阻R1串联而成。
所述第一基准电压VREF0由基准电压调节电路输出。图1中，所述基准电压调节电路包括第二运算放大器4，所述第二运算放大器4的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压VREF0；所述第二运算放大器4的第一输入端连接第二基准电压VREF，所述第二运算放大器4的第二输入端连接到所述第一基准电压VREF0，所述第一基准电压VREF0等于所述第二基准电压VREF。
第一运算放大器3，所述反馈电压VNEG_DIV连接到所述第一运算放大器3的第一输入端即图1中所示的正相输入端，所述第一运算放大器3的第二输入端即图1中所示的反相输入端接地Vgnd。
所述第一运算放大器3的输出端输出所述反馈电压VNEG_DIV和地Vgnd电位的差的放大信号VBIAS并将该放大信号VBIAS连接到第一NMOS管MN1的栅极，所述第一NMOS管MN1的源极接地Vgnd，所述第一NMOS管MN1对所述放大信号VBIAS进行放大后在所述第一NMOS管MN1的漏极输出时钟控制信号VGNDA。
时钟信号CLKIN通过时钟控制电路2输入到所述电荷泵1的输入端，所述时钟控制信号VGNDA输入到所述时钟控制电路2，所述时钟控制信号VGNDA调节所述时钟信号CLKIN输入到所述电荷泵1的幅度，通过对所述时钟信号CLKIN的幅度的调节来调节所述负压VNEG的大小；图2中所述时钟信号CLKIN经过所述时钟控制电路2转换为幅度调节过的互为反相的时钟信号CLK和CLKB，其中，时钟信号CLK和时钟信号CLKIN同相。
所述时钟控制信号VGNDA还连接到所述电荷泵1，所述电荷泵1的第一输出端输出负压VNEG到负载电路(未示出)。所述电荷泵1还包括第二输出端，所述电荷泵1的第二输出端输出半负压VNEG_HALF，所述半负压VNEG_HALF为所述负压VNEG的一半。所述电荷泵1的第一输出端和地Vgnd之间连接有电阻R2和第三电容C3。所述电荷泵1的第二输出端和地Vgnd之间连接有第四电容C4。
第一电容C1连接在所述第一运算放大器3的输出端和所述负压VNEG之间，第一电容C1为米勒电容。
第二电容C2连接在所述反馈电压VNEG_DIV和所述负压VNEG之间。
负压电荷泵一般应用于非易失性存储器(NVM)中，应用时负载电流变化会比较大，以如下参数为例：所述负载电路的负载电流的最大值为100μA，最小值为1μA，电源电压为1.3V～1.65V，所述第一NMOS管MN1的阈值电压为0.5V～0.72V，第一电容至第四电容的值都充分大。现有负压电荷泵的负载电流由于会有较大的变化，会引起电路不稳定，引起不稳定的原因为；
在负压电荷泵在启动之后，到达预设电位，通过控制VVGNDA电位，适当的电压变化范围内，可以改变CLK/CLKB的高电平到低电平的电压振幅，进而达到零纹波地控制VNEG电平。
但是，负压电荷泵应用于100μA和1μA两种极限的条件。
保证电荷泵1在100μA的能力，但在所述负载电流只有1μA时，VGNDA的电位会被抬高(0.6v左右)，而时钟信号链路即所述时钟控制电路2无法正确传输CLK/CLKB的低电平，导致Boost Stage级即电荷泵1的电容上的电荷倒灌等异常。
发明内容
本发明所要解决的技术问题是提供一种负压电荷泵，能提高电路稳定性。
为解决上述技术问题，本发明提供的负压电荷泵包括：
分压电路，所述分压电路连接在电荷泵输出的负压和第一基准电压之间，所述分压电路输出所述负压和所述第一基准电压的分压作为反馈电压。
第一运算放大器，所述反馈电压连接到所述第一运算放大器的第一输入端，所述第一运算放大器的第二输入端接地。
所述第一运算放大器的输出端输出所述反馈电压和地电位的差的放大信号并将该放大信号连接到第一NMOS管的栅极，所述第一NMOS管的源极接地，所述第一NMOS管对所述放大信号进行放大后在所述第一NMOS管的漏极输出时钟控制信号。
时钟信号通过时钟控制电路输入到所述电荷泵的输入端，所述时钟控制信号输入到所述时钟控制电路，所述时钟控制信号调节所述时钟信号输入到所述电荷泵的幅度，通过对所述时钟信号的幅度的调节来调节所述负压的大小。
所述时钟控制信号还连接到所述电荷泵，所述电荷泵的第一输出端输出负压到负载电路。
电流路径连接到所述电荷泵的第一输出端，所述电流路径的电流大小位于所述负载电路的负载电流的最大值和最小值之间。
第二比较器，用于比较所述时钟控制信号和第一偏置电压并在输出端输出第二控制信号，所述第二控制信号控制所述电流路径的导通和关断。
所述负载电流降低时，由所述分压电路、所述第一运算放大器和所述第一NMOS管形成的反馈电路会使所述时钟控制信号升高；当所述时钟控制信号低于所述第一偏置电压时，所述电流路径关断，所述时钟控制电路正确传输所述时钟信号的低电平的值；当所述时钟控制信号升高到高于所述第一偏置电压时，所述电流路径导通，通过所述电流路径的电流和所述负载电流的并联使所述时钟控制信号降低并直至低于所述第一偏置电压，使所述时钟控制电路正确传输所述时钟信号的低电平的值。
进一步的改进是，所述分压电路由第一电阻串组成。
进一步的改进是，所述分压电路由多个MOS晶体管串联形成，各所述MOS晶体管的漏极和栅极连接在一起，
进一步的改进是，所述第一基准电压由基准电压调节电路输出。
进一步的改进是，所述基准电压调节电路包括第二运算放大器和第二电阻串。
所述第二运算放大器的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压。
所述第二电阻串连接在所述第一基准电压和地之间；所述第二电阻串由第一电阻和可调电阻串联而成。
所述第二运算放大器的第一输入端连接第二基准电压，所述第二运算放大器的第二输入端连接到所述第一电阻和所述可调电阻的连接节点，通过调节所述可调电阻的大小调节所述第一基准电压的大小。
进一步的改进是，所述基准电压调节电路包括第二运算放大器，所述第二运算放大器的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压。
所述第二运算放大器的第一输入端连接第二基准电压，所述第二运算放大器的第二输入端连接到所述第一基准电压，所述第一基准电压等于所述第二基准电压。
进一步的改进是，所述时钟控制电路还包括一使能端，该使能端连接使能信号，在使能信号使能时所述时钟控制电路工作。
进一步的改进是，第一电容连接在所述第一运算放大器的输出端和所述负压之间。
第二电容连接在所述反馈电压和所述负压之间。
所述电荷泵的第一输出端和地之间连接有第三电容。
进一步的改进是，所述电荷泵还包括第二输出端，所述电荷泵的第二输出端输出半负压，所述半负压为所述负压的一半。
进一步的改进是，所述第一偏置电压的最大值为0.6V，所述第一偏置电压由自偏置电路产生。
进一步的改进是，所述负载电路的负载电流的最大值为100μA，最小值为1μA，电源电压为1.3V～1.65V，所述第一NMOS管的阈值电压为0.5V～0.72V；所述电流路径的电流大小为20μA。
进一步的改进是，所述电流路径由一镜像电路组成，所述镜像电路包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极都接电源电压，所述第一PMOS管的栅极、所述第二PMOS管的栅极和所述第一PMOS管的漏极连接在一起且连接第一电流源，所述第二PMOS管的漏极输出所述电流路径的电流，所述电流路径的电流和所述第一电流源的电流的比值为所述第二PMOS管的宽长比和所述第一PMOS管的宽长比的比值。
进一步的改进是，所述第二PMOS管的源极还连接有开关MOS管和第二NMOS管，所述开关MOS管的栅极连接所述第二控制信号，所述开关MOS管的源极和漏极串联在所述第二PMOS管的漏极和所述第二NMOS管的漏极之间，所述第二NMOS管的漏极和栅极连接，所述第二NMOS管的源极输出所述电流路径的电流。
进一步的改进是，所述开关MOS管由NMOS管组成并在所述第二控制信号为高电平时导通、在所述第二控制信号为低电平时关断；所述第二比较器的正相输入端连接所述时钟控制信号、反相输入端连接所述第一偏置电压。
进一步的改进是，所述开关MOS管由PMOS管组成并在所述第二控制信号为高电平时关断、在所述第二控制信号为低电平时导通；所述第二比较器的反相输入端连接所述时钟控制信号、正相输入端连接所述第一偏置电压。
本发明通过设置一个连接到电荷泵的负压输出端即第一输出端的电流路径，并通过一个比较器对时钟控制信号进行实时监控，当时钟控制信号高于设定的第一偏置电压时，比较器输出第二控制信号使电流路径的导通；由于电荷泵的负载电流越低，形成的时钟控制信号会越高，这样通过第一偏置电压的设置能实现在低负载电流使电流路径导通，通过电流路径的电流和电荷泵的输出端即第一输出端的负载电流的并联使电荷泵的第一输出端的总的输出电流值得到提高，从而能使时钟控制信号降低并降低到低于第一偏置电压的值，从而能使时钟控制电路正确传输时钟信号的低电平的值，消除了低负载电流时时钟控制信号较高从而无法传输时钟信号的低电平的技术问题，从而能提高电路稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有负压电荷泵的示意图；
图2是本发明实施例负压电荷泵的示意图。
具体实施方式
如图2所示，是本发明实施例负压VNEG电荷泵的示意图，本发明实施例负压VNEG电荷泵包括：
分压电路5，所述分压电路5连接在电荷泵1输出的负压VNEG和第一基准电压VREF0之间，所述分压电路5输出所述负压VNEG和所述第一基准电压VREF0的分压作为反馈电压VNEG_DIV。
图2所示结构中，所述分压电路5由第一电阻串组成，图2中所述第一电阻串由多个电阻R1串联而成。在其它实施例中也能为：所述分压电路5由多个MOS晶体管串联形成，各所述MOS晶体管的漏极和栅极连接在一起。
所述第一基准电压VREF0由基准电压调节电路输出。图2所示结构中，所述基准电压调节电路包括第二运算放大器4，所述第二运算放大器4的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压VREF0；所述第二运算放大器4的第一输入端连接第二基准电压VREF，所述第二运算放大器4的第二输入端连接到所述第一基准电压VREF0，所述第一基准电压VREF0等于所述第二基准电压VREF。在其它实施例中也能为：所述基准电压调节电路包括第二运算放大器4和第二电阻串；所述第二运算放大器4的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压VREF0；所述第二电阻串连接在所述第一基准电压VREF0和地Vgnd之间；所述第二电阻串由第一电阻和可调电阻串联而成；所述第二运算放大器4的第一输入端连接第二基准电压VREF，所述第二运算放大器4的第二输入端连接到所述第一电阻和所述可调电阻的连接节点，通过调节所述可调电阻的大小调节所述第一基准电压VREF0的大小。
第一运算放大器3，所述反馈电压VNEG_DIV连接到所述第一运算放大器3的第一输入端即图2中所示的正相输入端，所述第一运算放大器3的第二输入端即图2中所示的反相输入端接地Vgnd。
所述第一运算放大器3的输出端输出所述反馈电压VNEG_DIV和地vgnd电位的差的放大信号VBIAS并将该放大信号VBIAS连接到第一NMOS管MN1的栅极，所述第一NMOS管MN1的源极接地vgnd，所述第一NMOS管MN1对所述放大信号VBIAS进行放大后在所述第一NMOS管MN1的漏极输出时钟控制信号VGNDA。
时钟信号CLKIN通过时钟控制电路2输入到所述电荷泵1的输入端，所述时钟控制信号VGNDA输入到所述时钟控制电路2，所述时钟控制信号VGNDA调节所述时钟信号CLKIN输入到所述电荷泵1的幅度，通过对所述时钟信号CLKIN的幅度的调节来调节所述负压VNEG的大小；图2中所述时钟信号CLKIN经过所述时钟控制电路2转换为幅度调节过的互为反相的时钟信号CLK和CLKB，其中，时钟信号CLK和时钟信号CLKIN同相。
所述时钟控制信号VGNDA还连接到所述电荷泵1，所述电荷泵1的第一输出端输出负压VNEG到负载电路。
电流路径6连接到所述电荷泵1的第一输出端，所述电流路径6的电流I2大小位于所述负载电路的负载电流Iload的最大值和最小值之间。
第二比较器7，用于比较所述时钟控制信号VGNDA和第一偏置电压Vlowbias并在输出端输出第二控制信号VPRG_CTR，所述第二控制信号VPRG_CTR控制所述电流路径6的导通和关断。本发明实施例中，所述第一偏置电压Vlowbias的最大值为0.6V，所述第一偏置电压Vlowbias由自偏置电路产生。
所述负载电流Iload降低时，由所述分压电路5、所述第一运算放大器3和所述第一NMOS管MN1形成的反馈电路会使所述时钟控制信号VGNDA升高；当所述时钟控制信号VGNDA低于所述第一偏置电压Vlowbias时，所述电流路径6关断，所述时钟控制电路2正确传输所述时钟信号CLKIN的低电平的值；当所述时钟控制信号VGNDA升高到高于所述第一偏置电压Vlowbias时，所述电流路径6导通，通过所述电流路径6的电流I2和所述负载电流Iload的并联使所述时钟控制信号VGNDA降低并直至低于所述第一偏置电压Vlowbias，使所述时钟控制电路2正确传输所述时钟信号CLKIN的低电平的值。
所述时钟控制电路2还包括一使能端，该使能端连接使能信号ENABLE，在使能信号ENABLE使能时所述时钟控制电路2工作。
第一电容C1连接在所述第一运算放大器3的输出端和所述负压VNEG之间，第一电容C1为米勒电容。
第二电容C2连接在所述反馈电压VNEG_DIV和所述负压VNEG之间。
所述电荷泵1的第一输出端和地Vgnd之间连接有第三电容C3。所述电荷泵1还包括第二输出端，所述电荷泵1的第二输出端输出半负压VNEG_HALF，所述半负压VNEG_HALF为所述负压VNEG的一半。
所述电荷泵1的第二输出端和地Vgnd之间连接有第四电容C4。
所述电流路径6由一镜像电路组成，所述镜像电路包括第一PMOS管MP1和第二PMOS管MP2，所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极都接电源电压Vpwr，所述第一PMOS管MP1的栅极、所述第二PMOS管MP2的栅极和所述第一PMOS管MP1的漏极连接在一起且连接第一电流源I1，所述第二PMOS管MP2的漏极输出所述电流路径6的电流I2，所述电流路径6的电流I2和所述第一电流源I1的电流的比值为所述第二PMOS管MP2的宽长比和所述第一PMOS管MP1的宽长比的比值。
所述第二PMOS管MP2的源极还连接有开关MOS管和第二NMOS管MN2，所述开关MOS管的栅极连接第二控制信号VPRG_CTR，所述开关MOS管的源极和漏极串联在所述第二PMOS管MP2的漏极和所述第二NMOS管MN2的漏极之间，所述第二NMOS管MN2的漏极和栅极连接，所述第二NMOS管MN2的源极输出所述电流路径6的电流I2。图2中，所述开关MOS管选用第三PMOS管MP3，当所述第二控制信号VPRG_CTR为高电平时，第三PMOS管MP3会关闭；当所述第二控制信号VPRG_CTR为低电平时，第三PMOS管MP3会导通，所述第二比较器7的反相输入端连接所述时钟控制信号VGNDA、正相输入端连接所述第一偏置电压Vlowbias。在其它实施例中也能为：所述开关MOS管由NMOS管组成并在所述第二控制信号VPRG_CTR为高电平时导通、在所述第二控制信号VPRG_CTR为低电平时关断；此时，所述第二比较器7的正相输入端连接所述时钟控制信号VGNDA、反相输入端连接所述第一偏置电压Vlowbias。
以一个具体应用为例：如在NVM的电路应用中存在不同的模式，如读、写即编程和擦除。其中编程模式会对所有行进行，这时所述负压VNEG的负载为大负载，此时负载电流Iload能取最大值如100μA。而擦除模式中仅会对单行进行，这时所述负压VNEG的负载为小负载，此时负载电流Iload能取最小值如1μA。由此可知，NVM的不同工作模式下所述负压VNEG的负载的变化很大。现有技术中，所述负压电荷泵通常是根据一种负载能力进行设计，如：使所述负压电荷泵的负载能力满足100μA的工作条件；由于负载会有较大的变化，当负载切换到负载电流Iload为1μA时，则负压电荷泵不能正确的输出。本发明实施例则和现有技术不同，本发明实施例中增加了电流路径6，电流路径6会在负载电流Iload较小时导通，即当负载电流Iload较小时，所述时钟控制信号VGNDA会升高并大于所述第一偏置电压Vlowbias，这时，所述第二比较器7的输出的所述第二控制信号VPRG_CTR会变化从而使所述电流路径6的电流I2流出并和负载电流Iload相并联，从而使所述负压电荷泵输出的总负载电流Iload增加，即此时的总负载电流Iload会并联上电流路径6的电流。并联电流路径6的电流后，能使所述时钟控制信号VGNDA降低，并能使所述时钟控制电路2正确传输所述时钟信号CLKIN的低电平的值，从而能使负压电荷泵能正确的输出。
在NVM的应用中，所述时钟控制信号要求不高于0.6V，故所述第一偏置电压Vlowbias的最大值为0.6V。所述第一偏置电压Vlowbias由自偏置电路产生。
所述第一偏置电压Vlowbias的大小能够在保证能使所述时钟控制电路2正确传输所述时钟信号CLKIN的低电平的值的条件下越大越好，因为所述第一偏置电压Vlowbias越大时可以少引入电流路径6的电流，从而减少功耗。例如，将第一偏置电压Vlowbias设置在0.6V左右。较佳为电源电压Vpwr为1.3V～1.65V，所述第一NMOS管MN1的阈值电压为0.5V～0.72V。所述电流路径6的电流I2大小为20μA，20μA是一个典型值，可以根据实际情形进行改变。所述电流路径6中可以将所述第一电流源I1的电流大小设置为1μA，将所述第二PMOS管MP2的宽长比和所述第一PMOS管MP1的宽长比的比值设置为20：1。
以所述负载电路的负载电流Iload为两个极端值为例，当负载电流Iload为100μA，由于此负载电流Iload足够大，故不需要引入20μA的电流I2，此时，能使所述时钟控制信号VGNDA降低，并能使所述时钟控制电路2正确传输所述时钟信号CLKIN的低电平的值。当所述负载电路的负载电流Iload为1μA，此时需要引入电流I2，两个电流叠加后为21μA，21μA也足以使所述时钟控制信号VGNDA降低，并能使所述时钟控制电路2正确传输所述时钟信号CLKIN的低电平的值。而现有技术中当所述负载电路的负载电流Iload为1μA，所述时钟控制信号VGNDA会升高到0.6v左右，从而使所述时钟控制电路2无法正确传输CLK/CLKB的低电平，导致电荷泵1的电容上的电荷倒灌等异常。所以本发明实施例能防止在低负载电流Iload时产生电荷泵1的电容上的电荷倒灌等异常。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种负压电荷泵，其特征在于，包括：
分压电路，所述分压电路连接在电荷泵输出的负压和第一基准电压之间，所述分压电路输出所述负压和所述第一基准电压的分压作为反馈电压；
第一运算放大器，所述反馈电压连接到所述第一运算放大器的第一输入端，所述第一运算放大器的第二输入端接地；
所述第一运算放大器的输出端输出所述反馈电压和地电位的差的放大信号并将该放大信号连接到第一NMOS管的栅极，所述第一NMOS管的源极接地，所述第一NMOS管对所述放大信号进行放大后在所述第一NMOS管的漏极输出时钟控制信号；
时钟信号通过时钟控制电路输入到所述电荷泵的输入端，所述时钟控制信号输入到所述时钟控制电路，所述时钟控制信号调节所述时钟信号输入到所述电荷泵的幅度，通过对所述时钟信号的幅度的调节来调节所述负压的大小；
所述时钟控制信号还连接到所述电荷泵，所述电荷泵的第一输出端输出负压到负载电路；
电流路径连接到所述电荷泵的第一输出端，所述电流路径的电流大小位于所述负载电路的负载电流的最大值和最小值之间；
第二比较器，用于比较所述时钟控制信号和第一偏置电压并在输出端输出第二控制信号，所述第二控制信号控制所述电流路径的导通和关断；
所述负载电流降低时，由所述分压电路、所述第一运算放大器和所述第一NMOS管形成的反馈电路会使所述时钟控制信号升高；当所述时钟控制信号低于所述第一偏置电压时，所述电流路径关断，所述时钟控制电路正确传输所述时钟信号的低电平的值；当所述时钟控制信号升高到高于所述第一偏置电压时，所述电流路径导通，通过所述电流路径的电流和所述负载电流的并联使所述时钟控制信号降低并直至低于所述第一偏置电压，使所述时钟控制电路正确传输所述时钟信号的低电平的值。
2.如权利要求1所述的负压电荷泵，其特征在于：所述分压电路由第一电阻串组成。
3.如权利要求1所述的负压电荷泵，其特征在于：所述分压电路由多个MOS晶体管串联形成。
4.如权利要求1所述的负压电荷泵，其特征在于：所述第一基准电压由基准电压调节电路输出。
5.如权利要求4所述的负压电荷泵，其特征在于：所述基准电压调节电路包括第二运算放大器和第二电阻串；
所述第二运算放大器的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压；
所述第二电阻串连接在所述第一基准电压和地之间；所述第二电阻串由第一电阻和可调电阻串联而成；
所述第二运算放大器的第一输入端连接第二基准电压，所述第二运算放大器的第二输入端连接到所述第一电阻和所述可调电阻的连接节点，通过调节所述可调电阻的大小调节所述第一基准电压的大小。
6.如权利要求4所述的负压电荷泵，其特征在于：所述基准电压调节电路包括第二运算放大器，所述第二运算放大器的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压；
所述第二运算放大器的第一输入端连接第二基准电压，所述第二运算放大器的第二输入端连接到所述第一基准电压，所述第一基准电压等于所述第二基准电压。
7.如权利要求1所述的负压电荷泵，其特征在于：所述时钟控制电路还包括一使能端，该使能端连接使能信号，在使能信号使能时所述时钟控制电路工作。
8.如权利要求1所述的负压电荷泵，其特征在于：第一电容连接在所述第一运算放大器的输出端和所述负压之间；
第二电容连接在所述反馈电压和所述负压之间；
所述电荷泵的第一输出端和地之间连接有第三电容。
9.如权利要求1所述的负压电荷泵，其特征在于：所述电荷泵还包括第二输出端，所述电荷泵的第二输出端输出半负压，所述半负压为所述负压的一半。
10.如权利要求1所述的负压电荷泵，其特征在于：所述第一偏置电压的最大值为0.6V，所述第一偏置电压由自偏置电路产生。
11.如权利要求10所述的负压电荷泵，其特征在于：所述负载电路的负载电流的最大值为100μA，最小值为1μA，电源电压为1.3V～1.65V，所述第一NMOS管的阈值电压为0.5V～0.72V；所述电流路径的电流大小为20μA。
12.如权利要求1所述的负压电荷泵，其特征在于：所述电流路径由一镜像电路组成，所述镜像电路包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极都接电源电压，所述第一PMOS管的栅极、所述第二PMOS管的栅极和所述第一PMOS管的漏极连接在一起且连接第一电流源，所述第二PMOS管的漏极输出所述电流路径的电流，所述电流路径的电流和所述第一电流源的电流的比值为所述第二PMOS管的宽长比和所述第一PMOS管的宽长比的比值。
13.如权利要求12所述的负压电荷泵，其特征在于：所述第二PMOS管的源极还连接有开关MOS管和第二NMOS管，所述开关MOS管的栅极连接所述第二控制信号，所述开关MOS管的源极和漏极串联在所述第二PMOS管的漏极和所述第二NMOS管的漏极之间，所述第二NMOS管的漏极和栅极连接，所述第二NMOS管的源极输出所述电流路径的电流。
14.如权利要求13所述的负压电荷泵，其特征在于：所述开关MOS管由NMOS管组成并在所述第二控制信号为高电平时导通、在所述第二控制信号为低电平时关断；所述第二比较器的正相输入端连接所述时钟控制信号、反相输入端连接所述第一偏置电压。
15.如权利要求13所述的负压电荷泵，其特征在于：所述开关MOS管由PMOS管组成并在所述第二控制信号为高电平时关断、在所述第二控制信号为低电平时导通；所述第二比较器的反相输入端连接所述时钟控制信号、正相输入端连接所述第一偏置电压。
CN201710579037.8A 2017-07-17 2017-07-17 负压电荷泵 Active CN107493012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710579037.8A CN107493012B (zh) 2017-07-17 2017-07-17 负压电荷泵

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710579037.8A CN107493012B (zh) 2017-07-17 2017-07-17 负压电荷泵

Publications (2)

Publication Number Publication Date
CN107493012A CN107493012A (zh) 2017-12-19
CN107493012B true CN107493012B (zh) 2019-08-13

Family

ID=60644404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710579037.8A Active CN107493012B (zh) 2017-07-17 2017-07-17 负压电荷泵

Country Status (1)

Country Link
CN (1) CN107493012B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108880233B (zh) * 2018-08-03 2023-10-24 上海艾为电子技术股份有限公司 一种电荷泵电路
CN109286313B (zh) * 2018-09-12 2020-04-17 长江存储科技有限责任公司 倍压电路的控制方法及装置、存储介质
CN109245523B (zh) * 2018-09-12 2020-07-14 长江存储科技有限责任公司 电荷泵及存储设备
CN110729889B (zh) * 2019-10-30 2021-08-24 上海华虹宏力半导体制造有限公司 一种nvm中的负电荷泵
CN114362513B (zh) * 2022-01-12 2023-09-01 四川创安微电子有限公司 一种芯片内负升压电路及其充放电方法
CN114944836B (zh) * 2022-07-26 2022-11-04 无锡麟力科技有限公司 一种负载开关的控制电路
CN115469242B (zh) * 2022-09-13 2024-01-12 江苏万邦微电子有限公司 负电源监控系统及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498737B1 (en) * 2002-01-16 2002-12-24 Taiwan Semiconductor Manufacturing Company Voltage regulator with low sensitivity to body effect
CN101383557A (zh) * 2007-09-03 2009-03-11 矽创电子股份有限公司 定电流式电荷泵
US7598795B2 (en) * 2007-04-11 2009-10-06 Au Optronics Corp. Negative voltage converter
KR20110074127A (ko) * 2009-12-24 2011-06-30 주식회사 하이닉스반도체 반도체 장치의 내부전압 생성회로
CN103036411A (zh) * 2012-11-30 2013-04-10 上海宏力半导体制造有限公司 电荷泵电路
CN104052261A (zh) * 2013-03-12 2014-09-17 飞思卡尔半导体公司 用于控制电荷泵的装置和方法
CN105159372A (zh) * 2015-08-24 2015-12-16 锐迪科创微电子（北京）有限公司 一种负电压生成电路
CN105468075A (zh) * 2015-12-22 2016-04-06 上海华虹宏力半导体制造有限公司 负压电荷泵反馈电路
CN105807835A (zh) * 2015-01-19 2016-07-27 力晶科技股份有限公司 负基准电压产生电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498737B1 (en) * 2002-01-16 2002-12-24 Taiwan Semiconductor Manufacturing Company Voltage regulator with low sensitivity to body effect
US7598795B2 (en) * 2007-04-11 2009-10-06 Au Optronics Corp. Negative voltage converter
CN101383557A (zh) * 2007-09-03 2009-03-11 矽创电子股份有限公司 定电流式电荷泵
KR20110074127A (ko) * 2009-12-24 2011-06-30 주식회사 하이닉스반도체 반도체 장치의 내부전압 생성회로
CN103036411A (zh) * 2012-11-30 2013-04-10 上海宏力半导体制造有限公司 电荷泵电路
CN104052261A (zh) * 2013-03-12 2014-09-17 飞思卡尔半导体公司 用于控制电荷泵的装置和方法
CN105807835A (zh) * 2015-01-19 2016-07-27 力晶科技股份有限公司 负基准电压产生电路
CN105159372A (zh) * 2015-08-24 2015-12-16 锐迪科创微电子（北京）有限公司 一种负电压生成电路
CN105468075A (zh) * 2015-12-22 2016-04-06 上海华虹宏力半导体制造有限公司 负压电荷泵反馈电路

Also Published As

Publication number Publication date
CN107493012A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
CN107493012B (zh) 负压电荷泵
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
US9454164B2 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
CN101872207B (zh) 电压调节器电路
CN107085448B (zh) 包含过流保护的低压差线性稳压器ldo电路
CN112068627B (zh) 一种电压输出调节模块
CN110703841B (zh) 带隙基准源的启动电路、带隙基准源以及启动方法
CN206162234U (zh) 一种加权电流反馈的低压差线性稳压器
CN109839979A (zh) 低压降稳压器及电源输出装置
CN104699162A (zh) 一种快速响应的低压差线性稳压器
CN103365332B (zh) 过电流保护电路及供电装置
CN104635824A (zh) 低压降稳压器和相关方法
CN110446992A (zh) 具有降低的经调节的输出电压尖峰的低压差稳压器
CN107276396B (zh) 负压电荷泵
CN100508370C (zh) 源极跟随器及其稳定电流反馈电路
CN101272090A (zh) 一种高压电荷泵电路
CN103324237B (zh) 一种基于电压感应的ldo瞬态响应增强电路
CN107453599B (zh) 多电压输出的正压电荷泵
CN207008452U (zh) 一种悬浮跟随稳压电源电路装置
CN107482904B (zh) 负压电荷泵
CN110888487B (zh) 一种低压差线性稳压器及电子设备
CN110221647A (zh) 一种稳压器
CN109388167A (zh) 调节电路及提供调节电压至目标电路的方法
CN109462332A (zh) 一种电源供电系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant