CN109839979A - 低压降稳压器及电源输出装置 - Google Patents

低压降稳压器及电源输出装置 Download PDF

Info

Publication number
CN109839979A
CN109839979A CN201711417564.5A CN201711417564A CN109839979A CN 109839979 A CN109839979 A CN 109839979A CN 201711417564 A CN201711417564 A CN 201711417564A CN 109839979 A CN109839979 A CN 109839979A
Authority
CN
China
Prior art keywords
transistor
pressure
voltage
coupled
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711417564.5A
Other languages
English (en)
Other versions
CN109839979B (zh
Inventor
陈智圣
彭天云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN109839979A publication Critical patent/CN109839979A/zh
Application granted granted Critical
Publication of CN109839979B publication Critical patent/CN109839979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明公开了一种低压降稳压器包含运算放大器装置、电源输出装置及反馈电路。运算放大器装置根据输入电压输出控制电压。电源输出装置包含输入端、稳压输出端、第一开关、第一晶体管及分流电路。输入端接收控制电压，稳压输出端输出输出电压。反馈电路耦接于稳压输出端及运算放大器装置。第一开关的第一端耦接于输入端。第一晶体管的第一端耦接于第一电压端，第一晶体管的第二端耦接至稳压输出端，而第一晶体管的控制端耦接于第一开关的第二端。分流电路耦接于第一电压端、输入端及稳压输出端。分流电路包含耦接于第一电压端及稳压输出端之间的第二晶体管。

Description

低压降稳压器及电源输出装置
技术领域
本发明涉及一种低压降稳压器(low dropout voltage regulator)，尤其涉及一种能够避免晶体管被击穿(breakdown)的低压降稳压器。
背景技术
在现有技术中，低压降稳压器常可用来提供电路所需的电源。因此低压降稳压器中，输出电源的晶体管常须承载较大的电流，而需要以面积较大的晶体管实作。此外，由于电路可能会在不同的操作模式间切换，因此低压降稳压器输出的电压和电流也可能随着改变。倘若电压和电流变化较剧，超出低压降稳压器中晶体管的安全工作区(Safe OperatingArea,SOA)，即会使得晶体管损坏，造成低压降稳压器无法正常运作，甚至损毁低压降稳压器。
举例来说，在无线通信的应用当中，低压降稳压器可提供功率放大器所需的电源。当欲将功率放大器自高功率的操作模式切换到低功率的操作模式时，可将低压降稳压器的输出电压降低，以调降功率放大器的功率。然而，此时低压降稳压器中晶体管所承受的跨压将会提升，而容易超出晶体管的安全工作区，造成系统的不稳定。
发明内容
本发明的一实施例提供一种低压降稳压器，低压降稳压器包含运算放大器装置、电源输出装置及反馈电路。
运算放大器装置根据输入电压输出控制电压。电源输出装置包含输入端、稳压输出端、第一开关、第一晶体管及分流电路。输入端接收控制电压。稳压输出端输出输出电压。第一开关具有第一端、第二端及控制端，第一开关的第一端耦接于输入端。第一晶体管具有第一端、第二端及控制端，第一晶体管的第一端耦接于第一电压端，第一晶体管的第二端耦接至稳压输出端，而第一晶体管的控制端耦接于第一开关的第二端。分流电路耦接于第一电压端、输入端及稳压输出端。分流电路包含耦接于第一电压端及稳压输出端之间的第二晶体管。反馈电路耦接于稳压输出端及运算放大器装置。
本发明的另一实施例提供一种低压降稳压器，低压降稳压器包含运算放大器装置、电源输出装置及反馈电路。
运算放大器装置根据输入电压至少输出一控制电压。电源输出装置包含输入端、稳压输出端、第一开关、第一晶体管及分流电路。输入端接收控制电压。稳压输出端输出输出电压。第一开关具有第一端、第二端及控制端，第一开关的第一端耦接于输入端。第一晶体管具有第一端、第二端及控制端，第一晶体管的第一端耦接于第一电压端，第一晶体管的第二端耦接至稳压输出端，而第一晶体管的控制端耦接于第一开关的第二端。分流电路耦接于第一电压端、运算放大器装置及稳压输出端。分流电路包含耦接于第一电压端及稳压输出端之间的第二晶体管。反馈电路耦接于稳压输出端及运算放大器装置。
本发明的另一实施例提供一种电源输出装置，电源输出装置包含输入端、稳压输出端、第一开关、第一晶体管及分流电路。
输入端接收第一控制电压。稳压输出端输出输出电压。第一开关具有第一端、第二端及控制端，第一开关的第一端耦接于输入端。第一晶体管具有第一端、第二端及控制端，第一晶体管的第一端耦接于第一电压端，第一晶体管的第二端耦接至稳压输出端，而第一晶体管的控制端耦接于第一开关的第二端。分流电路耦接于第一电压端及稳压输出端，并接收第一控制电压或第二控制电压。分流电路包含耦接于第一电压端及稳压输出端之间的第二晶体管。
本发明所提供的电源输出装置及低压降稳压器可以提供电源至外部的电路，并可根据外部电路所需的电源状况，调整内部提供输出电压的路径，以避免内部的晶体管因为跨压过大而被击穿，因此有助于提升系统的稳定性。
附图说明
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
图1为本发明一实施例的低压降稳压器的示意图；
图2为图1的低压降稳压器的第一晶体管的安全工作区示意图；
图3为本发明一实施例的电源输出装置的示意图；
图4为本发明另一实施例的电源输出装置的示意图；
图5为本发明另一实施例的电源输出装置的示意图；
图6为本发明另一实施例的电源输出装置的示意图；
图7为本发明另一实施例的电源输出装置的示意图；
图8为本发明另一实施例的电源输出装置的示意图；
图9为本发明另一实施例的电源输出装置的示意图；
图10为本发明另一实施例的低压降稳压器的示意图。
主要图示说明：
10、20 低压降稳压器
11、21 运算放大器装置
12、22 反馈电路
OP1 第一运算放大器
OP2 第二运算放大器
FB1 第一反馈单元
FB2 第二反馈单元
PA 功率放大器
100、200、300、400、500、600、 电源输出装置
700、800
110、410、510、610、710 分流电路
112、512、712 压降组件
120、220、320、420、720、820 控制电路
IN 输入端
OUT 稳压输出端
M1P、M1N 第一晶体管
M2P、M2N、M2P’ 第二晶体管
SW1A 第一开关
SW2A、SW2B 第二开关
SW3A 第三开关
SW4A、SW4B 第四开关
Vo 输出电压
Vin 输入电压
VDS 跨压
Vctrl、Vctrl’ 控制电压
NV1 第一电压端
NV2 第二电压端
V1 第一电压
V2 第二电压
IDS 电流
SOA 安全工作区
230 电流感测组件
MD 晶体管
具体实施方式
图1为本发明一实施例的低压降稳压器10的示意图。低压降稳压器10包含运算放大器装置11、反馈(feedback)电路12及电源输出装置100。
运算放大器装置11可根据输入电压Vin输出控制电压Vctrl。在图1中，运算放大器装置11可包含第一运算放大器OP1，第一运算放大器OP1具有第一输入端、第二输入端及输出端。第一运算放大器OP1的第一输入端可接收输入电压Vin，而第一运算放大器OP1的输出端可输出控制电压Vctrl。
电源输出装置100可包含输入端IN、稳压输出端OUT、第一开关SW1A、第一晶体管M1P及分流电路110。输入端IN可耦接于运算放大器装置11的第一运算放大器OP1的输出端以接收控制电压Vctrl。第一开关SW1A具有第一端、第二端及控制端，第一开关SW1A的第一端可耦接于输入端IN。第一晶体管M1P具有第一端、第二端及控制端，第一晶体管M1P的第一端耦接于第一电压端NV1，第一晶体管M1P的第二端耦接至稳压输出端OUT，而第一晶体管M1P的控制端耦接于第一开关SW1A的第二端。分流电路110耦接于第一电压端NV1、输入端IN及稳压输出端OUT。分流电路110包含耦接于第一电压端NV1及稳压输出端OUT之间的第二晶体管M2P。第一电压端NV1所提供的第一电压V1可为系统中的高电压，例如系统中的电池电压。
在图1的实施例中，分流电路110还可包含压降组件112。第二晶体管M2P具有第一端、第二端及控制端，第二晶体管M2P的第一端耦接于第一电压端NV1，而第二晶体管M2P的控制端耦接于输入端IN，以接收运算放大器装置11的第一运算放大器OP1所输出的控制电压Vctrl。压降组件112具有第一端及第二端，压降组件112的第一端耦接于第二晶体管M2P的第二端，而压降组件112的第二端耦接于稳压输出端OUT。在图1的实施例中，压降组件112可由晶体管实作，晶体管更包括控制端，而晶体管的控制端耦接于第二晶体管M2P的控制端。
稳压输出端OUT可产生并输出输出电压Vo，而反馈电路12可耦接于稳压输出端OUT及运算放大器装置11。反馈电路12包含第一反馈单元FB1，第一反馈单元FB1耦接于稳压输出端OUT、第一运算放大器OP1的第二输入端及第二电压端NV2。第二电压端NV2所提供的第二电压V2可为系统中的低电压或地电压。
在本发明的部分实施例中，低压降稳压器10所产生并输出的输出电压Vo可提供给其他电路作为电源，且低压降稳压器10可根据接收输出电压Vo的电路的操作情况，选择内部提供输出电压Vo的路径。
举例来说，在图1中，低压降稳压器10所产生并输出的输出电压Vo可提供电源至功率放大器PA。当功率放大器PA操作在功率较高的模式时，低压降稳压器10须提供较高的输出电压Vo，例如接近第一电压端NV1所提供的第一电压V1，由于第一晶体管M1P的第一端是耦接于第一电压端NV1，因此第一晶体管M1P的第一端及第二端之间的跨压VDS较小。图2为第一晶体管M1P的安全工作区SOA示意图。根据图2可知，当第一晶体管M1P的第一端及第二端之间的跨压VDS较小时，第一晶体管M1P可在安全工作区SOA内提供较大的电流IDS而不会被击穿。因此当第一晶体管M1P的第一端及第二端之间的跨压VDS较小时，第一开关SW1A可被导通，因此第一晶体管M1P会接收到控制电压Vctrl，进而产生并输出输出电压Vo，此时输出电压Vo主要是由第一晶体管M1P产生并输出。
反之，当功率放大器PA操作在功率较低的模式时，低压降稳压器10则会提供较低的输出电压Vo，甚至接近系统中的低电位或地电压。举例来说，若第一电压端NV1所提供的第一电压V1为电池电压4.2V，则在当功率放大器PA操作在功率较低的模式时，低压降稳压器10所提供的输出电压Vo则可约为0.2V。由于第一晶体管M1P的第一端耦接于第一电压端NV1，因此第一晶体管M1P的第一端及第二端之间的跨压VDS即约为4V。然而，如图2所示，当第一晶体管M1P的跨压较大时，第一晶体管M1P所能导通的电流也相对较低，否则就可能会超出安全工作区SOA，使第一晶体管M1P被击穿。
此外，以常见的工艺(process)而言，第一晶体管M1P的耐压可能仅有1.8V或3.3V。在此情况下，若经由第一晶体管M1P产生并输出输出电压Vo，使得第一晶体管M1P在跨压VDS为4V的情况下导通电流，则可能会导致第一晶体管M1P被击穿，造成系统不稳定。因此，当第一晶体管M1P的跨压VDS较大时，第一开关SW1A会被截止，而输出电压Vo会由分流电路110产生并输出。由于分流电路110包含第二晶体管M2P及压降组件112，且两者能够分别承受部分的跨压，因此第二晶体管M2P较不容易被击穿。
再者，由于在输出电压Vo较小的情况下，输出的电流亦较小，因此第二晶体管M2P的信道宽长比(channel width-to-length ratio)可较第一晶体管M1P的信道宽长比小，以减少电源输出装置100所需的面积。在本发明的部分实施例中，第一晶体管M1P的信道宽长比可例如为第二晶体管M2P的信道宽长比的10倍，然而在其他实施例中，亦可根据系统的需求选择合适的大小。
在本发明的部分实施例中，电源输出装置100可根据第一晶体管M1P的安全工作区特性，设定第一晶体管M1P的耐压临界值，并可将耐压临界值设定为小于第一晶体管M1P的击穿电压(breakdown voltage)，以确保第一晶体管M1P能够操作在安全工作区内。在操作时，便可将第一晶体管M1P的第一端及第二端之间的跨压VDS与第一晶体管M1P的耐压临界值相比较以作为切换第一开关SW1A的依据。也就是说，电源输出装置100可在第一晶体管M1P的第一端及第二端之间的跨压VDS大于第一晶体管M1P的耐压临界值时，截止第一开关SW1A，并经由分流电路110产生并输出输出电压Vo，且电源输出装置100可在第一晶体管M1P的第一端及第二端之间的跨压VDS小于第一晶体管M1P的耐压临界值时，导通第一开关SW1A，并经由第一晶体管M1P产生并输出输出电压Vo，此时分流电路110虽然也可持续产生并输出输出电压Vo，然而由于第二晶体管M2P的导通等效电阻较大，因此主要仍会由第一晶体管M1P产生并输出输出电压Vo，也就是说，输出电压Vo是至少由第一晶体管M1P产生并输出。
此外，由于第一晶体管M1P的第一端耦接于第一电压端NV1并接收固定的系统电压，因此在本发明的部分实施例中，透过侦测第一晶体管M1P的第二端的电压，亦即输出电压Vo，就能够判断第一晶体管M1P所承受的跨压VDS为何。举例来说，在图1中，电源输出装置100还可包含控制电路120。控制电路120可根据第一晶体管M1P的第二端的电压，亦即输出电压Vo，判断跨压VDS是否大于第一晶体管M1P的耐压临界值，并藉此控制第一开关SW1A。
再者，由于低压降稳压器10的输出电压Vo会与运算放大器装置11的输入电压Vin相关，例如输出电压Vo与输入电压Vin之间常具有固定倍率的关系，在此情况下，控制电路120也可透过侦测输入电压Vin来判断第一晶体管M1P所承受的跨压VDS为何，并利用比较器比较第一晶体管M1P的跨压VDS及耐压临界值的大小关系来控制第一开关SW1A。
由于电源输出装置100能够根据第一晶体管M1P的跨压VDS控制内部提供输出电压Vo的路径，因此可以在输出电压Vo较低而第一晶体管M1P的跨压VDS过大时，利用分流电路110来产生并输出输出电压Vo，避免第一晶体管M1P因为超出安全工作区而被击穿，造成系统的不稳定。
在图1中，控制电路120可透过侦测输出电压Vo来判断第一晶体管M1P所承受的跨压VDS，然而在本发明的其他实施例中，由于流经稳压输出端OUT的电流，亦即输出电流，也会与输出电压Vo相关，因此控制电路120也可透过流经稳压输出端OUT的电流来进行判断及控制。
图3为本发明另一实施例的电源输出装置200的示意图。电源输出装置200与电源输出装置100具有相似的结构，并可根据相似的原理操作。然而电源输出装置200还包含电流感测组件230。电流感测组件230可将流经稳压输出端OUT的输出电流Io转换为电压信号，如此一来，控制电路220便可根据输出电流Io的大小来判断第一晶体管M1P所处的状态，进而导通或截止第一开关SW1A，以确保第一晶体管M1P能够操作在安全工作区内。
举例来说，使用者可以根据输出电流Io与输出电压Vo之间的关系，以及第一晶体管M1P的安全工作区来设定临界值，当流经稳压输出端OUT的电流，亦即输出电流Io，大于临界值时，控制电路220可导通第一开关SW1A，此时输出电压Vo主要会由第一晶体管M1P产生并输出。当流经稳压输出端OUT的电流小于临界值时，控制电路220则会截止第一开关SW1A，此时输出电压Vo会由分流电路110产生并输出。
在图1中，第一晶体管M1P可为P型晶体管，为了确保在第一开关SW1A截止时，第一晶体管M1P不会导通电流，在本发明的部分实施例中，电源输出装置100还可包含其他的开关来进行控制。图4为本发明另一实施例的电源输出装置300的示意图。电源输出装置300与电源输出装置100具有相似的结构，并可根据相同的原理操作。然而电源输出装置300还包含第二开关SW2A。第二开关SW2A具有第一端、第二端及控制端，第二开关SW2A的第一端耦接于第一电压端NV1，第二开关SW2A的第二端耦接于第一晶体管M1P的控制端。当第一晶体管M1P的第一端及第二端之间的跨压VDS大于第一晶体管M1P的耐压临界值时，第一开关SW1A会被截止，且第二开关SW2A会被导通，因此第一晶体管M1P的控制端会经由第二开关SW2A耦接至第一电压端NV1，而不会处于浮接(floating)状态而被误导通。反之，当第一晶体管M1P的跨压VDS小于第一晶体管M1P的耐压临界值时，第一开关SW1A会被导通，而第二开关SW2A则会被截止。
在图4的实施例中，第二开关SW2A的控制端可耦接于控制电路320，换言之，控制电路320可同时控制第一开关SW1A及第二开关SW2A。然而，在本发明的其他实施例中，第一开关SW1A及第二开关SW2A也可分别由相异的控制电路来控制，亦即控制电路320可根据系统的需要，控制第一开关SW1A、第二开关SW2A或前述两项的任意组合。
图5为本发明另一实施例的电源输出装置400的示意图。电源输出装置400与电源输出装置300具有相似的结构，并可根据相似的原理操作。然而电源输出装置400的分流电路410还包含第三开关SW3A及第四开关SW4A。
第三开关SW3A具有第一端、第二端及控制端，第三开关SW3A的第一端可耦接于输入端IN，以接收运算放大器装置11输出的控制电压Vctrl，第三开关SW3A的第二端耦接于第二晶体管M2P的控制端。当第一晶体管M1P的第一端及第二端之间的跨压VDS大于第一晶体管M1P的耐压临界值时，第三开关SW3A会被导通，此时输出电压Vo将由分流电路110产生并输出。当第一晶体管M1P的跨压VDS小于第一晶体管M1P的耐压临界值时，第三开关SW3A则会被截止，此时输出电压Vo会由第一晶体管M1P产生并输出。
第四开关SW4A具有第一端、第二端及控制端，第四开关SW4A的第一端耦接于第一电压端NV1，第四开关SW4A的第二端耦接于第二晶体管M2P的控制端。在图5中，第二晶体管M2P为P型晶体管，因此当第一晶体管M1P的跨压VDS小于第一晶体管M1P的耐压临界值时，第四开关SW4A将被导通，此时第二晶体管M2P的控制端就可被固定在第一电压端NV1所提供的第一电压V1，使得第二晶体管M2P不会在浮接状态下被误导通。反之，当第一晶体管M1P的跨压VDS大于第一晶体管M1P的耐压临界值时，第四开关SW4A则会被截止，换言之，当第一晶体管M1P导通时，第二晶体管M2P即可截止。
在图5的实施例中，第一开关SW1A的控制端、第二开关SW2A的控制端、第三开关SW3A的控制端及第四开关SW4A的控制端可耦接于控制电路420。换言之，控制电路420可同时控制第一开关SW1A、第二开关SW2A、第三开关SW3A及第四开关SW4A。然而，在本发明的其他实施例中，第一开关SW1A、第二开关SW2A、第三开关SW3A及第四开关SW4A也可由相异的控制电路来控制，亦即控制电路420可根据系统的需要，控制第一开关SW1A、第二开关SW2A、第三开关SW3A及第四开关SW4A或前述四项的任意组合。再者，在本发明的部分实施例中，电源输出装置400亦可根据系统的需求，省略第二开关SW2A及第四开关SW4A，此时控制电路420则可控制第一开关SW1A、第三开关SW3A或前述两项的任意组合。
再者，控制电路420可如图1的控制电路120根据输出电压Vo得知第一晶体管M1P的跨压VDS，并进一步与第一晶体管M1P的耐压临界值进行比较，再根据比较结果来控制各个开关，然而本发明并不以此为限。在本发明的其他实施例中，控制电路420也可直接侦测第一晶体管M1P的跨压VDS，并与第一晶体管M1P的耐压临界值进行比较，又或是如图3的控制电路220根据输出电流Io的感测结果来控制各个开关。
在图1、图3至图5的实施例中，压降组件112可利用晶体管来实作，然而在本发明的其他实施例中，压降组件112亦可包含一个或复数个晶体管、电阻、一个或复数个二极管、或一个或复数个以二极管形式连接的晶体管(diode-connected transistor)、或上述四者的任意组合来实作。此外，压降组件112与第二晶体管M2P的排列次序亦可改变。
图6为本发明另一实施例的电源输出装置500的示意图。电源输出装置500与电源输出装置400具有相似的结构，并可根据相似的原理操作。然而在电源输出装置500中，分流电路510可包含第二晶体管M2P、压降组件512、第三开关SW3A及第四开关SW4A。压降组件512具有第一端及第二端，压降组件512的第一端耦接于第一电压端NV1。第二晶体管M2P具有第一端、第二端及控制端，第二晶体管M2P的第一端耦接于压降组件512的第二端，第二晶体管M2P的第二端耦接于稳压输出端OUT，而第二晶体管M2P的控制端经由第三开关SW3A耦接至输入端IN。
此外，在图6中，压降组件512包含串接的N个以二极管形式连接的晶体管MD来实作，N为大于等于2的正整数。在本发明的其他实施例中，压降组件512亦可利用二极管来取代以二极管形式连接的晶体管MD，又或可包含电阻或晶体管，又或是电阻、晶体管、二极管及以二极管形式连接的晶体管MD四者的任意组合来实作。
此外，在本发明的部分实施例中，亦可省略压降组件112及512。图7为本发明另一实施例的电源输出装置600的示意图。电源输出装置600与电源输出装置400具有相似的结构，并可根据相似的原理操作。然而在电源输出装置600中，分流电路610虽包含第二晶体管M2P’、第三开关SW3A及第四开关SW4A，却并未包含其他压降组件。换言之，第二晶体管M2P’的第一端耦接于第一电压端NV1，第二晶体管M2P’的第二端耦接于稳压输出端OUT，而第二晶体管M2P’的控制端可经由第三开关SW3A耦接至输入端IN，以接收运算放大器装置11输出的控制电压Vctrl。然而第二晶体管M2P’的信道长度(channel length)可大于第一晶体管M1P的信道长度，换言之，第二晶体管M2P’的导通电阻会大于第一晶体管M1P的导通电阻，并且能够承受更大的压降。
在图1、图3至图7的实施例中，第一晶体管M1P、第二晶体管M2P及M2P’皆为P型晶体管，然而在本发明的其他实施例中，使用者亦可根据需求利用N型晶体管来实作第一晶体管及/或第二晶体管。图8为本发明另一实施例的电源输出装置700的示意图。电源输出装置700与电源输出装置400具有相似的结构，并可根据相似的原理操作。然而在电源输出装置700中，第一晶体管M1N及分流电路710中的第二晶体管M2N及压降组件712皆为N型晶体管。
在此情况下，电源输出装置700的第二开关SW2B及第四开关SW4B也会耦接至提供较低电压的第二电压端NV2。也就是说，第二开关SW2B的第一端可耦接于第二电压端NV2，而第二开关SW2B的第二端耦接于第一晶体管M1N的控制端。而第二电压端NV2所提供的第二电压V2可例如为系统中的地电压。如此一来，当第一晶体管M1N的第一端及第二端之间的跨压VDS大于第一晶体管M1N的耐压临界值时，第一开关SW1A会被截止，而第二开关SW2B则会被导通，使得第一晶体管M1N的控制端会接收到第二电压V2，因此不会处于浮接状态而有误导通的情况。另外，当第一晶体管M1N的跨压VDS小于第一晶体管M1N的耐压临界值时，第一开关SW1A会被导通，而第二开关SW2B则会被截止。
相似的，第四开关SW4B的第一端耦接于第二电压端NV2，第四开关SW4B的第二端耦接于第二晶体管M2N的控制端。当第一晶体管M1N的跨压VDS小于第一晶体管M1N的耐压临界值时，第三开关SW3A会被截止，而第四开关SW4B会被导通，使得第二晶体管M2N的控制端会接收到第二电压V2，因此不会处于浮接状态而有误导通的情况。当第一晶体管M1N的第一端及第二端之间的跨压VDS大于第一晶体管M1N的耐压临界值时，第三开关SW3A会被导通，而第四开关SW4B会被截止。
在图8的实施例中，第一开关SW1A的控制端、第二开关SW2B的控制端、第三开关SW3A的控制端及第四开关SW4B的控制端可耦接于控制电路720。换言之，控制电路720可同时控制第一开关SW1A、第二开关SW2B、第三开关SW3A及第四开关SW4B。然而，在本发明的其他实施例中，第一开关SW1A、第二开关SW2B、第三开关SW3A及第四开关SW4B也可由相异的控制电路来控制，亦即控制电路720可根据系统的需要，控制第一开关SW1A、第二开关SW2B、第三开关SW3A及第四开关SW4B或前述四项的任意组合。此外，在本发明的部分实施例中，电源输出装置700亦可根据系统的需求，省略第二开关SW2B及第四开关SW4B，此时控制电路720则可控制第一开关SW1A、第三开关SW3A或前述两项的任意组合。
再者，控制电路720可如图1的控制电路120根据输出电压Vo得知第一晶体管M1N的跨压VDS，并进一步与第一晶体管M1N的耐压临界值进行比较，再根据比较结果来控制各个开关。然而在本发明的其他实施例中，控制电路720也可直接侦测第一晶体管M1N的跨压VDS，并与第一晶体管M1N的耐压临界值进行比较，又或是如图3的控制电路220根据输出电流Io的感测结果来控制各个开关。
此外，本发明亦不限定第一晶体管及第二晶体管为同型的晶体管。图9为本发明另一实施例的电源输出装置800的示意图。电源输出装置800与电源输出装置400具有相似的结构，并可根据相似的原理操作。然而在电源输出装置800中，第一晶体管M1N为N型晶体管，而第二晶体管M2P为P型晶体管。一般而言，P型晶体管会较N型晶体管具有更高的耐压能力，而N型晶体管则较P型晶体管具有更低的导通电阻，因此当第一晶体管M1N的跨压VDS小于第一晶体管M1N的耐压临界值时，第一开关SW1A会被导通，第三开关SW3A会截止，电源输出装置800会由第一晶体管M1N产生并输出输出电压Vo。而当第一晶体管M1N的第一端及第二端之间的跨压VDS大于第一晶体管M1N的耐压临界值时，第一开关SW1A会被截止，而第三开关SW3A会被导通，电源输出装置800可由分流电路410中，耐压能力较好的第二晶体管M2P产生并输出输出电压Vo。
由于电源输出装置800能够根据第一晶体管M1N的跨压VDS控制内部提供输出电压Vo的路径，因此可以在输出电压Vo较低而第一晶体管M1N的跨压VDS过大时，利用分流电路410来产生并输出输出电压Vo，避免第一晶体管M1N因为超出安全工作区而被击穿，造成系统的不稳定。
在图9的实施例中，第一开关SW1A的控制端、第二开关SW2B的控制端、第三开关SW3A的控制端及第四开关SW4A的控制端可耦接于控制电路820。换言之，控制电路820可同时控制第一开关SW1A、第二开关SW2B、第三开关SW3A及第四开关SW4A。然而，在本发明的其他实施例中，第一开关SW1A、第二开关SW2B、第三开关SW3A及第四开关SW4A也可由相异的控制电路来控制，亦即控制电路820可根据系统的需要，控制第一开关SW1A、第二开关SW2B、第三开关SW3A及第四开关SW4A或前述四项的任意组合。此外，在本发明的部分实施例中，电源输出装置800亦可根据系统的需求，省略第二开关SW2B及第四开关SW4A，此时控制电路820则可控制第一开关SW1A、第三开关SW3A或前述两项的任意组合。
图3至图9中的电源输出装置200至800可例如被应用在图1的低压降稳压器10中，以取代电源输出装置100。然而，在本发明的其他实施例中，电源输出装置100至800亦可应用于其他的电路，并可根据输出电压或输出电流的状况切换提供电源的路径。
此外，在图1的低压降稳压器10中，运算放大器装置11仅包含第一运算放大器OP1，因此分流电路110可与第一开关SW1A接收到相同的控制电压Vctrl，然而在本发明的其他实施例中，运算放大器装置11亦可包含第二运算放大器，而分流电路则可接收到第二运算放大器所产生的控制电压。
图10为本发明另一实施例的低压降稳压器20的示意图。低压降稳压器20包含运算放大器装置21、反馈电路22及电源输出装置400。
运算放大器装置21可包含第一运算放大器OP1及第二运算放大器OP2，第一运算放大器OP1具有第一输入端、第二输入端及输出端。第一运算放大器OP1的第一输入端可接收输入电压Vin，而第一运算放大器OP1的输出端可输出控制电压Vctrl。第二运算放大器OP2具有第一输入端、第二输入端及输出端。第二运算放大器OP2的第一输入端可接收输入电压Vin，而第二运算放大器OP2的输出端可耦接于分流电路410，第二运算放大器OP2的输出端可输出控制电压Vctrl’，以控制分流电路410。反馈电路22可包含第一反馈单元FB1及第二反馈单元FB2。第一反馈单元FB1耦接于稳压输出端OUT及第一运算放大器OP1的第二输入端，而第二反馈单元FB2耦接于稳压输出端OUT及第二运算放大器OP2的第二输入端。
换言之，第一运算放大器OP1与第二运算放大器OP2可处于相同的操作状态，第一运算放大器OP1可输出控制电压Vctrl至第一晶体管M1P的控制端，而第二运算放大器OP2可输出控制电压Vctrl’至分流电路410中的第二晶体管M2P的控制端。第一反馈单元FB1可用来提供反馈信号给第一运算放大器OP1以使第一运算放大器OP1输出稳定的控制电压Vctrl，而第二反馈单元FB2则可用来提供反馈信号给第二运算放大器OP2以使第二运算放大器OP2输出稳定的控制电压Vctrl’。
如此一来，当电源输出装置400启用分流电路410，以利用第二晶体管M2P产生并输出输出电压Vo时，就不会影响到第一运算放大器OP1的操作，而能够进一步增加系统的稳定性。
此外，在图1、图3至图10的实施例中，第一开关SW1A、第二开关SW2A、SW2B、第三开关SW3A及第四开关SW4A、SW4B可利用晶体管来实作，例如N型晶体管或P型晶体管，亦可根据系统需求利用其他电子组件来实作。
综上所述，本发明的实施例所提供的电源输出装置及低压降稳压器可以提供电源至外部的电路，并可根据外部电路所需的电源状况，调整内部提供输出电压的路径，以避免内部的晶体管因为跨压过大而被击穿，因此有助于提升系统的稳定性。
以上所述仅为本发明的较佳实施例，凡依本发明申请权利要求书所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种低压降稳压器，其特征在于，包含：
一运算放大器装置，用以根据一输入电压输出一控制电压；
一电源输出装置，包含：
一输入端，用以接收该控制电压；
一稳压输出端，用以输出一输出电压；
一第一开关，具有一第一端耦接于该输入端，一第二端，及一控制端；
一第一晶体管，具有一第一端耦接于一第一电压端，一第二端耦接至该稳压输出端，及一控制端耦接于该第一开关的该第二端；及
一分流电路，耦接于该第一电压端、该输入端及该稳压输出端，该分流电路包含耦接于该第一电压端及该稳压输出端之间的一第二晶体管；及
一反馈电路，耦接于该稳压输出端及该运算放大器装置。
2.如权利要求1所述的低压降稳压器，其特征在于，其中：
当该第一晶体管的该第一端及该第二端之间的一跨压大于该第一晶体管的一耐压临界值时，该第一开关被截止，且该输出电压由该分流电路输出；或
当该第一晶体管的该第一端及该第二端之间的该跨压小于该第一晶体管的该耐压临界值时，该第一开关被导通，且该输出电压至少由该第一晶体管输出。
3.如权利要求2所述的低压降稳压器，其特征在于，其中该耐压临界值小于该第一晶体管的一击穿电压。
4.如权利要求1所述的低压降稳压器，其特征在于，其中该运算放大器装置包含一第一运算放大器，具有一第一输入端用以接收该输入电压，一第二输入端，及一输出端用以输出该控制电压；
其中该分流电路耦接于该输入端以接收该控制电压。
5.如权利要求1所述的低压降稳压器，其特征在于，另包含：
一第二开关，具有一第一端耦接于该第一电压端，一第二端耦接于该第一晶体管的该控制端，及一控制端；
其中：
该第一晶体管为P型晶体管；
当该第一晶体管的该第一端及该第二端之间的一跨压大于该第一晶体管的一耐压临界值时，该第一开关被截止，且该第二开关被导通；及
当该跨压小于该耐压临界值时，该第一开关被导通，且该第二开关被截止。
6.如权利要求1所述的低压降稳压器，其特征在于，另包含：
一第二开关，具有一第一端耦接于一第二电压端，一第二端耦接于该第一晶体管的该控制端，及一控制端；
其中：
该第一晶体管为N型晶体管；
当该第一晶体管的该第一端及该第二端之间的一跨压大于该第一晶体管的一耐压临界值时，该第一开关被截止，且该第二开关被导通；及
当该跨压小于该耐压临界值时，该第一开关被导通，且该第二开关被截止。
7.如权利要求1所述的低压降稳压器，其特征在于，其中：
该分流电路另包含一第三开关，具有一第一端耦接于该输入端，一第二端耦接于该第二晶体管的一控制端，及一控制端；
当该第一晶体管的该第一端及该第二端之间的一跨压大于该第一晶体管的一耐压临界值时，该第三开关被导通；及
当该跨压小于该耐压临界值时，该第三开关被截止。
8.如权利要求7所述的低压降稳压器，其特征在于，其中：
该分流电路另包含一第四开关，具有一第一端耦接于该第一电压端，一第二端耦接于该第二晶体管的该控制端，及一控制端；
该第二晶体管为P型晶体管；
当该跨压大于该耐压临界值时，该第四开关被截止；及
当该跨压小于该耐压临界值时，该第四开关被导通。
9.如权利要求7所述的低压降稳压器，其特征在于，其中：
该分流电路另包含一第四开关，具有一第一端耦接于一第二电压端，一第二端耦接于该第二晶体管的该控制端，及一控制端；
该第二晶体管为N型晶体管；
当该跨压大于该耐压临界值时，该第四开关被截止；及
当该跨压小于该耐压临界值时，该第四开关被导通。
10.如权利要求1所述的低压降稳压器，其特征在于，另包含一控制电路，其中：
该控制电路用以根据该第一晶体管的一耐压临界值、及根据该输出电压与该第一晶体管的该第一端及该第二端之间的一跨压其中之一以控制该第一开关；或
该控制电路用以根据流经该稳压输出端的一电流控制该第一开关。
11.如权利要求1所述的低压降稳压器，其特征在于，其中：
该第二晶体管具有一第一端耦接于该第一电压端，一第二端，及一控制端耦接于该输入端；
及
该分流电路另包含一压降组件，具有一第一端耦接于该第二晶体管的该第二端，及一第二端耦接于该稳压输出端。
12.如权利要求1所述的低压降稳压器，其特征在于，其中：
该分流电路另包含一压降组件，具有一第一端耦接于该第一电压端，及一第二端；及
该第二晶体管具有一第一端耦接于该压降组件的该第二端，一第二端耦接于该稳压输出端，及一控制端耦接于该输入端。
13.如权利要求11或12所述的低压降稳压器，其特征在于，其中该第一晶体管的信道宽长比大于该第二晶体管的信道宽长比。
14.如权利要求1所述的低压降稳压器，其特征在于，其中该第二晶体管的信道长度大于该第一晶体管的信道长度。
15.一种低压降稳压器，其特征在于，包含：
一运算放大器装置，用以根据一输入电压至少输出一第一控制电压；
一电源输出装置，包含：
一输入端，用以接收该第一控制电压；
一稳压输出端，用以输出一输出电压；
一第一开关，具有一第一端耦接于该输入端，一第二端，及一控制端；
一第一晶体管，具有一第一端耦接于一第一电压端，一第二端耦接至该稳压输出端，及一控制端耦接于该第一开关的该第二端；及
一分流电路，耦接于该第一电压端、该运算放大器装置及该稳压输出端，该分流电路包含耦接于该第一电压端及该稳压输出端之间的一第二晶体管；及
一反馈电路，耦接于该稳压输出端及该运算放大器装置。
16.如权利要求15所述的低压降稳压器，其特征在于，其中：
该运算放大器装置包含：
一第一运算放大器，具有一第一输入端用以接收该输入电压，一第二输入端，及一输出端用以输出该第一控制电压；及
一第二运算放大器，具有一第一输入端用以接收该输入电压，一第二输入端，及一输出端耦接于该分流电路并用以输出一第二控制电压以控制该分流电路；
该反馈电路包含：
一第一反馈单元，耦接于该稳压输出端及该第一运算放大器的该第二输入端；及一第二反馈单元，耦接于该稳压输出端及该第二运算放大器的该第二输入端。
17.一种电源输出装置，其特征在于，包含：
一输入端，用以接收一第一控制电压；
一稳压输出端，用以输出一输出电压；
一第一开关，具有一第一端耦接于该输入端，一第二端，及一控制端；
一第一晶体管，具有一第一端耦接于一第一电压端，一第二端耦接至该稳压输出端，及一控制端耦接于该第一开关的该第二端；及
一分流电路，耦接于该第一电压端及该稳压输出端，该分流电路用以接收该第一控制电压或一第二控制电压，并包含耦接于该第一电压端及该稳压输出端之间的一第二晶体管。
18.如权利要求17所述的电源输出装置，其特征在于，其中该第一控制电压及该第二控制电压是由一运算放大器装置提供，该输出电压是用以供给电源至一功率放大器。
19.如权利要求17所述的电源输出装置，其特征在于，其中：
当流经该稳压输出端的一电流大于一临界值时，该第一开关被导通，该输出电压至少由该第一晶体管输出；及
当流经该稳压输出端的该电流小于该临界值时，该第一开关被截止，该输出电压由该分流电路输出。
CN201711417564.5A 2017-11-28 2017-12-25 低压降稳压器及电源输出装置 Active CN109839979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106141387 2017-11-28
TW106141387A TWI657328B (zh) 2017-11-28 2017-11-28 低壓降穩壓器及電源輸出裝置

Publications (2)

Publication Number Publication Date
CN109839979A true CN109839979A (zh) 2019-06-04
CN109839979B CN109839979B (zh) 2020-10-13

Family

ID=66633046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711417564.5A Active CN109839979B (zh) 2017-11-28 2017-12-25 低压降稳压器及电源输出装置

Country Status (3)

Country Link
US (1) US10416696B2 (zh)
CN (1) CN109839979B (zh)
TW (1) TWI657328B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112825003A (zh) * 2019-11-21 2021-05-21 立积电子股份有限公司 放大装置以及电压电流转换装置
CN114089799A (zh) * 2020-08-24 2022-02-25 南亚科技股份有限公司 低压降稳压器及其控制方法
US11290136B2 (en) * 2019-10-16 2022-03-29 Richwave Technology Corp. Radio frequency device and voltage generating device thereof
TWI826114B (zh) * 2022-11-15 2023-12-11 宏碁股份有限公司 穩壓電路模組與電壓控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7303828B2 (ja) * 2018-12-21 2023-07-05 株式会社半導体エネルギー研究所 半導体装置、並びに電子機器及び人工衛星
US10795392B1 (en) * 2019-04-16 2020-10-06 Novatek Microelectronics Corp. Output stage circuit and related voltage regulator
US11906998B2 (en) * 2021-09-23 2024-02-20 Apple Inc. NMOS super source follower low dropout regulator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1152361A (zh) * 1994-05-16 1997-06-18 汤姆森消费电子有限公司 带限流过载保护的双电压的电压调节器
US20040257151A1 (en) * 2003-06-19 2004-12-23 Joseph Chan Method and apparatus for dual output voltage regulation
WO2007009484A1 (en) * 2005-07-21 2007-01-25 Freescale Semiconductor, Inc Voltage regulator with pass transistors carrying different ratios of the total load current and method of operation therefor
US20090322297A1 (en) * 2008-06-30 2009-12-31 Fujitsu Limited Series regulator circuit and semiconductor integrated circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703813B1 (en) * 2002-10-24 2004-03-09 National Semiconductor Corporation Low drop-out voltage regulator
GB2408644B (en) * 2003-11-26 2007-04-25 Wolfson Ltd Amplifier
JP5136834B2 (ja) * 2007-10-16 2013-02-06 株式会社村田製作所 Ｒｆ電力増幅装置およびｒｆ電力増幅器の電源電圧を制御する電源供給回路
US9134743B2 (en) * 2012-04-30 2015-09-15 Infineon Technologies Austria Ag Low-dropout voltage regulator
WO2014028667A1 (en) * 2012-08-15 2014-02-20 Skyworks Solutions, Inc. Systems, circuits and methods related to controllers for radio-frequency power amplifiers
CN105446403A (zh) * 2014-08-14 2016-03-30 登丰微电子股份有限公司 低压差线性稳压器
TWI633733B (zh) * 2017-04-18 2018-08-21 立積電子股份有限公司 電源供應器及電源供應器的操作方法
US10152072B1 (en) * 2017-12-01 2018-12-11 Qualcomm Incorporated Flip voltage follower low dropout regulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1152361A (zh) * 1994-05-16 1997-06-18 汤姆森消费电子有限公司 带限流过载保护的双电压的电压调节器
US20040257151A1 (en) * 2003-06-19 2004-12-23 Joseph Chan Method and apparatus for dual output voltage regulation
WO2007009484A1 (en) * 2005-07-21 2007-01-25 Freescale Semiconductor, Inc Voltage regulator with pass transistors carrying different ratios of the total load current and method of operation therefor
US20090322297A1 (en) * 2008-06-30 2009-12-31 Fujitsu Limited Series regulator circuit and semiconductor integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11290136B2 (en) * 2019-10-16 2022-03-29 Richwave Technology Corp. Radio frequency device and voltage generating device thereof
CN112825003A (zh) * 2019-11-21 2021-05-21 立积电子股份有限公司 放大装置以及电压电流转换装置
CN112825003B (zh) * 2019-11-21 2022-10-18 立积电子股份有限公司 放大装置以及电压电流转换装置
CN114089799A (zh) * 2020-08-24 2022-02-25 南亚科技股份有限公司 低压降稳压器及其控制方法
TWI826114B (zh) * 2022-11-15 2023-12-11 宏碁股份有限公司 穩壓電路模組與電壓控制方法

Also Published As

Publication number Publication date
TWI657328B (zh) 2019-04-21
US10416696B2 (en) 2019-09-17
TW201925948A (zh) 2019-07-01
CN109839979B (zh) 2020-10-13
US20190163220A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
CN109839979A (zh) 低压降稳压器及电源输出装置
CN106575865B (zh) 电压调节器及提供电压调节器中的短路保护的方法
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
CN101813957B (zh) 电压调节器
CN106160419B (zh) 低压差稳压电源电路结构
TWI689806B (zh) 穩壓系統、穩壓晶片以及穩壓控制方法
US8922180B2 (en) Method for enhancing conversion efficiency at low load of a step-down DC-DC switching converter and related circuit
CN107493012A (zh) 负压电荷泵
CN100533327C (zh) 具有过电流保护的电压调节电路
CN105929886B (zh) 基准电压电路以及电子设备
CN207819757U (zh) 一种启动电路
CN104682702B (zh) 一种电源电路及电子产品
CN106249795A (zh) 一种浮动输出的ldo电路
CN107086778A (zh) 降压调节器的低功率待机模式
CN107846285A (zh) 一种限流电路及包括其的供电系统
US20130119957A1 (en) Bi-directional Switching Regulator and Control Circuit Thereof
CN101364797B (zh) 一种有源电压箝制栅极驱动电路
CN107453599A (zh) 多电压输出的正压电荷泵
CN208241310U (zh) 一种过流保护电路及装置
CN107492929B (zh) 设置有电流保护电路的充电电路
CN110221647A (zh) 一种稳压器
CN203405751U (zh) 一种新型的稳压器电路结构
CN105515357B (zh) 一种dcdc限流电路
US20220147084A1 (en) Voltage regulator
CN104518689B (zh) 零电流侦测电路及直流转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant