CN1404610A - 用于字线升压以最小处理升压字线电压变化的修整方法和系统 - Google Patents
用于字线升压以最小处理升压字线电压变化的修整方法和系统 Download PDFInfo
- Publication number
- CN1404610A CN1404610A CN01805426A CN01805426A CN1404610A CN 1404610 A CN1404610 A CN 1404610A CN 01805426 A CN01805426 A CN 01805426A CN 01805426 A CN01805426 A CN 01805426A CN 1404610 A CN1404610 A CN 1404610A
- Authority
- CN
- China
- Prior art keywords
- voltage
- word line
- circuit
- aforesaid
- boosts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000008569 process Effects 0.000 title abstract description 8
- 238000009966 trimming Methods 0.000 title abstract description 3
- 230000015654 memory Effects 0.000 claims abstract description 63
- 230000000694 effects Effects 0.000 claims description 54
- 238000005520 cutting process Methods 0.000 claims description 12
- 230000003750 conditioning effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 230000008859 change Effects 0.000 description 17
- 230000004913 activation Effects 0.000 description 14
- 238000001994 activation Methods 0.000 description 14
- 238000007667 floating Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000012163 sequencing technique Methods 0.000 description 6
- 230000005055 memory storage Effects 0.000 description 4
- 238000005304 joining Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供在闪存(10)中于读取操作期间用于控制升压字线电压的方法和系统。在最佳实施例中，利用在字线电压升压电路(20)内的电压升压器(48)产生栅极电压。与字线电压升压电路(20)电气连接的可调整截波电路(12)用于以由电压升压器(48)产生的特定电压电平截波栅极电压。可通过与可调整截波电路(12)电气连接的修整电路(14)依据在制造期间可调整截波电路(12)所遭遇的处理变动调整此特定电压电平。
Description
技术领域
本发明通常涉及一种非挥发性存储装置，且尤其是涉及在读取操作期间控制提供给在快闪电可擦可编程只读存储器(EEPROM)内字线的升压电平的方法和系统。
背景技术
闪存是深受喜欢的存储器储存装置，因为其可在缺乏连续电源的情况下储存信息且能够以各种简洁的形式建构。通常可通过在硅基体上制造多个浮动栅极晶体管而建构此闪存。浮动栅极晶体管能够将电荷储存在利用薄电介质层与控制栅极分隔的另一个栅极上即所已知浮动栅极。一般而言，是通过在浮动栅极内储存电荷而将数据储存在非挥发性存储器存储装置中的数据。
在快闪EEPROM装置中，电子是经由位于浮动栅极和下层基体间的已知为隧道氧化层的薄电介质而转移至浮动栅极。通常是利用隧道热电子(“CHE”)注入或Fowler-Nordheim隧道效应而执行电子转移。在任一种转移机构中，电压均是通过控制栅极而耦接至浮动栅极。控制栅极是电容性耦接至浮动栅极所以提供给控制栅极的电压可耦接至浮动栅极。在其中一种形式的装置中，控制栅极为覆盖在浮动栅极上且通过薄电介质与其分隔的多晶硅栅极。在另一种形式的装置中，浮动栅极为半导体基体中的掺杂区。
闪存是由多行和多列的快闪晶体管而形成的，在此将每一个晶体管视为包含有控制栅极、漏极和源极的存储胞。字线译码器提供操作电压给存储器存储装置内每个区段中的各行的晶体管且此字线译码器通常连接至区段中的各晶体管的控制栅极。位线译码器提供操作电压给各列的晶体管且其通常连接至在各列内的晶体管的漏极。通常，晶体管的源极是耦接至共享源极线且是由源极线控制器控制。
存储胞通常是通过提供特定的电压给控制栅极、提供第二特定电压给漏极、和将源极接地而程序化。此导致隧道热电子从漏极耗尽区注入浮动栅极。可以各种方法删除在闪存装置内的存储胞。在一配置中，通过提供特定电压给源极、将控制栅极接地、和允许漏极浮动可清除存储胞。此导致在程序化期间注入浮动栅极的电子利用Fowler-Nordheim穿隧而从浮动栅极经由薄隧道氧化层而移动至源极。
在读取操作期间通常可通过经位线提供特定临界电压给控制栅极、提供第二特定电压给与漏极相接的位线、将源极接地、且然后检测位线电流而读取存储胞。假如存储胞已程序化且临界电压相当地高，则位线电流将为零或相当低。假如存储胞尚未程序化或清除，则临界电压将相当低，在控制栅极上的特定电压将增强隧道且位线电流将相当高。
在读取操作期间若提供给字线的电压不是位于特定临界电压范围内时会发生可预知的问题。假如提供给字线译码器的电压过高，则在此字线上的存储胞可能受损或在此可能会有存储胞的临界电压干扰。除此之外，提供太高的电压亦可能导致存储胞内数据的保存失效。在字线上的高电压亦可能影响所给定字线上的存储胞的耐久性。假如字线电压太低，则将无法产生足以适当地读取在字线上的存储胞的位线电流。
在读取操作期间提供电压给字线的已知方法为使用在读取操作期间通常升压至较高操作电压值的供应电压(Vcc)。随着闪存技术的进步及缩小技术的发展(0.25微米的存储胞尺寸)，供应电压(Vcc)的电压值已经大约从5V降至3V。因为这些进步，可降低在读取操作期间允许提供给字线的可接受电压范围。
在闪存制造期间，就算在制造处理期间遭遇微小的变动亦可导致在读取操作期间必须提供给字线的升压电压在各芯片间有所不同。此结果使得0.35微米处理的核心存储胞必须容忍较大的升压字线电压的变动。可是，对于已将核心存储胞的栅极耦接增加的0.25微米处理，栅极干扰对在读取操作期间提供给核心存储胞的栅极的字线临界电压电平可能需要较严格的控制。
最后，因为微芯片的进一步缩小化，在读取操作期间可严格控制提供给字线栅极的升压电压电平的方法和系统是有需要的。
发明内容
本发明提出在闪存内读取操作期间用于产生和严格控制所使用升压字线电压的方法。在最佳实施例中，在字线电压升压电路内所产生的栅极电压可通过电器连接至字线电压升压电路的可调整截波电路而截波。将可调整截波电路设计成可在特定电压电平时产生作用，其间接控制字线电压升压电路的输出端所产生的升压字线电压的电压电平。修整电路是电器连接至可调整截波电路且需要时用于调整可调整截波电路发生作用的电压电平。
为可调整截波电路产生作用时的电压电平所增加或减少的电压量是不一定的，此乃因为制造期间可调整截波电路所遭遇的程序变动。此电压电平亦因为在硅基体上所制造的晶体管大小不同而有所变动。可调整截波电路是由晶体管组成且因此可调整截波电路发生作用时的电压电平是由在截波路径上所使用的晶体管的临界电压(Vt)决定。如先前所提出的，因为在读取操作期间从字线电压升压电路提供给字线的升压字线电压的电压电平是由可调整截波电路发生作用的电压电平决定的，所以可通过改变可调整截波电路发生作用的电压电平而将升压字线电压调整至大约5.0V的最佳值。
本发明的最佳实施例允许闪存在读取操作期间可维持提供给字线的升压字线电压的电压电平的严格控制，因而增加闪存的可靠性和耐久性。在本发明的最佳实施例中，修整电路是电气连接至修整译码器。闪存利用修整译码器调整可调整截波电路发生作用时的电压电平，且然后决定是否字线在操作期间可接收更高或更低的升压字线电压。多个内容可寻址存储器(“CAM”)电路是电气连接至修整译码器。CAM电路用于控制此修整译码器，如先前所述其间接控制可调整截波电路在修整电路内发生作用时的电压电平。
字线电压升压电路的输出是电气连接至选通栅极和至少一个的字线译码器。如在现有技术已知的，典型的闪存装置包含有几个字线译码器，其在如读取、写入和删除等操作期间用于将各种操作电压电平转换至所选择的字线。选通栅极是与致能逻辑电路电气连接，此逻辑电路通过在操作期间使选通栅极致能或禁能而控制选通栅极。在最佳实施例中，选通栅极亦与电源供应连接端(Vcc)电气连接。在将字线升压至升压字线电压之前，致能逻辑电路利用电源供应连接端(Vcc)上的电压将字线提升至启始状态或预先充电字线之前使选通栅极致能。
如先前所提出，可调整截波电路发生作用时的电压电平控制由字线电压升压电路所产生的升压字线电压的电压电平。因为在制造期间所遭遇的处理变动，可调整截波电路可能是在较最佳值5.0V高或低的电压电平时发生作用。因此必须依据每个闪存芯片的特性将可调整截波电路发生作用的电压电平调高或调低。在测试期间必须决定是否需要调整可调整截波电路发生作用的特定电压电平。假如需要调整，将CAM电路规划成修整译码器会导致修整电路为可调整截波电路发生作用的电压电平增加或减少电压。
本发明的另一个最佳实施例提出截波和修整系统，其用于控制闪存中由字线电压升压电路所产生的升压字线电压。此截波和修整系统包含有可调整截波电路，其电气连接至在字线电压升压电路中的电压升压器的输出。电压升压器产生特定的栅极电压，其在操作期间是由可调整截波电路以特定电压电平截波。可调整截波电路发生作用的特定电压电平控制升压字线电压的电压电平。
修整电路电气连接至可调整截波电路以便调整可调整截波电路发生作用时的电压电平，因而控制由字线电压升压电路所产生的升压字线电压的电压电平。截波和修整系统能够将字线电压升压电路内由电压升压器所产生的栅极电压固定和调整至特定电压电平，其对应于在快闪存储器内操作期间必须提供给字线的最佳升压字线电压。
如先前所提出，本发明提出在闪存内操作期间用于控制升压字线电压的方法。在最佳实施例中，在字线电压升压电路内利用电压升压器产生栅极电压。通过电器连接至字线电压升压电路的可调整截波电路以特定电压电平截波栅极电压。假如需要，可通过电器连接至可调整截波电路的修整电路调整此特定电压电平。然后字线电压升压电路依据可调整截波电路用于截波电压升压器的栅极电压的特定电压电平产生升压字线电压。
上述方法和系统提供用于严格控制在读取期间提供给在闪存中字线的升压字线电压。没有这些方法和系统，升压字线电压可能太高或太低，因而导致数据保留及闪存整体操作的问题。假如升压字线电压太低，则无法正确读取在字线内的核心存储胞的状态且闪存将失效。假如提供给字线的升压字线电压太高，则闪存将遭遇栅极干扰及降低数据保存性，因而导致可靠度问题。
本发明的这些及其它特性和优点将因下列参考附图对本发明所提供的最佳实施例进行说明时而变得更加显而易见。
附图简要说明
图1是显示具有本发明最佳实施例的最佳闪存的部分方块图；
图2是显示图1中所显示的最佳闪存的更详细方块图，及所提供最佳可调整截波电路和修整电路的电路图。
用于实现本发明的模式
在下文中通过参考特定结构提出本发明的范例实施例，且那些具有技术领域技术人员将承认可对此特定结构进行各种修改及修正而不会偏离所附申请专利的目的。本发明适用于任何形式的存储器存储装置；可是，本发明的最佳实施例是针对闪存而设计。
所有电气参数仅供参考用，且可将其修正成适用于使用其它电气参数的各种存储器存储装置。举例而言，在最佳实施例中，电源电压(Vcc)为3.0V，可是其亦可以是5.0V或其它的电源电压。假如选择不同的电源电压，可修改不同的操作位准以便能适用于此领域中各种已知电源电压。除此之外，那些本领域技术人员亦可认知此电源电压(Vcc)通常在操作期间是在由负载所引起的电压范围和由使用闪存的系统所经历的各种其它操作参数间变动。
图1是显示具有本发明最佳实施例的最佳闪存10的部分方块图。最佳闪存10包含有可调整截波电路12、修整电路14、修整译码电路16、至少一个的内容可寻址存储器(“CAM”)电路18、字线电压升压电路20、电源电压连接端(Vcc)22、选通栅极24、致能逻辑电路26、字线译码器28和以所示方式电气连接的至少一个的字线30。在本发明最佳实施例中，字线电压升压电路20用于产生在读取操作期间提供给字线30的升压字线电压。
如图所示，可调整截波电路12是电气连接至字线电压升压电路20。可调整截波电路12以特定电压电平截波在字线电压升压电路20内所产生的栅极电压。在本发明最佳实施例中，可调整截波电路12发生作用的电压电平用于控制由字线电压升压电路20所产生的升压字线电压的电压电平。最好将可调整截波电路12设计成在升压字线大约为5.0V的电压时发生作用；可是，如先前所提出，因为在制造过程中所遭遇的变动，可调整截波电路12可能在较高或较低的电压电平时发生作用。
可调整截波电路12发生作用的电压电平是由闪存10内的外围晶体管的临界电压(Vt)决定，尤其是，由在可调整截波电路12中所使用的晶体管(在图1中未显示)的临界电压(Vt)决定。闪存10的外围区域内所使用的晶体管的临界电压(Vt)是在制造之后测试期间决定的，此使得其可决定可调整截波电路12发生作用的电压电平为何，且因此可决定读取操作期间提供给字线30的升压字线电压。依据此决定，可利用修整电路14调整可调整截波电路12发生作用的电压电平，因而调整读取操作期间提供给字线30的升压字线电压的电压电平。
可调整截波电路12亦电气连接至修整电路14。修整电路14用于调整可调整截波电路12发生作用的电压电平，因而可调整由字线电压升压电路20所产生的升压字线电压。如将在下文中更详细说明的，将修整电路14设计成可从由可调整截波电路12所产生的截波路径增加或移除临界电压(Vt)，因而更改调整可调整截波电路12发生作用的电压电平。
修整电路14亦与修整译码电路16电气连接。修整译码电路16控制修整电路14为可调整截波电路12发生作用的电压电平所增加或移除的电压数量。修整译码电路16亦与CAM电路18电气连接，此CAM电路18规划成用于控制修整译码电路16。CAM电路18在测试期间进行规划以便控制修整译码电路16为可调整截波电路12发生作用的电压电平所增加或移除的电压数量。
如图1中进一步显示的，字线电压升压电路20的输出是电气连接至选通栅极24和字线译码器28。选通栅极24电器连接至电源电压连接端(Vcc)22和致能逻辑电路26。选通栅极24是由致能逻辑电路26控制，其在以由字线电压升压电路20产生的升压字线电压升压字线30前使选通栅极24致能。完成此动作以便在提供升压字线电压给字线30前以从电源电压连接端(Vcc)22所取得的电压电平起始或预充电字线。
字线译码器28与字线电压升压电路20和选通栅极24电器连接。字线译码器28亦与字线30电器连接且用于在读取期间转移或通过由字线电压升压电路20所产生且由可调整截波电路12控制的升压字线电压给所选择的字线30。字线译码器28亦用于通过或转移在电源电压连接端(Vcc)22上的电源电压给字线30。当选通栅极24和所预定的字线译码器28已致能，在电源电压连接端(Vcc)22上的电源电压是转移至字线30以便在提供升压字线电压之前预先充电字线30。
闪存10利用字线电压升压电路20产生在读取操作期间提供给字线30的升压字线电压。在本发明最佳实施例中，字线电压升压电路20最好将在电源电压连接端(Vcc)22的电压大小从大约3.0V升压至大约5.0V。最好将可调整截波电路12设计在大约3.3V时发生作用，因此可导致使字线电压升压电路20所产生升压字线电压设定在大约5.0V。
如先前所提出，因为制造程序的变动，可调整截波电路12可能在较高或较低的电压发生作用，且因此调整可调整截波电路12发生作用的电压电平可能需要通过修整电路14调整。如先前所提出，升压字线电压的电压电平是由可调整截波电路12发生作用的电压电平决定。因为制造程序的变动可能导致可调整截波电路12在较高或较低电压电平时发生作用而导致大约5.0V的最佳升压字线电压电平发生改变，修整电路14用于提高或降低可调整截波电路12发生作用的电压电平。因此，最好通过修整电路14调整可调整截波电路12以便使其发生作用的电压电平会导致使由字线电压升压电路20所产生的升压字线电压设定在大约5.0V。
如先前所提出，现有技术中的闪存是使用0.35微米处理的制造技术，由字线电压升压电路20所产生的升压字线电压的较大范围变动是可由字线30中的核心单元忍受的。因为字线30的核心单元可容忍较大范围变动的升压字线电压的电压电平，所以在读取操作期间不需要严格控制由字线电压升压电路20产生且最后提供给字线30的电压大小。对使用0.25微米处理技术的闪存，在此需增加闪存的栅极耦接，故更可能发生栅极干扰，因而在读取操作期间需要严格控制由字线电压升压电路20产生且提供给字线30的升压字线电压。
如图1中所显示，可调整截波电路12是电气连接至修整电路14。在最佳实施例中，修整电路14可从由可调整截波电路12所产生的截波路径增加或移除至少一个的临界电压(Vt)。在闪存制造之后的测试期间决定可调整截波电路12发生作用的电压电平。假如可调整截波电路12是在较所需更高的电压电平发生作用，则修整电路14可从截波路径移除一个的临界电压(Vt)，因而降低可调整截波电路12发生作用的电压电平。另一方面，假如在测试期间判断可调整截波电路12将在较所需更低的电压电平发生作用，则修整电路14为截波路径增加一个的临界电压(Vt)，因而提高可调整截波电路12发生作用的电压电平。因此，如果需要可以调整由字线电压升压电路20所产生的升压字线电压。
在本发明最佳实施例中，由修整电路14对可调整截波电路12进行调整的数量是由修整译码电路16控制。修整译码电路16是由CAM电路18控制，其如先前所提出，是在测试期间进行程序化的。最好将可调整截波电路12设定为是在适合读取在字线30中的快闪晶体管的电压电平发生作用，此电压电平如先前所提出已知大约为5.0V。CAM电路18是在决定可调整截波电路12中晶体管的临界电压(Vt)的程序变量的状态后才程序化。因此，CAM电路18和修整译码电路16控制从可调整截波电路12发生作用的电压电平所增加或移除的电压数量。
如图2所示，可调整截波电路12最好包含有以如图所示电气连接的p-隧道晶体管32、多个n-隧道本征晶体管34、36、38及接地端40。一旦在字线电压升压电路20内所产生的栅极电压达到特定电压电平则可调整截波电路12发生作用。如先前所提出，可调整截波电路12发生作用的电压电平是受修整电路14控制。可调整截波电路12发生作用的电压电平亦是由p-隧道晶体管32和n-隧道本征晶体管34、36、38所产生的截波路径的临界电压(Vt)决定，其可由在测试期间读取这些装置的临界电压(Vt)而决定。
因为制造期间的程序变动，组装在闪存10外围区域的晶体管的临界电压(Vt)将会有某些程度的变动。可调整截波电路12和字线电压升压电路20位于外围区域内。如先前所提出，可调整截波电路12发生作用的电压电平是由晶体管32、34、36、和38所产生截波电路的临界电压(Vt)决定。因此在可调整截波电路12中的晶体管32、34、36、和38的临界电压(Vt)将因为在制造组装期间所遭遇的变动而改变，所以可调整截波电路12发生作用的电压电平可依据这些程序变动而改变。
如图2中进一步显示的，修整电路14是由如图所示电器连接的多个n隧道晶体管42、44、和46组成。修整译码电路16电气连接至在修整电路14中的各n隧道晶体管42、44、和46的栅极。除此之外，如图2中所示，在修整电路14中的各n隧道晶体管42、44、和46的漏极和源极是电气连接至在可调整截波电路12中的各N-隧道晶体管34、36、38的漏极和源极。当完成制造程序测试闪存10时，可将CAM电路18程序化成使修整译码电路16可导致在修整电路14中的各n隧道晶体管42、44、和46致能或禁能，因而改变可调整截波电路12发生作用的电压电平。
假如修整电路14中的n隧道晶体管42、44、和46的一致能，则将在可调整截波电路12中的与该致能n-隧道晶体管42、44、和46电气连接的个别n-隧道本征晶体管34、36、38短路。通过将n-隧道晶体管34、36、38的一短路，可从由可调整截波电路12所产生的截波电路上移除跨经n-隧道本征晶体管34、36、38的临界电压(Vt)位准。因此，可通过移除或增加在可调整截波电路12的截波电路上跨经各n-隧道本征晶体管34、36、38的临界电压(Vt)而降低或增加可调整截波电路12发生作用的电压电平。
如图2中所显示，字线电压升压电路20最好包含有电压升压器48、零临界值晶体管50和升压电容器52。电压升压器48用于为在电源电压连接端(Vcc)22上可获得的电压电平升压，此电压电平大约可以从2.7V-3.6V变化至5.0V。电压升压器在此技术中已众所周知故在电压升压器48中所使用的电路的详细说明对了解本发明并无帮助。针对本发明的目的而言，仅需要了解最好将电压升压器48设计成使在电源电压连接端(Vcc)22上可获得的电压升压至大约5.0V的升压字线电压。
如图2中所说明，在可调整截波电路12中p-隧道晶体管32的源极是电气连接至电压升压器48的输出。因为可调整截波电路12是与电压升压器48的输出电气连接，可调整截波电路12能够以可调整截波电路12发生作用的特定电压电平截波由电压升压器48所产生的栅极电压。如在此技术中所已知的，截波用于使特定装置固定或维持以特定直流电压电平操作。
电压升压器48的输出亦与零临界值晶体管50电气连接。零临界值晶体管50的源极是与升压电容52电气连接，其再连接至选通栅极24和字线译码器28。就本发明的目的而言，仅需要了解字线电压升压电路20的零临界值晶体管50用于在读取操作期间将由电压升压器48所产生的电压传送至升压电容器52。因此，零临界值晶体管50在此最佳实施例中做为源极随耦器，将零临界值晶体管50的栅极电压传送至零临界值晶体管50的源极，其然后再传送此电压至升压电容器52。在最佳实施例中，可调整截波电路12控制升压电容器52所遭遇的电压升压大小，其间接控制在读取期间提供给字线30的升压字线电压。
如图2中进一步显示，在本发明的最佳实施例中，选通栅极24包含有p-隧道晶体管54。p-隧道晶体管54的源极是与电源电压连接端(Vcc)22电气相接，且p-隧道晶体管54的漏极是与升压电容器52和字线译码器28电气相接。在操作期间，选通栅极24是由致能逻辑电路26致能，所以如先前所提出，在电源电压连接端(Vcc)22上可获得的电压在将由字线电压升压电路20所产生的升压字线电压转移至字线30之前起始或预先充电字线30。
如在此技术中所已知的，字线译码器28用于在闪存10操作期间转移各种操作电压给字线30。字线译码器28是与升压电容器52和选通栅极24电气相接。在此技术中所知道的字线译码器及组成此字线译码器的电路的详细说明对了解本发明是不需要的。就本发明的目的而言仅需要了解字线译码器28能够在读取操作将由字线电压升压电路20所产生的升压字线电压转移至字线30。
如上述所提出的，本发明包含有降低闪存10的处理敏感度的方法，且因此可从制造程序中提升产量。为了降低处理敏感度，将可调整截波电路12设计成可对在可调整截波电路12中的晶体管32、34、36、和38的临界电压(Vt)变动进行自我补偿。可调整截波电路12因为p-隧道晶体管32是与n-隧道本征晶体管34电气串接所以能够自我补偿；且如在此技术中所已知，假如增加一个临界电压(Vt)，则其它的会降低。除此之外，通过此额外的修整电路14，最佳的闪存10能够增加或移除在截波路径上的本质临界电压(Vt)，因而改变可调整截波电路12发生作用的电压电平，且进而判断是否字线30在读取操作期间是以较高或较低的升压字线电压截波。
对生产一批其在可调整截波电路12上的晶体管32、34、36和38的临界电压(Vt)已增加的闪存10的制造程序而言，其字线电压升压电路20将因晶体管32、34、36和38的临界电压(Vt)增加所以升压较高。因此，电压升压器48所产生的栅极电压将需要降低以便提供最佳的升压字线电压。为了降低可调整截波电路12发生作用的电压电平，可利用修整电路14从截波路径移除本质临界电压(Vt)，在此其将在可调整截波电路12内的各n-隧道本征晶体管34、36、和38短路。通过利用在修整电路14内的各n-隧道晶体管42、44、和46移除在n-隧道晶体管34、36、和38内的本征晶体管二极管可达成上述目的。另一方面，对生产一批其在可调整截波电路12上的晶体管32、34、36和38的临界电压(Vt)已降低的闪存10的制造程序而言，其字线30将因可调整截波电路12会在来自电压升压器48的较低栅极电压发生作用所以会升压较少。因此，可调整截波电路12发生作用的电压电平将必须提高以便提供最佳的升压字线电压。为了提高可调整截波电路12发生作用的电压电平，在可调整截波电路12内的各n-隧道本征晶体管34、36、和38将不会因为在修整电路14内的各n-隧道晶体管42、44、和46而短路。因此，本发明能够通过调整和维持在读取操作期间提供给字线30的升压字线电压的严格控制而补偿在制造期间所遭遇的程序变动。
虽然利用闪存EPROM详细说明最佳实施例，本发明可应用于任何非挥发性可写入存储器，包含有但非局限于EPROMs、EEPROMs、和闪存，其包含有如NOR、NAND、AND、划分位线NOR(DINOR)、和铁电随机存取存储器(FRAM)。虽然已经参考特定范例实施例描述本发明，但很明显地可对这些实施例进行各种修正和更改而不会偏离将在权利要求书中所提出的广义精神和目的。因此，规范和附图仅是做为说明而非限制。
Claims (10)
1.一种在闪存(10)内于读取操作期间用于控制升压字线电压的方法，此方法包含有下列步骤：
利用电压升压器(48)在字线电压升压电路(20)内产生栅极电压；
利用与前述字线电压升压电路(20)电气连接的可调整截波电路(12)以特定电压电平截波前述的栅极电压，其中前述的特定电压电平可通过与前述可调整截波电路(12)电气连接的修整电路(14)而调整；以及
依据前述的特定电压电平通过前述字线电压升压电路(20)产生前述的升压字线电压。
2.如权利要求1的方法，还包含有将前述的升压字线电压转移给至少一个字线(30)的步骤。
3.如权利要求1的方法，其中前述的修整电路(14)是电气连接至修整译码电路(16)，用于控制由前述的修整电路(14)所进行的电压调整。
4.一种用于控制在闪存内由字线电压升压电路(20)所产生的升压字线电压的截波和修整系统，此系统包含有：
可调整截波电路(12)，此可调整截波电路(12)电气连接至在前述字线电压升压电路(20)内的电压升压器(48)的输出，其中前述的可调整截波电路(12)是在控制前述升压字线电压的电压电平的特定电压电平发生作用；和
修整电路(14)，此修整电路(14)电气连接至前述的可调整截波电路(12)用于调整前述的特定电压电平。
5.如权利要求4的截波和修整系统，还包含有电气连接至前述字线电压升压电路(20)和至少一个的字线(30)的字线译码器(28)，其中前述的字线译码器(28)将前述的升压字线电压转移至各字线(30)。
6.如权利要求4的截波和修整系统，还包含有电气连接至前述的修整电路(14)的修整译码电路(16)，其中前述的修整译码电路(16)控制由前述的修整电路(14)所进行的电压调整量。
7.如权利要求4的截波和修整系统，还包含有电气连接至前述的修整译码电路(16)的至少一个的内容可寻址存储器电路(18)，其中前述至少一个内容可寻址存储器电路(18)控制前述的修整译码电路(16)。
8.一种在闪存中于读取操作期间升压字线(30)的方法，此方法包含有下列步骤：
利用在字线电压升压电路(20)内的电压升压器(48)产生栅极电压；
利用与前述电压升压器(48)的输出电气连接的可调整截波电路(12)的以特定电压电平截波前述的栅极电压；
通过与前述可调整截波电路(12)电气连接的修整电路(14)而调整前述可调整截波电路(12)发生作用的特定电压电平；
依据前述的特定电压电平通过前述字线电压升压电路(20)产生升压字线电压；和
通过与前述字线电压升压电路(20)电气连接之前述的字线译码器(28)将前述的升压字线电压转移至至少一个的字线(30)。
9.如权利要求8的方法，还包含有在通过前述升压字线电压升压前述字线(30)之前通过在电源电压连接端(22)上的电压预先充电前述的字线(30)。
10.如权利要求8的方法，还包含有利用修整译码电路(16)控制由前述的修整电路(14)所进行的电压调整量的步骤。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18529200P | 2000-02-28 | 2000-02-28 | |
| US60/185,292 | 2000-02-28 | ||
| US09/547,660 | 2000-04-12 | ||
| US09/547,660 US6430087B1 (en) | 2000-02-28 | 2000-04-12 | Trimming method and system for wordline booster to minimize process variation of boosted wordline voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1404610A true CN1404610A (zh) | 2003-03-19 |
| CN1212620C CN1212620C (zh) | 2005-07-27 |
Family
ID=26881014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018054269A Expired - Fee Related CN1212620C (zh) | 2000-02-28 | 2001-02-07 | 用于字线升压以最小处理升压字线电压变化的微调方法和系统 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6430087B1 (zh) |
| EP (1) | EP1266382B1 (zh) |
| JP (1) | JP4606682B2 (zh) |
| KR (1) | KR100658215B1 (zh) |
| CN (1) | CN1212620C (zh) |
| AT (1) | ATE257272T1 (zh) |
| DE (1) | DE60101677T2 (zh) |
| TW (1) | TW495757B (zh) |
| WO (1) | WO2001065568A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426420C (zh) * | 2004-11-24 | 2008-10-15 | 上海华虹Nec电子有限公司 | 用于低压非挥发存储器的字线升压电路 |
| CN110648712A (zh) * | 2018-06-26 | 2020-01-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
| CN110648711A (zh) * | 2018-06-26 | 2020-01-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW573335B (en) * | 2001-08-28 | 2004-01-21 | Anachip Corp | Adjustment system, method and apparatus of using magnetic field to conduct micro-adjustment onto packaged chip |
| JP2003257187A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Ltd | 不揮発性メモリ、ｉｃカード及びデータ処理装置 |
| FR2838861A1 (fr) | 2002-04-23 | 2003-10-24 | St Microelectronics Sa | Memoire effacable et programmable electriquement comprenant un dispositif de gestion d'une tension d'alimentation interne |
| KR100634439B1 (ko) * | 2004-10-26 | 2006-10-16 | 삼성전자주식회사 | 퓨즈프리 회로, 퓨즈프리 반도체 집적회로 및 퓨즈프리불휘발성 메모리 장치, 그리고 퓨즈프리 방법 |
| JP2010160866A (ja) * | 2009-01-09 | 2010-07-22 | Toshiba Corp | 半導体記憶装置 |
| IT1396759B1 (it) * | 2009-09-18 | 2012-12-14 | St Microelectronics Rousset | Pompa di carica ad aggancio con circuito di equalizzazione |
| US9058857B2 (en) * | 2011-10-10 | 2015-06-16 | Micron Technology, Inc. | Cross-point memory compensation |
| KR20180070278A (ko) | 2016-12-16 | 2018-06-26 | 백민경 | 영구거푸집 및 이를 이용한 벽체구조물 시공방법 |
| US11322200B1 (en) | 2020-12-14 | 2022-05-03 | Globalfoundries U.S. Inc. | Single-rail memory circuit with row-specific voltage supply lines and boost circuits |
| WO2022259746A1 (ja) * | 2021-06-07 | 2022-12-15 | 三菱電機株式会社 | アナログ電圧出力回路、及び、半導体装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62275395A (ja) * | 1986-05-23 | 1987-11-30 | Hitachi Vlsi Eng Corp | 半導体集積回路装置 |
| JPH0812754B2 (ja) * | 1990-08-20 | 1996-02-07 | 富士通株式会社 | 昇圧回路 |
| US5268871A (en) | 1991-10-03 | 1993-12-07 | International Business Machines Corporation | Power supply tracking regulator for a memory array |
| JPH05151789A (ja) * | 1991-11-29 | 1993-06-18 | Nec Corp | 電気的に書込・一括消去可能な不揮発性半導体記憶装置 |
| JPH0643952A (ja) * | 1992-07-24 | 1994-02-18 | Sony Corp | 昇圧電圧調整回路 |
| US5434498A (en) | 1992-12-14 | 1995-07-18 | United Memories, Inc. | Fuse programmable voltage converter with a secondary tuning path |
| JPH06295591A (ja) * | 1993-04-06 | 1994-10-21 | Citizen Watch Co Ltd | 半導体集積回路装置 |
| JP2725560B2 (ja) * | 1993-08-05 | 1998-03-11 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| DE69619972D1 (de) * | 1996-06-18 | 2002-04-25 | St Microelectronics Srl | Nichtflüchtige Speicheranordnung mit niedriger Versorgungsspannung und Spannungserhöher |
| US5790453A (en) | 1996-10-24 | 1998-08-04 | Micron Quantum Devices, Inc. | Apparatus and method for reading state of multistate non-volatile memory cells |
| US5991221A (en) | 1998-01-30 | 1999-11-23 | Hitachi, Ltd. | Microcomputer and microprocessor having flash memory operable from single external power supply |
| JPH10232723A (ja) * | 1997-02-20 | 1998-09-02 | Oki Micro Design Miyazaki:Kk | 電圧調整回路 |
| DE69739864D1 (de) * | 1997-11-05 | 2010-06-10 | St Microelectronics Srl | Verbesserte Spannungserhöhungsschaltung für Speicheranordnungen |
| US5946258A (en) | 1998-03-16 | 1999-08-31 | Intel Corporation | Pump supply self regulation for flash memory cell pair reference circuit |
| KR100281693B1 (ko) * | 1998-09-02 | 2001-02-15 | 윤종용 | 고속 삼상 부스터 회로 |
| JP3248576B2 (ja) * | 1998-10-05 | 2002-01-21 | 日本電気株式会社 | ブースト回路およびブースト方法 |
| KR100290283B1 (ko) * | 1998-10-30 | 2001-05-15 | 윤종용 | 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법 |
-
2000
- 2000-04-12 US US09/547,660 patent/US6430087B1/en not_active Expired - Lifetime
-
2001
- 2001-02-07 DE DE60101677T patent/DE60101677T2/de not_active Expired - Lifetime
- 2001-02-07 AT AT01910464T patent/ATE257272T1/de not_active IP Right Cessation
- 2001-02-07 EP EP01910464A patent/EP1266382B1/en not_active Expired - Lifetime
- 2001-02-07 CN CNB018054269A patent/CN1212620C/zh not_active Expired - Fee Related
- 2001-02-07 KR KR1020027011318A patent/KR100658215B1/ko not_active IP Right Cessation
- 2001-02-07 JP JP2001564168A patent/JP4606682B2/ja not_active Expired - Fee Related
- 2001-02-07 WO PCT/US2001/004050 patent/WO2001065568A1/en active IP Right Grant
- 2001-02-21 TW TW090103873A patent/TW495757B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426420C (zh) * | 2004-11-24 | 2008-10-15 | 上海华虹Nec电子有限公司 | 用于低压非挥发存储器的字线升压电路 |
| CN110648712A (zh) * | 2018-06-26 | 2020-01-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
| CN110648711A (zh) * | 2018-06-26 | 2020-01-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
| CN110648711B (zh) * | 2018-06-26 | 2021-08-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60101677T2 (de) | 2004-12-09 |
| EP1266382B1 (en) | 2004-01-02 |
| JP4606682B2 (ja) | 2011-01-05 |
| CN1212620C (zh) | 2005-07-27 |
| WO2001065568A1 (en) | 2001-09-07 |
| KR20030014360A (ko) | 2003-02-17 |
| EP1266382A1 (en) | 2002-12-18 |
| KR100658215B1 (ko) | 2006-12-15 |
| JP2003525513A (ja) | 2003-08-26 |
| TW495757B (en) | 2002-07-21 |
| DE60101677D1 (de) | 2004-02-05 |
| US6430087B1 (en) | 2002-08-06 |
| ATE257272T1 (de) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9754662B2 (en) | Semiconductor memory device and data write method thereof | |
| US7397698B2 (en) | Reducing floating gate to floating gate coupling effect | |
| CN1182538C (zh) | 以软编程来紧缩vt分布的斜坡栅技术 | |
| US6781880B2 (en) | Non-volatile memory erase circuitry | |
| CN1125467C (zh) | 有闪速电可擦可编程只读存储器单元的非易失性存储设备 | |
| EP1583101B1 (en) | Integrated code and data flash memory | |
| US8248853B2 (en) | Methods of programming non-volatile flash memory devices by applying a higher voltage level to a selected word line than to a word line neighboring the selected word line | |
| KR100704021B1 (ko) | 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법 | |
| CN1212620C (zh) | 用于字线升压以最小处理升压字线电压变化的微调方法和系统 | |
| US20090091973A1 (en) | Reducing effects of program disturb in a memory device | |
| CN1647215A (zh) | 使用双动态参考的用于多位闪存读取的系统和方法 | |
| US6493262B1 (en) | Method for operating nonvolatile memory cells | |
| CN1832034A (zh) | 用于产生高电压的方法和电路以及相关的半导体存储器件 | |
| JPH06151785A (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
| KR102307063B1 (ko) | 메모리 장치 | |
| JP2005527061A (ja) | 予備消去ステップを用いてフラッシュメモリを消去する方法 | |
| CN1917088A (zh) | 闪存阵列系统及程序化电流稳定方法 | |
| US6147906A (en) | Method and system for saving overhead program time in a memory device | |
| CN1561523A (zh) | 或非闪速内存单元在高列泄漏下精确确认的装置与方法 | |
| KR100342903B1 (ko) | 불휘발성 반도체 메모리장치 및 불휘발성 반도체메모리장치에 기억된 데이터의 재기입 방법 | |
| CN106935269B (zh) | 一种存储单元的编程方法 | |
| US5959893A (en) | Method of erasing a flash memory device | |
| KR100390960B1 (ko) | 플래쉬 메모리 셀의 프로그램 방법 | |
| JPH11515129A (ja) | Ｅｅｐｒｏｍのプログラミングおよび消去のために必要な高電圧を自動的に確定するための方法および装置 | |
| CN1306597C (zh) | 操作存储单元以及元件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SPANSION CO., LTD. Free format text: FORMER OWNER: SPANSION CO.,LTD. Effective date: 20070420 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: SPANSION CO.,LTD. Free format text: FORMER NAME OR ADDRESS: ADVANCED MICRO DEVICES INC. |
|
| CP03 | Change of name, title or address |
Address after: California, USA Patentee after: Spanson Co. Address before: California, USA Patentee before: ADVANCED MICRO DEVICES, Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20070420 Address after: California, USA Patentee after: SPANSION LLC Address before: California, USA Patentee before: Spanson Co. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160314 Address after: California, USA Patentee after: CYPRESS SEMICONDUCTOR Corp. Address before: California, USA Patentee before: SPANSION LLC |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050727 Termination date: 20190207 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |