KR20030014360A - 부스트된 워드라인 전압의 공정 변화를 최소화하기 위하여워드라인 부스터를 트리밍하는 방법 및 시스템 - Google Patents

부스트된 워드라인 전압의 공정 변화를 최소화하기 위하여워드라인 부스터를 트리밍하는 방법 및 시스템 Download PDF

Info

Publication number
KR20030014360A
KR20030014360A KR1020027011318A KR20027011318A KR20030014360A KR 20030014360 A KR20030014360 A KR 20030014360A KR 1020027011318 A KR1020027011318 A KR 1020027011318A KR 20027011318 A KR20027011318 A KR 20027011318A KR 20030014360 A KR20030014360 A KR 20030014360A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
wordline
trimming
adjustable clamp
Prior art date
Application number
KR1020027011318A
Other languages
English (en)
Other versions
KR100658215B1 (ko
Inventor
빌콜린에스.
거탈라라비피.
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20030014360A publication Critical patent/KR20030014360A/ko
Application granted granted Critical
Publication of KR100658215B1 publication Critical patent/KR100658215B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래시 메모리(10) 내에서 판독 동작 동안 이용되는 부스트된 워드라인 전압을 제어하는 방법 및 시스템을 개시한다. 바람직한 실시예에서, 게이트 전압은 워드라인 전압 부스터 회로(20) 내의 전압 부스터(48)에 의해 발생된다. 조정가능한 클램프 회로(12)는 전압 부스터(48)에 의해 발생된 게이트 전압을 소정의 전압 레벨로 클램프시키기 위하여 워드라인 전압 부스터 회로(20)에 전기적으로 연결된다. 소정의 전압 레벨은 조정가능한 클램프 회로(12)에 의해 제조되는 동안 경험되는 공정 변화들에 의존하여, 조정가능한 클램프 회로(12)에 전기적으로 연결된 트리밍 회로(14)에 의해 조정된다.

Description

부스트된 워드라인 전압의 공정 변화를 최소화하기 위하여 워드라인 부스터를 트리밍하는 방법 및 시스템{TRIMMING METHOD AND SYSTEM FOR WORDLINE BOOSTER TO MINIMIZE PROCESS VARIATION OF BOOSTED WORDLINE VOLTAGE}
플래시 메모리들은 전력이 연속적으로 공급되지 않아도 정보를 저장하며 매우 컴팩트한 형태로 구성될 수 있기 때문에 대중적인 메모리 저장 디바이스들이 되었다. 플래시 메모리는 전형적으로 실리콘 기판 내에 다수의 플로팅 게이트 트랜지스터들을 형성함으로써 구성된다. 플로팅 게이트 트랜지스터는 개별적인 게이트 전극 상에 전하를 저장할 수 있는 바, 상기 게이트 전극은 플로팅 게이트로서 공지되어 있으며 얇은 절연층에 의해 제어 게이트 전극과 분리된다. 일반적으로, 비휘발성 메모리 디바이스에서 데이터는 플로팅 게이트 내에 전하를 저장함으로써 저장된다.
플래시 EEPROM 디바이스에서, 전자들은 플로팅 게이트 전극과 하부의 기판사이에 위치된 얇은 절연층을 통하여 플로팅 게이트 전극으로 이동하는 바, 상기 얇은 절연층은 터널 산화막층으로서 공지되어 있다. 전형적으로, 전자의 이동은 채널 열전자("CHE") 주입 또는 파울러 노드하임 터널링에 의해 이루어진다. 모든 경우의 전자 이동 메커니즘에 있어서, 전압은 제어 게이트 전극에 의해 플로팅 게이트 전극에 결합된다. 제어 게이트 전극은 플로팅 게이트 전극에 용량적으로 결합되며, 이에 따라 제어 게이트 전극에 인가된 전압이 플로팅 게이트 전극에 결합된다. 어떠한 한 타입의 디바이스에서, 제어 게이트 전극은 플로팅 게이트 전극 상의 폴리실리콘 게이트 전극이며, 이 두 개의 전극들은 얇은 절연층에 의해 분리된다. 다른 타입의 디바이스에서, 플로팅 게이트 전극은 반도체 기판 내의 도핑된 영역이다.
플래시 메모리는 플래시 트랜지스터들의 로우들 및 칼럼들에 의해 형성되며, 각 트랜지스터는 제어 게이트, 드레인 및 소스를 포함하는 셀로서 일컬어진다. 워드라인 디코더는 메모리 디바이스의 각 섹터 내의 트랜지스터들의 로우들에 동작 전압들을 제공하며, 전형적으로 섹터 내의 각 트랜지스터의 제어 게이트에 연결된다. 비트라인 디코더는 트랜지스터들의 칼럼들에 동작 전압들을 제공하며, 전형적으로 각 칼럼 내의 트랜지스터들의 드레인에 연결된다. 일반적으로, 트랜지스터들의 소스들은 공통 소스라인에 결합되며 소스라인 제어기에 의해 제어된다.
전형적으로, 셀은 제어 게이트에 소정의 전압을 인가하고 드레인에 소정의 전압을 인가하며 소스를 접지시킴으로써 프로그램된다. 이는 채널 열 전자들이 드레인 공핍 영역으로부터 플로팅 게이트로 주입되게 한다. 플래시 메모리 디바이스에서, 셀은 몇 가지의 방법으로 소거될 수 있다. 한 배열에서, 셀은 소스에 소정의 전압을 인가하고 제어 게이트를 접지시키며 드레인을 플로팅시킴으로써 소거된다. 이는 프로그램하는 동안 플로팅 게이트로 주입되었던 전자들이 파울러 노드하임 터널링에 의해 플로팅 게이트로부터 얇은 터널 산화막층을 통하여 소스로 이동하게 된다.
전형적으로, 셀은 워드라인을 통하여 제어 게이트에 소정의 임계 전압을 인가하고, 드레인이 연결되어 있는 비트라인에 제 2 소정의 전압을 인가하며, 소스를 접지시킨 다음, 비트라인 전류를 판독함으로써 판독된다. 셀이 프로그램되고 임계 전압이 상대적으로 높은 경우, 비트라인 전류는 제로가 되거나 상대적으로 낮아질 것이다. 셀이 프로그램 또는 소거되지 않은 경우, 임계 전압은 상대적으로 낮아지고, 제어 게이트 상의 소정의 전압은 채널을 강화하며, 그리고 비트라인 전류는 상대적으로 높아진다.
공지된 문제들은 판독 동작 동안 워드라인에 인가된 전압이 소정의 임계 전압 범위를 벗어날 때 일어난다. 워드라인 디코더에 인가된 전압이 너무 높은 경우에는, 그 워드라인 상의 셀들이 물리적으로 손상되거나, 셀들의 임계 전압이 교란될 수 있다. 또한, 너무 높은 전압을 인가하게 되면, 셀들 내에서의 데이터 보유에 실패할 수 있다. 워드라인 상에서의 높은 전압들은 또한 주어진 워드라인 상에서의 셀들의 내구성에 영향을 줄 수 있다. 워드라인 전압이 너무 낮은 경우에는, 워드라인 상의 셀을 적절하게 판독하기에는 불충분한 비트 라인 전류가 발생하게 된다.
판독 동작 동안 워드라인들에 전압을 공급하는 현재의 공지된 방법들은 판독동작 동안 전형적으로 더 높은 동작값으로 부스트되는 공급 전압(VCC)을 이용한다. 플래시 메모리 기술이 진보되고 더 적은 기술들(0.25 미크론의 셀 크기)이 개발됨에 따라, 공급 전압(VCC)의 전압값은 약 5V에서 3V로 감소되었다. 이렇게 기술이 진보함에 따라, 판독 동작 동안 워드라인들에 공급될 수 있는 수용가능한 전압 범위가 감소되었다.
플래시 메모리를 제조하는 동안, 제조 공정시 경험되는 작은 변화들 조차도, 판독 동작 동안 워드라인들에 공급될 필요가 있는 부스트된 전압을 칩 마다 달라지게 할 수 있다. 결과적으로, 부스트된 워드라인 전압의 더 넓은 변화들은 0.35 미크론 공정에 대해서는 코어 셀에 의해 허용될 수 있다. 하지만, 코어 셀들의 게이트 커플링이 증가되는 0.25 미크론 공정에 있어서, 게이트 교란은 판독 동작 동안 코어 셀들의 게이트들에 인가되는 워드라인 임계 전압 레벨을 더 엄격하게 제어할 것을 요구한다.
이 때문에, 마이크로칩들을 더 최소화함으로 인하여, 판독 동작 동안 워드라인들에 인가되는 부스트된 전압 레벨을 더 엄격하게 제어하는 방법들 및 시스템들이 필요하게 되었다.
본 발명은 일반적으로 비휘발성 메모리 디바이스들에 관한 것으로서, 특히 판독 동작 동안 플래시한 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리(EEPROM) 내의 워드라인에 인가되는 부스트된 전압 레벨을 제어하는 방법 및 시스템에 관한 것이다.
도 1은 본 발명의 바람직한 실시예를 통합하는 바람직한 플래시 메모리의 일부의 블록도이다.
도 2는 도 1에 도시된 바람직한 플래시 메모리의 상세한 블록도로서, 바람직한 조정가능한 클램프 회로 및 트리밍 회로의 개요를 설명한다.
본 발명은 플래시 메모리 내에서 판독 동작 동안 이용되는 부스트된 워드라인 전압을 발생시키고 엄격하게 제어하는 방법을 개시한다. 바람직한 실시예에서, 게이트 전압은 워드라인 전압 부스터 회로에 전기적으로 연결된 조정가능한 클램프회로에 의해 클램프되는 워드라인 전압 부스터 회로 내에서 발생된다. 상기 조정가능한 클램프 회로는 소정의 전압 레벨에서 실시하도록 설계되는 바, 상기 소정의 전압 레벨은 워드라인 전압 부스터 회로의 출력으로서 발생되는 부스트된 워드라인 전압의 전압 레벨을 간접적으로 제어한다. 트리밍 회로가 조정가능한 클램프 회로에 전기적으로 연결되어, 필요한 경우 조정가능한 클램프 회로가 실시하는 전압 레벨을 조정하는 데에 이용된다.
조정가능한 회로가 실시하는 전압 레벨에 부가되거나 또는 이로부터 감해지는 전압의 크기는, 제조하는 동안 조정가능한 클램프 회로에 의해 경험되는 공정 변화들때문에 달라지게 된다. 전압 레벨은 실리콘 기판 상에 제조되는 트랜지스터들의 크기가 변하기 때문에 달라진다. 조정가능한 클램프 회로는 트랜지스터들로 구성되며, 이 조정가능한 클램프 회로가 실시하는 전압 레벨은 클램핑 경로(clamping path) 내에서 이용되는 트랜지스터들의 임계 전압(Vt)에 의존한다. 상기 설명한 바와 같이, 판독 동작들 동안 워드라인 전압 부스터 회로로부터 워드라인들에 인가되는 부스트된 워드라인 전압의 전압 레벨은 조정가능한 클램프 회로가 실시하는 전압 레벨에 의존하기 때문에, 부스트된 워드라인 전압은 조정가능한 클램프 회로가 실시하는 전압 레벨을 변경함으로써 약 5.0V의 바람직한 값으로 조정될 수 있다.
본 발명의 바람직한 실시예는 플래시 메모리가 판독 동작들 동안 이용되는 부스트되는 워드라인 전압을 엄격하게 제어할 수 있게 함으로써, 플래시 메모리의신뢰성 및 내구성을 증가시킨다. 본 발명의 바람직한 실시예에서, 트리밍 회로는 트리밍 디코더에 전기적으로 연결된다. 트리밍 디코더는 조정가능한 클램프 회로가 실시하는 전압 레벨을 조정한 다음, 동작하는 동안 워드라인이 더 높게 부스트된 워드라인 전압에 노출될 것인지 아니면 더 낮게 부스트된 워드라인 전압에 노출된 것인 지를 결정하는 데에 이용된다. 다수의 콘텐츠 어드레스가능한 메모리("CAM") 회로들이 트리밍 디코더에 전기적으로 연결된다. CAM 회로들은, 상기 설명한 바와 같이 트리밍 회로를 이용하여 조정가능한 클램프 회로가 실시하는 전압 레벨을 간접적으로 제어하는 트리밍 디코더를 제어하는 데에 이용된다.
워드라인 전압 부스터 회로의 출력은 패스 게이트 및 적어도 하나의 워드라인 디코더에 전기적으로 연결된다. 종래에 공지되어 있는 바와 같이, 전형적인 플래시 메모리 디바이스는 몇 개의 워드라인 디코더들을 포함하는 바, 상기 워들라인 디코더들은 판독, 기록 및 소거와 같은 동작들 동안 많은 동작 전압 레벨들을 선택된 워드라인들로 전달하는 데에 이용된다. 패스 게이트는 인에이블 논리 회로에 전기적으로 연결되는 바, 상기 인에이블 논리 회로는 동작 동안 패스 게이트를 인에이블 및 디스에이블시킴으로써 패스 게이트를 제어한다. 바람직한 실시예에서, 상기 패스 게이트는 또한 공급 전압 연결부(VCC)에 전기적으로 연결된다. 인에이블 논리 회로는 워드라인들을 부스트된 워드라인 전압으로 부스팅하기 전에 공급 전압 연결부(VCC) 상의 전압을 이용하여 워드라인들을 개시 또는 프리챠지시키기 위하여, 워드라인들을 부스팅하기 전에 패스 게이트를 인에이블시킨다.
상기 설명한 바와 같이, 조정가능한 클램프 회로가 실시하는 전압 레벨은 워드라인 전압 부스터 회로에 의해 발생되는 부스트되는 워드라인 전압의 전압 레벨을 제어한다. 제조하는 동안 경험되는 공정 변화들로 인하여, 조정가능한 클램프 회로는 약 5.0V의 바람직한 값 보다 더 높거나 낮은 전압 레벨에서 실시될 수 있다. 이와 같이, 조정가능한 클램프 회로가 실시하는 전압 레벨은 각 플래시 메모리 칩의 특징에 따라 높게 또는 낮게 조정될 필요가 있다. 조정가능한 클램프 회로가 실시하는 소정의 전압 레벨이 조정될 필요가 있는 지에 대한 결정은 테스트를 하는 동안 이루어진다. 조정이 요구되면, CAM 회로들은 트리밍 디코더가 트리밍 회로로 하여금 조정가능한 클램프 회로가 실시하는 전압 레벨에 전압을 부가하거나 또는 감하도록 하는 방식으로 프로그램된다.
본 발명의 다른 바람직한 실시예는 플래시 메모리 내의 워드라인 전압 부스터 회로에 의해 발생되는 부스트된 워드라인 전압을 제어하는 클램프 및 트리밍 시스템을 개시한다. 클램프 및 트리밍 시스템은 워드라인 전압 부스터 회로 내의 전압 부스터의 출력에 전기적으로 연결되는 조정가능한 클램프 회로를 포함한다. 전압 부스터는 소정의 게이트 전압을 발생시키는 바, 이 게이트 전압은 동작하는 동안 조정가능한 클램프 회로에 의해 소정의 전압 레벨로 클램프된다. 조정가능한 클램프 회로가 실시하는 소정의 전압 레벨은 부스트된 워드라인 전압의 전압 레벨을 제어한다.
조정가능한 클램프 회로가 실시하는 전압 레벨을 조정하기 위하여, 트리밍 회로가 조정가능한 클램프 회로에 전기적으로 연결됨으로써, 워드라인 전압 부스터회로에 의해 발생되는 부스트된 워드라인 전압의 전압 레벨을 제어한다. 클램프 및 트리밍 시스템은 전압 부스터에 의해 워드라인 전압 부스터 회로 내에서 발생된 게이트 전압을 홀딩한 다음, 플래시 메모리 내에서 판독 동작들 동안 워드라인들에 인가될 필요가 있는 최적의 부스트된 워드라인 전압에 대응하는 소정의 전압 레벨로 조정할 수 있다.
상기 설명한 바와 같이, 본 발명은 플래시 메모리 내에서 판독 동작 동안 이용되는 부스트된 워드라인 전압을 제어하는 방법을 개시한다. 바람직한 실시예에서, 게이트 전압은 워드라인 전압 부스터 회로 내의 전압 부스터에 의해 발생된다. 게이트 전압은 워드라인 전압 부스터 회로에 전기적으로 연결된 조정가능한 클램프 회로에 의해 소정의 전압 레벨로 클램프된다. 필요한 경우, 소정의 전압 레벨은 조정가능한 클램프 회로에 전기적으로 연결된 트리밍 회로에 의해 조정될 수 있다. 이렇게 되면, 조정가능한 클램프 회로가 전압 부스터의 게이트 전압을 클램프시키는 소정의 전압 레벨을 기초로, 워드라인 전압 부스터 회로에 의해 부스트된 워드라인 전압이 발생된다.
상기 설명된 방법들 및 시스템들은 플래시 메모리 내에서 판독 동작들 동안 워드라인들에 인가되는 부스트된 워드라인 전압을 엄격하게 제어하는 방법들을 개시한다. 이러한 방법들 및 시스템들이 없다면, 부스트된 워드라인 전압은 높거나 낮을 수 있으며, 이로써 데이터 보유에 문제가 발생하게 되고 플래시 메모리의 전체 동작에 문제가 발생하게 된다. 부스트된 워드라인 전압이 너무 낮은 경우에는, 워드라인들 내의 코어 셀들의 상태들이 적절하게 판독될 수 없으며 플래시 메모리가 고장나게 된다. 워드라인들에 인가되는 부스트된 워드라인 전압이 너무 높은 경우에는, 플래시 메모리가 게이트 교란을 겪게 되고 데이터 보유가 감소됨으로써 신뢰성 문제를 야기시킨다.
본 발명의 상기 및 다른 특징들과 장점들은 첨부 도면들을 참조하여 설명되는 하기의 상세한 설명으로부터 명백해질 것이다.
이하, 본 발명의 예시적인 실시예들을 그 특정한 구성들에 관련하여 설명한다. 당업자라면 청구항들의 범위 내에서 상기 특정한 구성들이 변형 및 수정될 수 있다는 것을 알 수 있을 것이다. 본 발명은 모든 타입의 메모리 디바이스에 이용될 수 있지만, 본 발명의 바람직한 실시예는 플래시 메모리에 대하여 설계되었다.
모든 전기적인 파라미터들은 단지 예시적으로 주어지며, 다른 전기적인 파라미터들을 이용하여 많은 메모리 디바이스들에 이용되도록 변형될 수 있다. 예를 들어, 바람직한 실시예에서, 공급 전압(VCC)은 3.0V로 고려되지만, 대안적으로 5.0V 또는 다른 어떠한 공급 전압이 될 수 있다. 종래에 공지된 바와 같이, 다른 공급전압이 선택된다면, 많은 동작 레벨들은 다른 공급 전압에 대응하여 변경된다. 또한, 당업자에게는 명백한 바와 같이, 공급 전압(VCC)은 플래시 메모리를 이용하는 시스템에 의해 경험되는 다른 많은 동작 파라미터들 및 부하로 인하여 동작하는 동안 전압 범위 내에서 변하게 된다.
도 1은 본 발명의 바람직한 실시예를 통합하는 바람직한 플래시 메모리(10)의 일부의 블록도이다. 바람직한 플래시 메모리(10)는 도시된 바와 같이 전기적으로 연결된 조정가능한 클램프 회로(12), 트리밍 회로(14), 트리밍 디코더 회로(16), 적어도 하나의 콘텐츠 어드레스가능한 메모리("CAM") 회로(18), 워드라인 전압 부스터 회로(20), 공급 전압 연결부(VCC)(22), 패스 게이트(24), 인에이블 논리 회로(26), 워드라인 디코더(28) 및 적어도 하나의 워드라인(30)을 포함한다. 본 발명의 바람직한 실시예에서, 워드라인 전압 부스터 회로(20)는 판독 동작들 동안 워드라인들(30)에 인가되는 부스트된 워드라인 전압을 발생시키는 데에 이용된다.
도시된 바와 같이, 조정가능한 클램프 회로(12)는 워드라인 전압 부스터 회로(20)에 전기적으로 연결된다. 조정가능한 클램프 회로(12)는 워드라인 전압 부스터 회로(20) 내에서 발생되는 게이트 전압을 소정의 전압 레벨로 클램프시킨다. 바람직한 실시예에서, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨은 워드라인 전압 부스터 회로(20)에 의해 발생되는 부스트된 워드라인 전압의 전압 레벨을 제어한다. 조정가능한 클램프 회로(12)는 부스트된 워드라인이 약 5.0V가 되는 전압에서 클램프를 실시하도록 우선적으로 설계되지만, 상기 설명한 바와 같이 조정가능한 클램프 회로(12)는 제조 공정 동안 경험되는 변화들로 인하여 더 높거나 낮은 전압 레벨에서 클램프를 실시할 수 있다.
조정가능한 클램프 회로(12)가 실시하는 전압 레벨은 플래시 메모리(10) 내의 주변 트랜지스터들의 임계 전압(Vt), 특히 조정가능한 클램프 회로(12) 내에서 이용되는 트랜지스터들(도 1에는 도시되지 않음)의 임계 전압(Vt)에 의존한다. 플래시 메모리(10)의 주변 영역에서 이용되는 트랜지스터들의 임계 전압(Vt)은 제조후 테스트하는 동안 결정되는데, 이는 조정가능한 클램프 회로(12)가 어떤 전압 레벨을 실시할 것인 지를 결정할 수 있게 하며, 이에 따라 판독 동작들 동안 워드라인들(30)에 인가되는 부스트된 워드라인 전압을 결정할 수 있게 된다. 이러한 결정을 기초로, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨은 트리밍 회로(14)를 이용하여 조정될 수 있으며, 이로써 판독 동작들 동안 워드라인들(30)에 인가되는 부스트된 워드라인 전압의 전압 레벨을 조정한다.
조정가능한 클램프 회로(12)는 또한 트리밍 회로(14)에 전기적으로 연결된다. 트리밍 회로(14)는 조정가능한 클램프 회로(12)가 실시하는 전압 레벨을 조정하는 데에 이용되며, 이로써 워드라인 전압 부스터 회로(20)에 의해 발생되는 부스트된 워드라인 전압을 조정할 수 있게 된다. 하기에서 좀 더 상세히 설명되는 바와 같이, 트리밍 회로(14)는 조정가능한 클램프 회로(12)에 의해 생성되는 클램핑 경로에 임계 전압(Vt)을 부가하거나 또는 제거하도록 설계됨으로써, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨을 변경한다.
트리밍 회로(14)는 또한 트리밍 디코더(16)에 전기적으로 연결된다. 트리밍 디코더(16)는 트리밍 회로(14)가 조정가능한 클램프 회로(12)가 실시하는 전압 레벨에 부가하거나 이로부터 감해지는 전압의 크기를 제어한다. 트리밍 디코더(16)는 이 트리밍 디코더(16)를 제어하도록 프로그램된 CAM 회로들(18)에 전기적으로 연결된다. CAM 회로들(18)은 트리밍 디코더(16)가 트리밍 회로(14)로 하여금 조정가능한 클램프 회로(12)가 실시하는 전압 레벨에 부가하거나 또는 이로부터 감해지는 전압의 크기를 제어하도록 테스트하는 동안 프로그램된다.
도 1에 도시된 바와 같이, 워드라인 전압 부스터 회로(20)의 출력은 패스 게이트(24) 및 워드라인 디코더(28)에 전기적으로 연결된다. 패스 게이트(24)는 공급 전압 연결부(22) 및 인에이블 논리 회로(26)에 전기적으로 연결된다. 패스 게이트(24)는 인에이블 논리 회로(26)에 의해 제어되는 바, 상기 인에이블 논리 회로(26)는 워드라인 전압 부스터 회로(20)에 의해 발생된 부스트된 워드라인 전압으로 워드라인들(30)을 부스팅하기 전에 패스 게이트(24)를 인에이블시킨다. 이는 부스트된 워드라인 전압을 워드라인들(30)에 인가하기 전에, 공급 전압 연결부(VCC)(22) 상에서 이용가능한 전압 레벨로 워드라인들(30)을 초기화 또는 프리챠지시키기 위하여 수행된다.
워드라인 디코더(28)는 워드라인 전압 부스터 회로(20) 및 패스 게이트(24)에 전기적으로 연결된다. 워드라인 디코더(28)는 또한 워드라인들(30)에 전기적으로 연결되며, 워드라인 전압 부스터 회로(20)에 의해 발생되고 조정가능한 클램프회로(12)에 의해 제어되는 부스트된 워드라인 전압을 판독 동작들 동안 선택된 워드라인들(30)로 전달 또는 패스시키는 데에 이용된다. 워드라인 디코더(28)는 또한 공급 전압 연결부(VCC)(22) 상의 공급 전압을 워드라인들(30)로 전달 또는 패스시키는 데에 이용된다. 패스 게이트(24) 및 소정의 워드라인 디코더들(28)이 인에이블되면, 공급 전압 연결부(VCC)(22) 상의 전압은 부스트된 워드라인 전압이 인가되기 전에 워드라인들(30)을 프리챠지시키기 위하여 워드라인들(30)로 전달된다.
플래시 메모리(10)는 판독 동작들 동안 워드라인들(30)에 인가되는 부스트된 워드라인 전압을 발생시키기 위하여 워드라인 전압 부스터 회로(20)를 이용한다. 본 발명의 바람직한 실시예에서, 워드라인 전압 부스터 회로(20)는 공급 전압 연결부(VCC)(22) 상의 전압의 크기를 약 3.0V에서 약 5.0V로 우선적으로 부스트시킨다. 조정가능한 클램프 회로(12)는 약 3.3V에서 클램프를 실시하도록 최상으로 설계되며, 이에 따라 워드라인 전압 부스터 회로(20)에 의해 발생되는 부스트된 워드라인 전압을 약 5.0V로 세트시킨다. 상기 설명한 바와 같이, 부스트된 워드라인 전압의 전압 레벨은 조정가능한 클램프 회로(12)가 실시하는 전압 레벨에 의존한다. 제조 공정에 있어서의 변화들은 조정가능한 클램프 회로(12)로 하여금 더 높거나 낮은 전압 레벨로 클램프를 실시하게 하여, 약 5.0V의 최적의 부스트된 워드라인 전압 레벨을 변하게 하기때문에, 트리밍 회로(14)는 조정가능한 클램프 회로(12)가 실시하는 전압 레벨을 높이거나 낮추는 데에 이용된다. 이와 같이, 조정가능한 클램프 회로(12)는 워드라인 전압 부스터 회로(20)에 의해 발생된 부스트된 워드라인 전압이 약 5.0V로 세트되게 하는 전압 레벨에서 클램프를 실시하도록 트리밍 회로(14)에 의해 우선적으로 조정된다.
상기 설명한 바와 같이, 0.35 미크론 공정 제조 기술을 이용하는 종래의 플래시 메모리에서, 워드라인 전압 부스터 회로(20)에 의해 발생되는 부스트된 워드라인 전압에 있어서의 더 넓은 변화가 워드라인들(30) 내의 코어 셀들에 의해 허용될 수 있게 된다. 워드라인들(30) 내의 코어 셀들이 부스트된 워드라인 전압의 전압 레벨에 있어서 더 넓은 변화를 허용할 수 있기 때문에, 워드라인 전압 부스터 회로(20)에 의해 발생되었으며 궁극적으로 판독 동작들 동안 워드라인들(30)로 공급되는 전압의 크기를 엄격하게 제어할 필요가 없게 된다. 플래시 트랜지스터들의 게이트 커플링이 증가되는 0.25 미크론 공정 기술을 이용하는 플래시 메모리에 있어서, 게이트 교란이 더 발생할 것 같으며, 이로써 워드라인 전압 부스터 회로(20)에 의해 발생되어 판독 동작들 동안 워드라인들(30)로 공급되는 부스트된 워드라인 전압을 더 엄격하게 제어할 필요가 있다.
도 1에 도시된 바와 같이, 조정가능한 클램프 회로(12)는 트리밍 회로(14)에 전기적으로 연결된다. 바람직한 실시예에서, 트리밍 회로(14)는 조정가능한 클램프 회로(12)에 의해 생성되는 클램핑 경로에 적어도 하나의 임계 전압(Vt)을 부가하거나 또는 이로부터 제거할 수 있다. 조정가능한 클램프 회로(12)가 실시하는 전압 레벨의 결정은 제조후 플래시 메모리(10)를 테스트하는 동안 이루어진다. 조정가능한 클램프 회로(12)가 필요한 것 보다 더 높은 전압 레벨로 클램프를 실시한다면, 트리밍 회로(14)는 클램핑 경로로부터 임계 전압(Vt)을 뺌으로써, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨을 낮출 수 있게 된다. 변형예로서, 조정가능한 클램프 회로(12)가 요구되는 것 보다 더 낮은 전압 레벨에서 클램프를 실시하는 것으로 테스트에 의해 결정되면, 트리밍 회로(14)는 클램핑 경로에 임계 전압(Vt)을 부가함으로써, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨을 높일 수 있게 된다. 이와 같이, 워드라인 전압 부스터 회로에 의해 발생되는 부스트된 워드라인 전압은 필요한 경우 조정될 수 있다.
본 발명의 바람직한 실시예에서, 트리밍 회로(14)에 의해 조정가능한 클램핑 회로(12)에 대하여 이루어지는 조정량은 트리밍 디코더(16)에 의해 제어된다. 트리밍 디코더(16)는, 상기 설명한 바와 같이 테스트하는 동안 프로그램되는 CAM 회로들(18)에 의해 제어된다. 조정가능한 클램프 회로(12)는 워드라인들(30) 내의 플래시 트랜지스터들을 판독하기 위한 최적의 전압 레벨, 즉 상기 설명한 바와 같이 약 5.0V로서 공지되어 있는 전압 레벨에서 클램프를 실시하도록 우선적으로 셋업된다. CAM 회로들(18)은 어떠한 상태가 조정가능한 클램프 회로(12) 내의 트랜지스터들의 임계 전압들(Vt)에 있어서의 공정 변수가 되는 지를 결정한 후에 프로그램된다. 이와 같이, CAM 회로들(18) 및 트리밍 디코더(16)는 조정가능한 클램프 회로(12)가 실시하는 전압 레벨에 부가되거나 또는 이로부터 감해지는 전압의 크기를 제어한다.
도 2에 도시된 바와 같이, 바람직한 조정가능한 클램프 회로(12)는 전기적으로 연결된 p-채널 트랜지스터(32), 다수의 n-채널 진성 트랜지스터들(34, 36, 38) 및 접지 연결부(40)를 포함한다. 조정가능한 클램프 회로(12)는 워드라인 전압 부스터 회로(20) 내에서 발생된 게이트 전압이 소정의 전압 레벨에 이를 때 마다 한번씩 클램프를 실시한다. 상기 설명한 바와 같이, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨은 트리밍 회로(14)에 의해 제어된다. 조정가능한 클램프 회로(12)가 실시하는 전압 레벨은 또한 p-채널 트랜지스터(32) 및 n-채널 진성 트랜지스터들(34, 36, 38)의 임계 전압들(Vt)에 의해 생성되는 클램핑 경로에 의해 결정되는 바, 이는 테스트하는 동안 이러한 디바이스들의 임계 전압들(Vt)을 판독함으로써 결정될 수 있다.
제조하는 동안의 공정 변화들로 인하여, 플래시 메모리(10)의 주변 영역 내에 형성되는 트랜지스터들의 임계 전압(Vt)은 어느 정도 변하게 된다. 조정가능한 클램프 회로(12) 및 워드라인 전압 부스터 회로(20)는 주변 영역 내에 위치된다. 상기 설명한 바와 같이, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨은 트랜지스터들(32, 34, 36 및 38)에 의해 생성되는 클램핑 경로의 임계 전압(Vt)에 의존한다. 이와 같이, 제조하는 동안 경험되는 변화들로 인하여 조정가능한 클램프 회로(12) 내의 트랜지스터들(32, 34, 36 및 38)의 임계 전압(Vt)이 달라지기 때문에, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨은 이러한 공정 변화들을 기초로 할 수 있다.
또한 도 2에 도시된 바와 같이, 트리밍 회로(14)는 전기적으로 연결된 다수의 n-채널 트랜지스터들(42, 44, 46)로 구성된다. 트리밍 디코더(16)는 트리밍 회로(14)의 각 n-채널 트랜지스터들(42, 44, 46)의 게이트에 전기적으로 연결된다. 또한, 도 2에 도시된 바와 같이, 트리밍 회로(14) 내의 각 n-채널트랜지스터들(42, 44, 46)의 드레인들 및 소스들은 조정가능한 클램프 회로(12) 내의 각 n-채널 진성 트랜지스터들(34, 36, 38)의 각 드레인들 및 소스들에 전기적으로 연결된다. 제조 공정 이후 플래시 메모리(10)가 테스트될 때, CAM 회로(18)는 트리밍 디코더(16)로 하여금 트리밍 회로(14) 내의 각 n-채널 트랜지스터들(42, 44, 46)을 인에이블 또는 디스에이블시키도록 프로그램될 수 있으며, 이에 따라 조정가능한 클램프 회로(12)가 실시하는 전압 레벨을 변경시킬 수 있게 된다.
트리밍 회로(14) 내의 각 n-채널 트랜지스터(42, 44, 46)가 인에이블된다면, n-채널 트랜지스터(42, 44, 46)와 연결된 조정가능한 클램프 회로(12) 내의 각 N-채널 진성 트랜지스터들(34, 36, 38)은 쇼트된다. 각 n-채널 트랜지스터들(34, 36, 38)을 쇼트시킴으로써, n-채널 진성 트랜지스터들(34, 36, 38)의 임계 전압(Vt) 레벨 강하가 조정가능한 클램프 회로(12)에 의해 형성되는 클램핑 경로로부터 제거된다. 결과적으로, 조정가능한 클램프 회로가 실시하는 전압 레벨은 조정가능한 클램프 회로(12)의 클램핑 경로 내의 각 n-채널 진성 트랜지스터들(34, 36, 38)의 임계 전압(Vt) 강하를 제거 또는 부가함으로써 감소 또는 증가될 수 있다.
도 2에 도시된 바와 같이, 바람직한 워드라인 전압 부스터 회로(20)는 전압 부스터(48), 제로 임계 트랜지스터(50) 및 부스트 캐패시터(52)를 포함한다. 전압 부스터(48)는 공급 전압 연결부(Vcc)(22) 상에서 이용가능한 전압 레벨을 부스트시키는 데에 이용되는 바, 상기 전압 레벨은 약 2.7V-3.6V에서 약 5.0V까지 변할 수 있다. 전압 부스터들은 종래에 공지되어 있으므로, 전압 부스터(48)에서 이용되는 회로에 대한 상세한 설명은 본 발명을 이해하는 데에 요구되지 않는다. 본 발명의목적을 위해서는, 단지 전압 부스터(48)가 공급 전압 연결부(Vcc)(22) 상에서 이용가능한 전압을 약 5.0V의 부스트된 워드라인 전압으로 부스트시키도록 우선적으로 설계된다는 것 만을 이해하면 된다.
도 2에 도시된 바와 같이, 조정가능한 클램프 회로(12) 내의 p-채널 트랜지스터(32)의 소스는 전압 부스터(48)의 출력에 전기적으로 연결된다. 조정가능한 클램프 회로(12)가 전압 부스터(48)의 출력에 전기적으로 연결되기 때문에, 조정가능한 클램프 회로(12)는 이 조정가능한 클램프 회로(12)가 실시할 것으로 설정되는 소정의 전압 레벨에서, 전압 부스터(48)에 의해 발생된 게이트 전압을 클램프시킬 수 있다. 종래에 공지된 바와 같이, 클램프들은 특정한 디바이스의 동작을 소정의 dc 전압 레벨로 고정 또는 유지하는 데에 이용된다.
전압 부스터(48)의 출력은 또한 제로 임계 트랜지스터(50)의 게이트에 전기적으로 연결된다. 제로 임계 트랜지스터(50)의 소스는 부스트 캐패시터(52)에 전기적으로 연결되며, 상기 부스트 캐패시터(52)는 패스 게이트(24) 및 워드라인 디코더(28)에 전기적으로 연결된다. 본 발명의 목적을 위해서는, 단지 워드라인 전압 부스터 회로(20)의 제로 임계 트랜지스터(50)가 판독 동작들 동안 전압 부스터(48)에 의해 발생된 전압을 부스트 캐패시터(52)로 전달시키는 데에 이용된다는 것 만을 이해하면 된다. 이와 같이, 바람직한 실시예에서 제로 임계 트랜지스터(50)는 소스 팔로워(source follower)의 역할을 하여, 제로 임계 트랜지스터(50)의 게이트 전압을 제로 임계 트랜지스터(50)의 소스로 전달시키며, 이 전압은 부스트 캐패시터(52)에 전달된다. 바람직한 실시예에서, 조정가능한 클램프 회로(12)는 부스트캐패시터(52)가 경험하는 전압 부스트의 크기를 제어하는 바, 이는 판독 동작들 동안 워드라인들(30)에 인가되는 부스트된 워드라인 전압을 간접적으로 제어한다.
또한 도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에서, 패스 게이트(24)는 p-채널 트랜지스터(54)를 포함한다. p-채널 트랜지스터(54)의 소스는 공급 전압 연결부(Vcc)(22)에 전기적으로 연결되고, 드레인은 부스트 캐패시터(52) 및 워드라인 디코더(28)에 전기적으로 연결된다. 상기 설명한 바와 같이, 동작하는 동안, 패스 게이트(24)는 인에이블 논리 회로(26)에 의해 인에이블됨으로써, 워드라인 전압 부스터 회로에 의해 발생된 부스트된 워드라인 전압이 워드라인들(30)에 전달되기 전에, 공급 전압 연결부(Vcc)(22) 상에서 이용가능한 전압이 워드라인들(30)을 시작 또는 프리챠지시킨다.
종래에 공지되어 있는 바와 같이, 워드라인 디코더(28)는 플래시 메모리(10)가 동작하는 동안 워드라인들(30)에 다양한 동작 전압들을 전달하는 데에 이용된다. 워드라인 디코더(28)는 부스트 캐패시터(52) 및 패스 게이트(24)에 전기적으로 연결된다. 워드라인 디코더들은 종래에 공지되어 있으므로, 이들에 대한 상세한 설명은 본 발명을 이해하는 데에 요구되지 않는다. 본 발명의 목적을 위해서는, 단지 워드라인 디코더(28)가 워드라인 전압 부스터 회로(20)에 의해 발생된 부스트된 워드라인 전압을 판독 동작들 동안 워드라인들(30)로 전달할 수 있다는 것만을 이해하면 된다.
상기 설명한 바와 같이, 본 발명은 플래시 메모리(10)의 공정 민감도를 감소시킴으로써 제조 공정의 수율을 높이는 방법을 개시한다. 공정 민감도를 감소시키기 위하여, 조정가능한 클램프 회로(12)는 그 내의 트랜지스터들(32, 34, 36 및 38)의 임계 전압(Vt)의 변경들을 스스로 보상하도록 설계된다. 조정가능한 클램프 회로(12)는 p-채널 트랜지스터(32)가 n-채널 진성 트랜지스터(34)와 직렬로 전기적으로 연결되며, 종래에 공지되어 있는 바와 같이 하나의 임계 전압(Vt)이 증가하면, 다른 것의 임계 전압은 감소하기 때문에 스스로 보상된다. 또한, 트리밍 회로(14)를 부가적으로 이용하여, 바람직한 플래시 메모리(10)는 클램핑 경로 내의 진성 임계 전압(Vt)을 부가 또는 제거함으로써, 조정가능한 클램프 회로(12)가 실시하는 전압 레벨을 변경시킬 수 있고, 그리고 판독 동작들 동안 워드라인들(30)이 더 높은 또는 더 낮은 부스트된 워드라인 전압으로 클램프될 지를 결정할 수 있게 된다.
조정가능한 클램프 회로(12) 내의 트랜지스터들(32, 34, 36 및 38)의 임계 전압(Vt)이 증가하는 플래시 메모리(10)의 배치를 제조하는 제조 공정에 있어서, 워드라인 전압 부스터 회로(20)는 트랜지스터들(32, 34, 36 및 38)의 임계 전압(Vt)이 증가하기 때문에 더 높게 부스트시킬 것이다. 이와 같이, 전압 부스터(48)에 의해 발생되는 게이트 전압은 최적의 부스트된 워드라인 전압을 제공할 수 있도록 낮춰질 필요가 있다. 조정가능한 클램프 회로(12)가 실시하는 전압 레벨을 낮추기 위하여, 트리밍 회로(14)에 의해 진성 임계 전압(Vt)이 클램핑 경로로부터 제거될 수 있는 바, 이에 의해 조정가능한 클램프 회로(12) 내의 각 n-채널 진성 트랜지스터(34, 36, 38)가 쇼트된다. 이는 트리밍 회로(14) 내의 각 n-채널 트랜지스터(42, 44, 46)를 이용하여 n-채널 트랜지스터들(34, 36, 38) 내의 진성트랜지스터 다이오드를 제거함으로써 이루어진다.
변형예에 있어서, 조정가능한 클램프 회로(12) 내의 트랜지스터들(32, 34, 36 및 38)의 임계 전압(Vt)이 감소되는 플래시 메모리(10)의 배치를 제조하는 제조 공정에 있어서, 워드라인들(30)은 조정가능한 클램프 회로(12)가 전압 부스터(48)로부터 더 낮은 게이트 전압에서 클램프를 실시하기 때문에 더 낮게 부스트된다. 이와 같이, 조정가능한 클래프 회로(12)가 실시하는 전압 레벨은 최적의 부스트된 워드라인 전압을 제공할 수 있도록 올려질 필요가 있다. 조정가능한 클램프 회로가 실시하는 전압 레벨을 올리기 위하여, 각 n-채널 진성 트랜지스터들(34, 36, 38)은 트리밍 회로(14)의 n-채널 트랜지스터들(42, 44, 46)에 의해 조정가능한 클램프 회로(12) 내에서 쇼트되지 않는다. 따라서, 본 발명은 판독 동작들 동안 워드라인들(30)에 인가되는 부스트된 워드라인 전압의 엄격한 제어를 조정 및 유지함으로써, 제조하는 동안 경험되는 공정 변화를 보상할 수 있다.
상기 바람직한 실시예는 플래시 EPROM에 관련하여 설명되었지만, 본 발명은 NOR, NAND, AND, 분할된 비트 라인 NOR (DINOR) 및 강유전성 임의 접근 메모리(FRAM)와 같은 기술들을 포함하는, EPROMs, EEPROMs 및 플래시 메모리들을 포함하지만 이에 한정되지 않는 모든 비휘발성 기록가능한 메모리에 이용될 수 있다. 본 발명은 특정한 예시적인 실시예들에 관련하여 설명되었지만, 청구범위들에 의해 규정되는 본 발명의 정신 및 범위 내에서 상기 실시예들에 대한 다양한 변형들 및 변경들이 이루어질 수 있음은 명백하다. 따라서, 본 발명의 상세한 설명 및 도면들은 제한적인 의미가 아닌 예시적인 의미로 해석된다.

Claims (10)

  1. 플래시 메모리(10) 내에서 판독 동작 동안 이용되는 부스트된 워드라인 전압을 제어하는 방법으로서,
    워드라인 전압 부스터 회로(20) 내의 전압 부스터(48)에 의해 게이트 전압을 발생시키는 단계와;
    상기 워드라인 전압 부스터 회로(20)에 전기적으로 연결된 조정가능한 클램프 회로(12)에 의해 상기 게이트 전압을 소정의 전압 레벨로 클램프시키는 단계와, 여기서 상기 소정의 전압 레벨은 상기 조정가능한 클램프 회로(12)에 전기적으로 연결된 트리밍 회로(14)에 의해 조정되며; 그리고
    상기 소정의 전압 레벨을 기초로 상기 워드라인 전압 부스터 회로(20)에 의해 상기 부스트된 워드라인 전압을 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 부스트된 워드라인 전압을 적어도 하나의 워드라인(30)에 전달하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 트리밍 회로(14)는 상기 트리밍 회로(14)에 의해 이루어진 전압 조정을 제어하기 위하여 트리밍 디코더(16)에 전기적으로 연결되는 것을 특징으로 하는 방법.
  4. 플래시 메모리 내에서 워드라인 전압 부스터 회로(20)에 의해 발생된 부스트된 워드라인 전압을 제어하는 클램프 및 트리밍 시스템으로서,
    상기 워드라인 부스터 회로(20) 내의 전압 부스터(48)에 전기적으로 연결되어, 상기 부스트된 워드라인 전압의 전압 레벨을 제어하는 소정의 전압 레벨에서 클램프를 실시하는 조정가능한 클램프 회로(12)와; 그리고
    상기 조정가능한 클램프 회로(12)와 전기적으로 연결되어 상기 소정의 전압 레벨을 조정하는 트리밍 회로(14)를 포함하는 것을 특징으로 하는 클램프 및 트리밍 시스템.
  5. 제 4 항에 있어서, 상기 워드라인 전압 부스터 회로(20) 및 적어도 하나의 워드라인(30)에 전기적으로 연결되어 상기 부스트된 워드라인 전압을 상기 각 워드라인(30)에 전달하는 워드라인 디코더(28)를 더 포함하는 것을 특징으로 하는 클램프 및 트리밍 시스템.
  6. 제 4 항에 있어서, 상기 트리밍 회로(14)에 전기적으로 연결되어 상기 트리밍 회로(14)에 의해 이루어지는 전압 조정량을 제어하는 트리밍 디코더(16)를 더 포함하는 것을 특징으로 하는 클램프 및 트리밍 시스템.
  7. 제 4 항에 있어서, 상기 트리밍 디코더(16)에 전기적으로 연결되어 상기 트리밍 디코더(16)를 제어하는 적어도 하나의 콘텐츠 어드레스가능한 메모리 회로(18)를 더 포함하는 것을 특징으로 하는 클램프 및 트리밍 시스템.
  8. 플래시 메모리 내에서 판독 동작 동안 워드라인들(30)을 부스팅하는 방법으로서,
    워드라인 전압 부스터 회로(20) 내의 전압 부스터(48)에 의해 게이트 전압을 발생시키는 단계와;
    상기 전압 부스터(48)에 전기적으로 연결된 조정가능한 클램프 회로(12)에 의해 상기 게이트 전압을 소정의 전압 레벨로 클램프시키는 단계와;
    상기 조정가능한 클램프 회로(12)에 전기적으로 연결된 트리밍 회로(14)를 이용하여, 상기 조정가능한 클램프 회로(12)가 실시하는 소정의 전압 레벨을 조정하는 단계와;
    상기 워드라인 전압 부스터 회로(20)를 이용하여 상기 소정의 전압 레벨에 의존하는 부스트된 워드라인 전압을 발생시키는 단계와; 그리고
    상기 워드라인 전압 부스터 회로(20)에 전기적으로 연결된 워드라인 디코더(28)를 이용하여 상기 부스트된 워드라인 전압을 적어도 하나의 워드라인(30)으로 전달하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 상기 부스트된 워드라인 전압으로 상기 워드라인들(30)을 부스팅시키기 전에, 공급 전압 연결부(22) 상의 전압으로 상기 워드라인들(30)을프리챠지시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서, 트리밍 디코더(16)를 이용하여, 상기 트리밍 회로(14)에 의해 이루어지는 전압 조정량을 제어하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020027011318A 2000-02-28 2001-02-07 부스트된 워드라인 전압의 공정 변화를 최소화하기 위하여워드라인 부스터를 트리밍하는 방법 및 시스템 KR100658215B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18529200P 2000-02-28 2000-02-28
US60/185,292 2000-02-28
US09/547,660 US6430087B1 (en) 2000-02-28 2000-04-12 Trimming method and system for wordline booster to minimize process variation of boosted wordline voltage
US09/547,660 2000-04-12
PCT/US2001/004050 WO2001065568A1 (en) 2000-02-28 2001-02-07 Trimming method and system for wordline booster to minimize process variation of boosted wordline voltage

Publications (2)

Publication Number Publication Date
KR20030014360A true KR20030014360A (ko) 2003-02-17
KR100658215B1 KR100658215B1 (ko) 2006-12-15

Family

ID=26881014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011318A KR100658215B1 (ko) 2000-02-28 2001-02-07 부스트된 워드라인 전압의 공정 변화를 최소화하기 위하여워드라인 부스터를 트리밍하는 방법 및 시스템

Country Status (9)

Country Link
US (1) US6430087B1 (ko)
EP (1) EP1266382B1 (ko)
JP (1) JP4606682B2 (ko)
KR (1) KR100658215B1 (ko)
CN (1) CN1212620C (ko)
AT (1) ATE257272T1 (ko)
DE (1) DE60101677T2 (ko)
TW (1) TW495757B (ko)
WO (1) WO2001065568A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180070278A (ko) 2016-12-16 2018-06-26 백민경 영구거푸집 및 이를 이용한 벽체구조물 시공방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW573335B (en) * 2001-08-28 2004-01-21 Anachip Corp Adjustment system, method and apparatus of using magnetic field to conduct micro-adjustment onto packaged chip
JP2003257187A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 不揮発性メモリ、ｉｃカード及びデータ処理装置
FR2838861A1 (fr) * 2002-04-23 2003-10-24 St Microelectronics Sa Memoire effacable et programmable electriquement comprenant un dispositif de gestion d'une tension d'alimentation interne
KR100634439B1 (ko) * 2004-10-26 2006-10-16 삼성전자주식회사 퓨즈프리 회로, 퓨즈프리 반도체 집적회로 및 퓨즈프리불휘발성 메모리 장치, 그리고 퓨즈프리 방법
CN100426420C (zh) * 2004-11-24 2008-10-15 上海华虹Nec电子有限公司 用于低压非挥发存储器的字线升压电路
JP2010160866A (ja) * 2009-01-09 2010-07-22 Toshiba Corp 半導体記憶装置
IT1396759B1 (it) * 2009-09-18 2012-12-14 St Microelectronics Rousset Pompa di carica ad aggancio con circuito di equalizzazione
US9058857B2 (en) * 2011-10-10 2015-06-16 Micron Technology, Inc. Cross-point memory compensation
CN110648711B (zh) * 2018-06-26 2021-08-03 北京兆易创新科技股份有限公司 字线电压的施加方法、装置、电子设备和存储介质
CN110648712A (zh) * 2018-06-26 2020-01-03 北京兆易创新科技股份有限公司 字线电压的施加方法、装置、电子设备和存储介质
US11322200B1 (en) 2020-12-14 2022-05-03 Globalfoundries U.S. Inc. Single-rail memory circuit with row-specific voltage supply lines and boost circuits
JPWO2022259746A1 (ko) * 2021-06-07 2022-12-15

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62275395A (ja) * 1986-05-23 1987-11-30 Hitachi Vlsi Eng Corp 半導体集積回路装置
JPH0812754B2 (ja) * 1990-08-20 1996-02-07 富士通株式会社 昇圧回路
US5268871A (en) 1991-10-03 1993-12-07 International Business Machines Corporation Power supply tracking regulator for a memory array
JPH05151789A (ja) * 1991-11-29 1993-06-18 Nec Corp 電気的に書込・一括消去可能な不揮発性半導体記憶装置
JPH0643952A (ja) * 1992-07-24 1994-02-18 Sony Corp 昇圧電圧調整回路
US5434498A (en) 1992-12-14 1995-07-18 United Memories, Inc. Fuse programmable voltage converter with a secondary tuning path
JPH06295591A (ja) * 1993-04-06 1994-10-21 Citizen Watch Co Ltd 半導体集積回路装置
JP2725560B2 (ja) * 1993-08-05 1998-03-11 日本電気株式会社 不揮発性半導体記憶装置
DE69619972D1 (de) * 1996-06-18 2002-04-25 St Microelectronics Srl Nichtflüchtige Speicheranordnung mit niedriger Versorgungsspannung und Spannungserhöher
US5790453A (en) 1996-10-24 1998-08-04 Micron Quantum Devices, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
US5991221A (en) 1998-01-30 1999-11-23 Hitachi, Ltd. Microcomputer and microprocessor having flash memory operable from single external power supply
JPH10232723A (ja) * 1997-02-20 1998-09-02 Oki Micro Design Miyazaki:Kk 電圧調整回路
EP0915478B1 (en) * 1997-11-05 2010-04-28 STMicroelectronics Srl Improved boosting circuit, particularly for a memory device
US5946258A (en) 1998-03-16 1999-08-31 Intel Corporation Pump supply self regulation for flash memory cell pair reference circuit
KR100281693B1 (ko) * 1998-09-02 2001-02-15 윤종용 고속 삼상 부스터 회로
JP3248576B2 (ja) * 1998-10-05 2002-01-21 日本電気株式会社 ブースト回路およびブースト方法
KR100290283B1 (ko) * 1998-10-30 2001-05-15 윤종용 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180070278A (ko) 2016-12-16 2018-06-26 백민경 영구거푸집 및 이를 이용한 벽체구조물 시공방법

Also Published As

Publication number Publication date
JP2003525513A (ja) 2003-08-26
ATE257272T1 (de) 2004-01-15
US6430087B1 (en) 2002-08-06
JP4606682B2 (ja) 2011-01-05
WO2001065568A1 (en) 2001-09-07
CN1212620C (zh) 2005-07-27
TW495757B (en) 2002-07-21
DE60101677D1 (de) 2004-02-05
CN1404610A (zh) 2003-03-19
DE60101677T2 (de) 2004-12-09
EP1266382B1 (en) 2004-01-02
KR100658215B1 (ko) 2006-12-15
EP1266382A1 (en) 2002-12-18

Similar Documents

Publication Publication Date Title
US10032517B2 (en) Memory architecture having two independently controlled voltage pumps
US9922719B2 (en) Multi-VT sensing method by varying bit line voltage
JP3987715B2 (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのプログラム電圧制御方法
US6400638B1 (en) Wordline driver for flash memory read mode
JPH09181204A (ja) マルチレベルスレッシュホールド電圧格納可能なｐｍｏｓフラッシュメモリセル
US20170199536A1 (en) Fast settling low dropout voltage regulator
US5521867A (en) Adjustable threshold voltage conversion circuit
US20160372205A1 (en) Sense amplifier design for ramp sensing
KR100658215B1 (ko) 부스트된 워드라인 전압의 공정 변화를 최소화하기 위하여워드라인 부스터를 트리밍하는 방법 및 시스템
JP2568792B2 (ja) 電気的消去可能でプログラム可能な読出し専用メモリの消去方法
US20160380532A1 (en) Clock freezing technique for charge pumps
KR100928735B1 (ko) 메모리 디바이스에서 소프트 프로그램 검증을 위한 방법및 장치
KR100708914B1 (ko) 칩 전체를 통한 플래시 메모리 워드라인 트래킹
KR100281798B1 (ko) 플래시 메모리 장치
KR100708915B1 (ko) 워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법
US6002611A (en) Fast, low current program with auto-program for flash memory
US7057949B1 (en) Method and apparatus for pre-charging negative pump MOS regulation capacitors
WO2005109438A2 (en) Non-volatile memory dynamic operations
US6147907A (en) Biasing scheme to reduce stress on non-selected cells during read
KR100908540B1 (ko) 낸드 플래시 메모리 장치
KR100496794B1 (ko) 전기적으로소거및프로그램가능한셀을가지는반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee