JPH10232723A - 電圧調整回路 - Google Patents

Abstract

(57)【要約】 【課題】 ダイオードを用いた電圧調整回路において特
性の変化に応じて何度でも微調整が行えるようにする。 【解決手段】 出力端子120と接地端子115との間に直列
に定電圧ダイオード102及び微調整用のダイオード104、
105を直列に接続する。ダイオード104、105には並列に
スイッチ手段としてのPMOSトランジスタ107、108が接続
され、PMOSトランジスタ108、109の導通状態はE²PROMを
用いたラッチ回路110、111の出力により制御される。ラ
ッチ回路110、111の出力に基づいてPMOSトランジスタ10
7、108が導通、非導通状態となることによりラッチ回路
110、111の内容を書き換えることで何度でも微調整が可
能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高電圧のトリミング
回路や電圧クランプ回路などの電圧を調整する回路に係
わるものである。

【０００２】

【従来の技術】従来の電圧調整回路には図7及び図8に示
すようなものがあった。以下、図7及び図8を用いて従来
の電圧調整回路について説明する。

【０００３】図7に示される様な従来の電圧調整回路で
は電圧入力端子701に調整対象となる電圧が印加され
る。入力された電圧はツェナーダイオードなどの定電圧
ダイオード702のブレークダウン電圧値に調整され出力
端子720に出力される。しかしながら図7のような回路を
ＩＣに作り込む場合、ダイオードを作るときのプロセス
のバラツキによってダイオード702のブレークダウン電
圧が変化してしまう。したがって出力される電圧はダイ
オード702のばらつきに応じて変化してしまう。

【０００４】そこで図8のように定電圧ダイオード802に
対して微調整用のダイオード804、805を直列に複数接続
し、ダイオード804、805と並列にフューズ806、807を設
ける。このフューズ806、807を必要に応じて溶断するこ
とによってダイオード804、805に電流が流れるか流れな
いかを選択し、ダイオード804、805に流れる順方向電流
の電圧降下を利用して出力端子820に出力される電圧の
微調整を行っていた。

【０００５】

【発明が解決しようとする課題】しかしながら従来のよ
うな電圧調整回路では1度フューズを溶断してしまうと2
度と接続することはできず、微調整は1度しか行えな
い。これではＩＣを動作させる時やチップ組立の時に特
性が変動した場合に再度微調整を行うことが出来ず、問
題となっていた。

【０００６】

【課題を解決するための手段】本発明は上記のような問
題点を鑑みてなされたものであり、その代表的な構成に
よれば電圧出力端子と基準端子の間に直列に接続された
ダイオードおよび電圧降下手段と、前記電圧降下手段に
並列に接続されたスイッチ手段と、前記スイッチ手段の
導通状態を制御するラッチ手段とを有することを特徴と
する。

【０００７】

【発明の実施の形態】図1は本発明第1の実施の形態の電
圧調整回路を示す回路図である。以下図1を用いて本発
明について説明する。

【０００８】図1における電圧調整回路は正電圧を調整
するP型基板上に形成された回路である。この電圧調整
回路は電圧入力端子101、ツェナーダイオード等の定電
圧ダイオード102（ブレークダウン電圧：5Ｖ）、微調整
用のダイオード104、105（順方向電流による電圧降下：
0.7Ｖ）、スイッチ手段としてのPチャネルタイプのMOS
型トランジスタ107、108、E²PROMを用いたラッチ回路11
0、111、抵抗103、GND端子115および出力端子120より構
成される。

【０００９】定電圧ダイオード102、ダイオード104およ
び105は出力端子120とGND端子115の間に直列に接続され
ており、ダイオード104および105にはPMOSトランジスタ
107および108がそれぞれ並列に接続されている。またPM
OSトランジスタ107、108のそれぞれのゲート電極はラッ
チ回路110および111の出力に接続されている。入力端子
101とダイオード105の間には抵抗103が接続され、抵抗1
03とダイオード105の間のノード114から出力端子120が
引き出されている。

【００１０】まず、本発明における電圧調整回路に含ま
れる上記のE²PROMを用いたラッチ回路110、111の詳細に
ついて図2を用いて説明する。

【００１１】ラッチ回路110および111は図2に示すよう
に、PMOSトランジスタ201、202、E²PROMセル203、204、
205、206、PGM端子207、CLR端子208、出力端子220によ
って構成されている。このラッチ回路におけるE²PROMセ
ルはディプレッションモードのNMOSトランジスタを利用
したもので、そのコントロールゲートに与えられる電圧
がGNDレベルであるときに、電流が流れれば"0"が記憶さ
れた状態を示し、電流が流れなければ"1"が記憶された
状態を示す。

【００１２】PMOSトランジスタ201のゲート電極はPMOS
トランジスタ202のドレイン側に、PMOSトランジスタ202
のゲート電極はPMOSトランジスタ201のドレイン側に接
続されている。E²PROMセル203、205はそれぞれPMOSトラ
ンジスタ201、202のドレインとGNDの間に接続されてお
り、E²PROMセル204、206はそれぞれCLR端子208、PGM端
子207とフローティングな状態のノード209、210との間
に接続されている。またE²PROMセル203と204、205と206
のコントロールゲートおよびフローティングゲートはそ
れぞれ共通であり、E²PROMセル203と204のコントロール
ゲートにはPGM端子207が接続され、E²PROMセル205と206
のコントロールゲートにはCLR端子208が接続されてい
る。出力端子220はPMOSトランジスタ202のドレインとE²
PROMセル205の間のノード211から取り出されている。

【００１３】このラッチ回路をセット状態つまり出力端
子220がHレベルとなるようにプログラムする場合は、CL
R端子208に高電圧ＶPP（例えば12Ｖ）を与え、PGM端子2
07にGNDレベルの電圧を与える。するとE²PROMセル206の
コントロールゲートには高電圧、ドレインにはGNDレベ
ルの電圧が与えられることになる。その結果E²PROMセル
206のフローティングゲート中に電子が取り込まれる。
これは、E²PROMセル206およびE²PROMセル206とフローテ
ィングゲートが共通しているE²PROMセル205には"1"が記
憶されたことを意味し、この記憶内容は回路の電源を切
っても失われることはない。

【００１４】この時E²PROMセル204のコントロールゲー
トにはGNDレベルの電圧、ドレインには高電圧が与えら
れる。このためE²PROMセル204ではフローティングゲー
トに電子が取り込まれることはない。また仮にこれより
前の段階でフローティングゲート中に電子が取り込まれ
ていた場合、ドレインの高電圧によりフローティングゲ
ート中の電子は引き抜かれる。これはE²PROMセル204お
よびE²PROMセル204とフローティングゲートが共通して
いるE²PROMセル203には"0"が記憶されたことを意味し、
この記憶内容は回路の電源を切っても失われることはな
い。

【００１５】上記のプログラムが行なわれた後のセット
状態でのラッチ回路の通常動作について説明する。通常
動作ではCLR端子208、PGM端子207ともにGNDレベルの電
圧が与えられる。このラッチ回路におけるE²PROMセル
は、ディプレッションモードのNMOSトランジスタを利用
したものであるため、GNDレベルの電圧がコントロール
ゲートに与えられた場合、オン状態となり導通する。し
かし上記のプログラム動作によりフローティングゲート
中に電子が取り込まれたE²PROMセルでは、フローティン
グゲート中の電子の働きによりコントロールゲートにGN
Dレベルの電圧が与えられても導通しない。従ってCLR端
子208、PGM端子207ともにGNDレベルの電圧が与えられた
場合、"1"が記憶された状態のE²PROMセル205はオフ状
態、"0"が記憶された状態のE²PROMセル203はオン状態と
なる。その結果PMOSトランジスタ202のゲート電極にはL
レベルの信号が与えられ、PMOSトランジスタ202もオン
状態となり出力端子220にはHレベルの信号が出力され
る。またPMOSトランジスタ202がオン状態となることに
よりPMOSトランジスタ201のゲート電極にはHレベルの信
号が与えられるためPMOSトランジスタ201はオフ状態と
なる。この通常動作における出力端子220の出力はE²PRO
Mセルに書き込まれている内容が変化しないかぎり維持
される。

【００１６】次にこのラッチ回路をリセット状態つまり
出力端子220がLレベルとなるようにプログラムする場合
について説明する。この場合はCLR端子208にGNDレベル
の電圧を与え、PGM端子207に高電圧ＶPP（12Ｖ）を与え
る。

【００１７】するとE²PROMセル204のコントロールゲー
トには高電圧、ドレインにはGNDレベルの電圧が与えら
れることになる。その結果E²PROMセル204のフローティ
ングゲート中に電子が取り込まれる。これは、E²PROMセ
ル204およびE²PROMセル204とフローティングゲートが共
通しているE²PROMセル203には"1"が記憶されたことを意
味し、この記憶内容は回路の電源を切っても失われるこ
とはない。

【００１８】E²PROMセル206のコントロールゲートにはG
NDレベルの電圧、ドレインには高電圧が与えられる。ド
レインの高電圧により前の段階でフローティングゲート
中に取り込まれていた電子は引き抜かれる。これはE²PR
OMセル206およびE²PROMセル206とフローティングゲート
が共通しているE²PROMセル205には"0"が記憶されたこと
を意味し、この記憶内容は回路の電源を切っても失われ
ることはない。

【００１９】上記のプログラムが行なわれた後の、リセ
ット状態でのラッチ回路の通常動作について説明する。
通常動作では、CLR端子208、PGM端子207ともにGNDレベ
ルの電圧が与えられる。この場合、フローティングゲー
ト中に電子が取り込まれたE²PROMセル203はオフ状態、
フローティングゲート中に電子が取り込まれていないE²
PROMセル205はオン状態となる。その結果PMOSトランジ
スタ201のゲート電極にはLレベルの信号が与えられオン
状態となり、PMOSトランジスタ201がオン状態となるこ
とによりPMOSトランジスタ202のゲート電極にはHレベル
の信号が与えられオフ状態となる。これらの動作の結
果、出力端子220にはLレベルの信号が出力される。通常
動作において、この出力端子220の出力はE²PROMセルに
書き込まれている内容が変化しないかぎり維持される。

【００２０】このラッチ回路の出力端子220に出力され
る信号は必要に応じてCLR端子208、PGM端子209にE²PROM
セルの記憶内容をプログラムするための電圧を与えるこ
とで何度でも書き換えることが可能である。

【００２１】次に図1の電圧調整回路の動作について説
明する。定電圧ダイオード102はノート゛112の電圧レベル
がGNDレベルに対してブレークダウン電圧以上のレベル
となった場合にブレークダウンし電流を流し始める。ブ
レークダウンするとその両端は定電圧ダイオード102の
ブレークダウン電圧値で一定となる。この定電圧ダイオ
ード102によって調整された電圧はダイオード104、105
の順方向電流による電圧降下を利用して微調整が行なわ
れる。

【００２２】この出力端子120のレベルを5Ｖに調整した
い場合を例に説明する。まずラッチ回路110および111は
上記に説明したリセット状態とするためのプログラム動
作により、その出力がLレベルとなるようにプログラム
される。ラッチ回路のLレベルの出力を受けたPMOSトラ
ンジスタ108は、そのソースとなるノート゛114の電圧レベ
ル（約5Ｖ）に対してゲートに与えられる電圧レベル（0
Ｖ）が低いためオン状態となる。PMOSトランジスタ107
に関しても同様、そのソースとなるノート゛113の電圧レ
ベル（約5Ｖ）に対してゲートに与えられる電圧レベル
（0Ｖ）が低いためオン状態となる。そのためPMOSトラ
ンジスタ107および108に並列に接続されているダイオー
ド104および105には電流は流れることはなく、入力端子
101に与えられた電圧は定電圧ダイオード102のブレーク
ダウン電圧にのみ依存して調整され、5Ｖで出力端子120
に出力される。

【００２３】次に出力端子120の電圧を5.7Ｖにしたい場
合について説明する。この場合ラッチ回路110は上記の
セット状態とするためのプログラム動作により、その出
力がHレベルとなるようにプログラムされる。またラッ
チ回路111はリセット状態となるようにプログラムされ
る。するとPMOSトランジスタ107はラッチ回路110のHレ
ベルの出力を受けてオフ状態となり、PMOSトランジスタ
108はラッチ回路111のLレベルの出力を受けてオン状態
となる。その結果定電圧ダイオード102およびダイオー
ド104には電流が流れる状態となり、ダイオード105には
電流が流れない。入力端子101に与えられた電圧は定電
圧ダイオード102のブレークダウン電圧およびダイオー
ド104の順方向電流の電圧降下によって調整され5.7Ｖと
なって出力端子120に出力される。これはラッチ回路110
の出力がLレベル、111の出力がHレベルとなるようにプ
ログラムを行っても同様である。

【００２４】6.4Ｖに調整したい場合は、上記と同様に
ラッチ回路110および111が共にHレベルを出力するよう
にプログラムを行えばよい。

【００２５】調整する電圧値、調整範囲の変更は定電圧
ダイオードのブレークダウン電圧値、順方向ダイオード
によって電圧降下する値を適宜変更することで可能であ
る。

【００２６】P型基板上に形成される図1の様な電圧調整
回路において、スイッチ手段としてNMOSトランジスタを
用いる場合が考えられる。スイッチ手段としてNMOSトラ
ンジスタを用いた場合、図1におけるPMOSトランジスタ1
07および108をNMOSトランジスタに置き換えた図9に示す
様な回路となる。図9において図1と共通する構成に関し
ては図1と同一の符号を用いて示す。この回路ではラッ
チ回路110および111からの出力がHレベルでNMOSトラン
ジスタ907、908がオン状態、Lレベルでオフ状態とな
る。

【００２７】このようにスイッチ手段としてNMOSトラン
ジスタを用いると、そのソースが接続されるノードは図
9における113および112となる。例えば出力端子120の電
圧を5Ｖとする場合、これらのノード113、112および出
力端子120の電圧レベルはNMOSトランジスタ907および90
8がオン状態のときに5Ｖとならねばならない。しかしな
がら通常ラッチ回路から出力されるHレベルの信号は5Ｖ
であるため、NMOSトランジスタのゲート電極にHレベル
の信号（5Ｖ）が与えられている場合、ノード113あるい
は112の電圧レベルが5Ｖ-Ｖt（Ｖt:しきい値）以上の値
となるとNMOSトランジスタ907および908はオフ状態とな
ってしまう。その結果ノート゛113および112の電圧レベル
は5Ｖとならなくなり、出力端子120の電圧も5Ｖとはな
らなくなってしまう。そのためスイッチ手段としてNMOS
トランジスタを用いる場合はラッチ回路110、111から出
力されるHレベルの信号の電圧レベルをノード113あるい
は112の電圧レベルに対してトランジスタのしきい値分
高い電圧レベルとして出力する必要性が生じる。

【００２８】スイッチ手段としてNMOSトランジスタを用
いたP型基板上の電圧調整回路において、図1に対応する
回路として図10の様に構成することも可能である。図10
において図1と共通する構成については同一の符号で示
す。図10に示す電圧調整回路では図1における微調整用
のダイオード104および105を定電圧ダイオードよりもGN
D端子側に直列に接続し、それぞれのダイオードに並列
にスイッチ手段としてのNMOSトランジスタ1007および10
08が接続される。NMOSトランジスタ1007および1008はそ
れぞれゲート電極にラッチ回路111、110の出力を受けて
動作する。

【００２９】前述同様、出力電圧を5Ｖに調整する場合
を例に説明する。このように接続することでNMOSトラン
ジスタ1007および1008のソースが接続されるノードはそ
れぞれ1013および1012となる。図10に示す回路ではラッ
チ回路110および111からの出力がHレベルでNMOSトラン
ジスタ1007、1008がオン状態となる。この場合ノード10
12および1013の電圧レベルは共にGNDレベルであるため
ラッチ回路110および111より出力されるHレベルの信号
は通常の5Ｖの電圧レベルで良い。

【００３０】このような電圧調整回路で負電圧を調整し
ようとした場合、図1における定電圧ダイオード102、微
調整用のダイオード104および105の方向を逆方向とし、
スイッチ手段としてのPMOSトランジスタ107、108をNMOS
トランジスタに変更した構成とする。この構成を図11に
示す。

【００３１】図11に示す回路の動作はラッチ回路1110、
1111からの出力がHレベルの信号のときにNMOSトランジ
スタ1107および1108がオン状態、Lレベルのときにオフ
状態となる。NMOSトランジスタ1107および1108のオン、
オフ動作により微調整用のダイオード1104、1105に電流
を流すか短絡状態とするかを選択する。この動作により
出力端子1120の出力電圧の微調整を行なう点は図1にお
ける正電圧の調整動作と同様である。

【００３２】しかしながら、図11の電圧調整回路におい
て半導体基板としてP型基板が用いられている場合、ス
イッチ手段としてのNMOSトランジスタ1107、1108の部分
に基板からNMOSトランジスタのソースあるいはドレイン
に向かっての寄生ダイオードが形成される。通常基板は
GNDレベルの電圧が与えられるため、このような回路で
負電圧を取り扱うとNMOSトランジスタのソースあるいは
ドレインとなるノート゛1112、1113および1114が負電圧と
なった場合に、基板からNMOSトランジスタ1107、1108の
ソースあるいはドレインに向かって電流が流れてしまう
恐れがある。そこで負電圧を取り扱う場合にはN型基板
上に図11の様な回路を形成しなければならない。

【００３３】以上説明したように本発明第1の実施の形
態によればE²PROMを用いたラッチ回路を利用して電圧調
整回路を構成したことにより、電圧の微調整が必要とな
るたびに調整が可能となり、ＩＣを動作させる時やチッ
プ組立の時に特性が変動した場合でも再度微調整を行う
ことが可能となる。またラッチ回路にE²PROMを利用して
いるためプログラム後に電源を切っても微調整後の状態
が変化してしまうことはない。

【００３４】第2の実施の形態 図3は本発明第2の実施の形態の電圧調整回路を示す回路
図である。以下図3を用いて本発明について説明する。

【００３５】第2の実施の形態における電圧調整回路は
電圧入力端子301、ツェナーダイオード等の定電圧ダイ
オード302、303（ブレークダウン電圧：5Ｖ）、微調整
用のＮチャネルタイプのＭＯＳ型トランジスタ304、30
5、306、スイッチ手段としてのＰチャネルタイプのＭＯ
Ｓ型トランジスタ307、308、309、E²PROMを用いたラッ
チ回路310、311、312、抵抗手段313、GND端子315および
出力端子320より構成されている。NMOSトランジスタ30
4、305、306のしきい値はそれぞれ1Ｖ、0.5Ｖ、0.2Ｖと
する。

【００３６】定電圧ダイオード302、303およびNMOSトラ
ンジスタ304、305、306は出力端子320とGND端子315の間
に直列に接続されており、NMOSトランジスタ304、305、
306はそれぞれゲート電極とドレインが接続されたダイ
オード接続となっている。NMOSトランジスタ304、305お
よび306にはPMOSトランジスタ307、308および309がそれ
ぞれ並列に接続されている。またPMOSトランジスタ30
7、308および309それぞれのゲート電極はラッチ回路31
0、311および312の出力に接続されている。入力端子301
とNMOSトランジスタ306の間には抵抗313が接続され、抵
抗313とNMOSトランジスタ306の間のノード316から出力
端子320が引き出されている。上記のラッチ回路310、31
1および312に関しては第1の実施の形態と同様である。

【００３７】第2の実施の形態の電圧調整回路の動作に
ついて出力する電圧を10.2Ｖとする場合を例に説明す
る。この場合ラッチ回路は310および311の出力がLレベ
ル、312の出力がHレベルとなるようにプログラムされ
る。このようにプログラムされた場合、定電圧ダイオー
ド302および303、ダイオード接続されたNMOSトランジス
タ306を通って電流が流れる。よって出力端子320に出力
される電圧は定電圧ダイオード302、303のブレークダウ
ン電圧およびNMOSトランジスタ306の電圧降下によって
調整され10.2Ｖとなる。このように目的とする電圧に合
わせてラッチ回路310、311、312にプログラミングする
内容を変更してやることで10Ｖ、10.2、10.5Ｖ、10.7
Ｖ、11Ｖ、11.2Ｖ、11.5Ｖ、11.7Ｖと8段階の電圧の微
調整が可能である。

【００３８】以上説明したように本発明における第2の
実施の形態では電圧調整にダイオード接続されたNMOSト
ランジスタを用いたことにより、より細かいレベルでの
電圧の微調整が可能になる。

【００３９】また微調整に用いられるNMOSトランジスタ
は集積回路の他の部分に用いられるトランジスタを形成
する工程と同一の工程で形成することができる。したが
って何ら工程数を増やすこともなく、より細かいレベル
での電圧の微調整が可能となる。

【００４０】なお負電圧の調整、スイッチ手段としてNM
OSトランジスタを用いる場合などについては適宜第1の
実施の形態と同様の変形が可能である。

【００４１】第3の実施の形態 基板としてP型基板が用いられている場合、本発明第1お
よび第2の実施の形態における回路では負電圧を調整す
ることが困難である。

【００４２】そこで以下図4を用いてP型基板であっても
負電圧の調整を行う本発明第3の実施の形態について説
明する。

【００４３】本発明第3の実施の形態における電圧調整
回路は負の電圧が入力される入力端子401、PMOSトラン
ジスタ402および本発明第2の実施の形態と同様の正電圧
調整回路403、抵抗404、GND端子415、出力端子420より
構成されている。

【００４４】PMOSトランジスタ402のソースおよびドレ
インは抵抗404に接続され、PMOSトランジスタ402の基板
端子が正電圧調整回路403の出力端子（以下ノード405と
する）に接続されている。出力端子420は抵抗404とPMOS
トランジスタ402の間のノード407から取りだされてい
る。

【００４５】以下、図4を用いて負電圧の電圧調整動作
について説明する。PMOSトランジスタ402はソース及び
ドレインがゲート電極に接続されているため入力端子40
1から正電圧調整回路403の入力端子の方向に向かっての
ダイオードと考えることができる。このPMOSトランジス
タ402のブレークダウン電圧を20Ｖとすると、このPMOS
トランジスタはノード405の電圧が出力端子420の電圧に
対して20Ｖ以上高くなった場合にブレークダウンし電流
を流し始める。一度ブレークダウンするとこのPMOSトラ
ンジスタ402にかかる電圧は変化せず一定となる。

【００４６】ここで出力端子420を-11Ｖに調整したい場
合を例に説明する。この場合正電圧調整回路403は出力
電圧が9Ｖつまりノード405の電圧を9Ｖと調整するよう
に設定される。すると出力端子401の電圧が-11Ｖよりも
低い場合にPMOSトランジスタ402は電流を流す。つまり
ノード405の電圧が出力端子420の電圧に対して20Ｖ以上
高くなるのでPMOSトランジスタ402はブレークダウン
し、この2点の電位差を20Ｖ一定とするように働く。そ
の結果出力端子420の電圧は-11Ｖで一定となる。 出力
端子420の出力電圧は正電圧調整回路403の出力電圧の設
定を適宜変更することで変更が可能である。

【００４７】このように本発明第3の実施例によれば出
力端子と正電圧調整回路との間にPMOSトランジスタ402
を接続し、PMOSトランジスタ402のブレークダウンを利
用することで本発明第2の実施の形態同様何度でも微調
整を行なうことができる。また負電圧の調整もより安定
した動作で行なうことが可能となる。

【００４８】第4の実施の形態 正電圧および負電圧の両方を所望の電圧に調整したい場
合、第3の実施の形態の回路で図4における正電圧調整回
路403の出力、つまりノード405から正電圧を取り出すこ
とにより正、負、両方の極性の電圧を得ることが可能で
ある。しかしながらノード405の電圧は目的とする負電
圧に合わせて変化する。

【００４９】一般的にこのような電圧調整回路を必要と
するのはE²PROM等に必要な情報を読み書きするための電
圧を発生させる回路等において必要な場合が多い。この
ような場合、ノード405の電圧よりも目的とする正電圧
の方が高く、新たに正電圧を調整する回路が必要となっ
てしまう。そこで第4の実施の形態では正負両方の電圧
に対して電圧調整が可能な電圧調整回路について説明す
る。

【００５０】図5は本発明第4の実施の形態を表す回路図
である。以下図5を用いて第4の実施の形態について説明
する。

【００５１】本発明第4の実施の形態の電圧調整回路は
負電圧入力端子501、PMOSトランジスタ502（ブレークダ
ウン電圧20Ｖ）、電圧降下回路503、正電圧調整回路50
4、抵抗505、正電圧出力端子521、負電圧出力端子520よ
り構成される。正電圧調整回路504は本発明第2の実施の
形態と同様の回路である。

【００５２】まず上記の電圧降下回路503の詳細につい
て図6を用いて説明する。電圧降下回路503は電圧入力端
子601、出力端子620、抵抗602、603、604、605、PMOSト
ランジスタ606、607、608、E²PROMを用いたラッチ回路6
09、610、611より構成される。

【００５３】抵抗602、603、604、605は正電圧入力端子
601からGNDの間に直列に接続されPMOSトランジスタ60
6、607、608はそれぞれ抵抗603、604、605に並列に接続
されている。またPMOSトランジスタ606、607、608のゲ
ートにはそれぞれラッチ回路609、610、611の出力が与
えられ、ラッチ回路609、610、611にはそれぞれデータ
Ｄ1、Ｄ2、Ｄ3が入力される。出力端子620は抵抗602と6
03との間のノード612から取り出されている。

【００５４】この電圧調整回路に含まれるラッチ回路60
9、610、611は第1の実施例におけるラッチ回路と同様の
ものである。これらのラッチ回路の出力はデータＤ1、
Ｄ2、Ｄ3によって決定される。またここで用いられる各
抵抗の抵抗値は抵抗602の抵抗値をRとした場合、603＝R
/2、604＝R/4、605＝R/8となるように設定されている。

【００５５】図6の電圧降下回路の動作について説明す
る。この電圧降下回路は与えられた入力電圧を目的とす
る電圧まで降下させるように働くものである。ここで入
力電圧をＶ1とした場合に出力電圧を2/3・Ｖ1とする場合
を例に説明する。この場合データＤ1、Ｄ2、Ｄ3を利用
してラッチ回路609の出力がHレベル、610の出力がLレベ
ル、611の出力がLレベルとなる様にプログラムする。す
ると抵抗604、605は短絡状態となり、電流は抵抗602お
よび603にのみ流れる。この場合出力電圧を取り出すノ
ードにおける電圧Ｖ1’は次式で与えられ、出力端子620
には2/3・Ｖ1の電圧が出力される。

【００５６】 Ｖ1’=｛（R/2）／（R+R/2）｝・Ｖ1=2/3・Ｖ1 どの程度電圧を降下させるかということは必要に応じて
データＤ1、Ｄ2、Ｄ3に与えるデータを変え、ラッチ回
路609、610、611にプログラムする内容を変えてやるこ
とで適宜変更可能である。

【００５７】図5における電圧調整回路の全体について
電圧を正電圧＝15Ｖ、負電圧=-10Ｖと調整する場合を例
として説明する。この場合第2の実施形態と同様の正電
圧調整回路504はその出力が15Ｖとなるように設定さ
れ、電圧降下回路503には正電圧調整回路504の出力電圧
が入力される。電圧降下回路503は上記と同様、入力電
圧を2/3とするように設定される。

【００５８】この回路の動作により正電圧出力端子521
には正電圧調整回路504の出力電圧である15Ｖが出力さ
れる。15Ｖが入力される正電圧電圧降下回路503の出力
電圧は10Ｖとなる。この場合PMOSトランジスタ502のブ
レークダウン電圧は20Ｖなので上記第3の実施の形態に
おける負電圧調整と同様の動作により負電圧出力端子52
0には-10Ｖが出力される。このように第4の実施例によ
れば電圧降下回路503を設けることにより本発明第3の実
施の形態における効果に加え、正、負共に所定の電圧に
調整することが可能となる。

【００５９】

【発明の効果】以上説明したように本発明による電圧調
整回路によれば微調整用の電圧降下手段に並列に設けら
れたスイッチ手段の導通状態をラッチ回路に保持された
情報により制御することにより、電圧調整回路の微調整
が何度でも可能となる。

【図面の簡単な説明】

【図１】本発明第1の実施の形態の電圧調整回路を示す
回路図

【図２】E²PROMを用いたラッチ回路を示す回路図

【図３】本発明第2の実施の形態の電圧調整回路を示す
回路図

【図４】本発明第3の実施の形態の電圧調整回路を示す
回路図

【図５】本発明第4の実施の形態の電圧調整回路を示す
回路図

【図６】電圧降下回路を示す回路図

【図７】従来の電圧調整回路を示す回路図

【図８】従来の電圧調整回路を示す回路図

【図９】本発明第1の実施の形態の電圧調整回路を示す
回路図

【図１０】本発明第1の実施の形態の電圧調整回路を示
す回路図

【図１１】本発明第1の実施の形態の電圧調整回路を示
す回路図

【符号の説明】

101…電圧入力端子 102…定電圧ダイオード 104…ダイオード 108、109…PMOSトランジスタ 103…抵抗 110、111…E²PROMを用いたラッチ回路 120…電圧出力端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電圧出力端子と基準端子の間に直列に接
   続されたダイオードおよび電圧降下手段と、 前記電圧降下手段に並列に接続されたスイッチ手段と、 前記スイッチ手段の導通状態を制御するラッチ手段とを
   有することを特徴とする電圧調整回路。
2. 【請求項２】 前記ラッチ手段はROMによりデータを保
   持していることを特徴とする請求項1記載の電圧調整回
   路。
3. 【請求項３】 電圧出力端子と基準端子の間に直列に接
   続された第1のダイオードおよび電圧降下手段と、 前記電圧降下手段に並列に接続されたスイッチ手段と、 前記スイッチ手段の導通状態を制御するラッチ手段と、 前記電圧出力端子と前記基準端子との間に前記第1のダ
   イオードおよび前記電圧降下手段に対して直列に接続さ
   れ、前記第1のダイオードとは逆極性に接続されている
   第2のダイオードとを有することを特徴とする電圧調整
   回路。
4. 【請求項４】 第1のノードと基準端子との間に直列に
   接続された第1のダイオードおよび電圧降下手段と、前
   記電圧降下手段に並列に接続されたスイッチ手段と、前
   記スイッチ手段の導通状態を制御するラッチ手段とを有
   する前記第1のノードに第1の電圧値を出力する第1の電
   圧調整手段と、 前記第1のノードに接続され、前記第1の電圧値を予め設
   定された第2の電圧値にして第2のノードに出力する電圧
   降下回路と、 前記第2のノードと電圧出力端子との間に接続され、前
   記第1のダイオードとは逆極性に接続されている第2のダ
   イオードとを有することを特徴とする電圧調整回路。