CN110648711A - 字线电压的施加方法、装置、电子设备和存储介质 - Google Patents

字线电压的施加方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN110648711A
CN110648711A CN201810669042.2A CN201810669042A CN110648711A CN 110648711 A CN110648711 A CN 110648711A CN 201810669042 A CN201810669042 A CN 201810669042A CN 110648711 A CN110648711 A CN 110648711A
Authority
CN
China
Prior art keywords
word line
voltage
processed
applying
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810669042.2A
Other languages
English (en)
Other versions
CN110648711B (zh
Inventor
贺元魁
潘荣华
李亚强
马思博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Geyi Anchuang Integrated Circuit Co ltd
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
Xi'an Geyi Anchuang Integrated Circuit Co Ltd
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Geyi Anchuang Integrated Circuit Co Ltd, GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical Xi'an Geyi Anchuang Integrated Circuit Co Ltd
Priority to CN201810669042.2A priority Critical patent/CN110648711B/zh
Publication of CN110648711A publication Critical patent/CN110648711A/zh
Application granted granted Critical
Publication of CN110648711B publication Critical patent/CN110648711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits

Abstract

本发明实施例公开了一种字线电压的施加方法、装置、电子设备和存储介质。所述方法包括:接收数据操作指令;如果数据操作指令对应的操作类型为读取数据或写入数据,则获取与操作类型相匹配的待处理字线所对应的第一目标电压及第一增幅电压,其中待处理字线为选中字线或非选中字线;对待处理字线的栅极施加设定时间的第一初始电压,其中第一初始电压等于第一目标电压与第一增幅电压之和;在设定时间之后,对待处理字线的栅极施加第一目标电压。本发明实施例的技术方案解决了现有技术中存储器进行数据读取和数据写入操作时,字线栅极电压建立时间较长的技术缺陷,缩短了字线栅极电压的建立时间,提高了数据存取速度。

Description

字线电压的施加方法、装置、电子设备和存储介质
技术领域
本发明实施例涉及存储器数据处理技术,尤其涉及一种字线电压的施加方法、装置、电子设备和存储介质。
背景技术
Nand-flash存储器是flash存储器的一种,其具有容量较大,改写速度快等优点,适用于大量数据的存储,因而在业界得到了越来越广泛的应用,如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
Nand flash存储器在进行数据读取和数据写入操作时,都需要对选中字线以及非选中字线的控制栅极施加电压,以完成对数据的读取或写入。在对控制栅极施加电压之后,需要一定的时间才能完成浮栅对电子的存储,对控制栅极所施加的电压越大,浮栅完成电子存储所需的时间就越长。
因此,不管是对Nand flash存储器进行数据读取还是数据写入操作,都需要花费较长的时间完成字线栅极电压的建立,增加了数据读取以及写入所需的时间。
发明内容
有鉴于此,本发明实施例提供了一种字线电压的施加方法、装置、电子设备和存储介质,优化了现有的对存储器进行数据读取或数据写入的方法。
在第一方面,本发明实施例提供了一种字线电压的施加方法,包括:
接收数据操作指令;
如果所述数据操作指令对应的操作类型为读取数据或写入数据,则获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,其中,所述待处理字线为选中字线或非选中字线;
对所述待处理字线的栅极施加设定时间的第一初始电压,其中,所述第一初始电压等于所述第一目标电压与所述第一增幅电压之和;
在所述设定时间之后,对所述待处理字线的栅极施加所述第一目标电压。
在上述方法中,可选的是,所述数据操作指令为读取数据指令时,所述待处理字线为非选中字线。
在上述方法中,可选的是,所述数据操作指令为写入数据指令时,所述待处理字线为选中字线,或选中字线以及非选中字线。
在上述方法中,可选的是,所述获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,具体包括:
获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,同时获取与所述待处理字线的操作类型相反的字线所对应的第二目标电压,其中,与所述待处理字线的操作类型相反的字线为非选中字线或选中字线;
所述对所述待处理字线的栅极施加设定时间的第一初始电压,具体包括:
对所述待处理字线的栅极施加设定时间的第一初始电压,同时对与所述待处理字线的操作类型相反的字线的栅极施加所述第二目标电压。
在上述方法中,可选的是,所述第一目标电压与所述第一增幅电压相匹配,所述设定时间与所述第一增幅电压相匹配。
在上述方法中,可选的是,所述获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,具体包括:
获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,同时获取与所述待处理字线的操作类型相反的字线所对应的第二目标电压和第二增幅电压,其中,与所述待处理字线的操作类型相反的字线为非选中字线或选中字线;
所述对所述待处理字线的栅极施加设定时间的第一初始电压,具体包括;
对所述待处理字线施的栅极加设定时间的第一初始电压,同时对与所述待处理字线的操作类型相反的字线的栅极施加所述设定时间的第二初始电压,其中,所述第二初始电压等于所述第二目标电压与所述第二增幅电压之和;
所述在所述设定时间之后,对所述待处理字线的栅极施加所述第一目标电压,具体包括:
在所述设定时间之后,对所述待处理字线的栅极施加所述第一目标电压,同时对与所述待处理字线的操作类型相反的字线的栅极施加所述第二目标电压。
在上述方法中,可选的是,所述第二目标电压与所述第二增幅电压相匹配。
在第二方面,本发明实施例提供了一种字线电压的施加装置,包括:
数据指令接收模块,用于接收数据操作指令;
电压获取模块,用于如果所述数据操作指令对应的操作类型为读取数据或写入数据,则获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,其中,所述待处理字线为选中字线或非选中字线;
第一初始电压施加模块,用于对所述待处理字线的栅极施加设定时间的第一初始电压,其中,所述第一初始电压等于所述第一目标电压与所述第一增幅电压之和;
第一目标电压施加模块,用于在所述设定时间之后,对所述待处理字线的栅极施加所述第一目标电压。
在第三方面,本发明实施例提供了一种电子设备,所述电子设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现本发明任一实施例所述的字线电压的施加方法。
在第四方面,本发明实施例提供了一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行本发明任一实施例所述的字线电压的施加方法。
本发明实施例提供了一种字线电压的施加方法、装置、电子设备和存储介质,通过在数据读取或数据写入时,对待处理字线的栅极首先施加一个大于目标电压的电压值,然后在设定时间之后,再对待处理字线的栅极施加目标电压,解决了现有技术中存储器进行数据读取和数据写入操作时,字线栅极电压建立时间较长的技术缺陷,缩短了字线栅极电压的建立时间,提高了数据存取速度。
附图说明
图1是本发明实施例一提供的一种字线电压的施加方法的流程图;
图2是本发明实施例二提供的一种字线电压的施加方法的流程图;
图3是本发明实施例三提供的一种字线电压的施加方法的流程图;
图4是本发明实施例四提供的一种字线电压的施加装置的结构图;
图5是本发明实施例五提供的一种电子设备的结构图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明具体实施例作进一步的详细描述。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1为本发明实施例一提供的一种字线电压的施加方法的流程图,本实施例的方法可以由字线电压的施加装置来执行,该装置可通过硬件和/或软件的方式实现,并一般可集成于存储器中,例如Nand flash非易失存储器。本实施例的方法具体包括:
S110、接收数据操作指令。
在本实施例中,数据操作指令具体可以是写入数据、读取数据以及擦除数据等。可以理解的是,由于数据操作指令是针对存储器中所存储的数据进行操作的指令,因此,数据操作指令中一般都会包括有待操作数据的存储地址,以使存储器可以依据地址对所存储的数据进行正确操作。
S120、如果数据操作指令对应的操作类型为读取数据或写入数据,则获取与操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,其中,待处理字线为选中字线或非选中字线。
一般来说,存储器在对所存储的数据进行操作时,都需要对相关的多个字线的栅极同时施加电压。例如,Nand flash存储器在进行读取数据操作时,会对选中字线的栅极施加0.5V的电压,对非选中字线的栅极施加8V的电压;在进行写入数据操作时,会对选中字线的栅极施加20V的电压,对非选中字线的栅极施加9V的电压。由于存储器中字线的栅极电压的建立是通过电子移动至浮栅实现的,所以字线的栅极电压加载至最终所需电压是需要一段时间的,如此就会增加存储器进行数据读取和数据写入所需的总时间。
由于“字线的栅极电压加载至最终所需电压是需要一段时间的”是由存储器的硬件结构决定的,这个电压建立的时间是无法消除的,但是可以通过改变在字线的栅极所施加电压的数值来减小电压建立的时间,从而缩短存储器进行数据读取和数据写入所需的总时间。因此,在本实施例中,通过步骤120至步骤140对字线的栅极所施加电压的大小进行了调整,以缩短字线的栅极电压建立所需的时间。
可以理解的是,存储器在进行读取数据操作或写入数据操作时,会在字线的栅极施加一个大于0V的电压。但是存储器在进行擦除数据的操作时,仅在字线的栅极施加一个0V的电压,此时,字线的栅极电压不存在电压的建立过程,也就不会对擦除数据所需的总时间产生影响。所以,在本实施例中,只有当数据操作指令对应的操作类型为读取数据或写入数据时,才执行步骤120至步骤140。
在本实施例中,与操作类型相匹配的待处理字线具体可以是在当前操作类型下,选中字线和非选中字线中所需施加的电压较大的字线,还可以是选中字线以及非选中字线。示例性的,当操作类型为读取数据时,对于Nand flash存储器来说,待处理字线可以设置为非选中字线,由于此时非选中的栅极所被施加的电压(8V)大于选中字线的栅极所被施加的电压(0.5V)。可以理解的是,所被施加的电压越高,字线的栅极所需的电压建立时间越长,因此,当选取被施加的电压较大的字线作为待处理字线时,可以有效地缩短存储器进行数据读取和数据写入所需的总时间。
在本实施例中,第一目标电压具体是指待处理字线最终应达到的电压值。第一增幅电压具体是指在第一目标电压的基础上,增加施加在待处理字线的栅极上的电压。可以理解的是,施加在字线的栅极上的电压越高所形成的可吸引电子注入浮栅的电场就越强,那么单位时间注入浮栅的电子就越多。所以,在字线的栅极上施加的电压越大,浮栅达到第一目标电压的时间就越短。
进一步地,第一增幅电压即可以大于第一目标电压,也可以小于第一目标电压,本实施例对此不进行限制,但是,应保证第一增幅电压与第一目标电压的和小于字线中的浮栅场效应管的击穿电压。当然,一般来说,第一增幅电压和第一目标电压的和不会设置在30V以上。
S130、对待处理字线的栅极施加设定时间的第一初始电压,其中,第一初始电压等于第一目标电压与第一增幅电压之和。
在本实施例中,为了缩短存储器进行数据读取和数据写入所需的总时间,对待处理字线的栅极不再像现有技术中一样直接施加第一目标电压。而是先对待处理字线的栅极施加一个高于第一目标电压的电压,即第一初始电压,该第一初始电压等于第一目标电压与第一增幅电压之和,如此,可以缩短待处理字线的栅极电压的建立时间。
在本实施例中,设定时间具体是指第一初始电压的施加于待处理字线的栅极的总时间。设定时间既可以是固定不变的,也就是无论是写入数据还是读取数据,无论第一增幅电压的电压值为多少,设定时间都是一个固定的时间长度;还可以是设定时间依据第一增幅电压的电压值以及第一目标电压的电压值确定,具体来说,第一增幅电压的电压值越大设定时间可以设置的越小,第一目标的电压值越大设定时间可以设置的越大。
进一步地,对待处理字线的栅极施加设定时间的第一初始电压之后,待处理字线的栅极电压既可以小于第一目标电压,也可以大于第一目标电压,只要待处理字线的栅极电压在最后达到第一目标电压时,电压建立的总时间比直接对待处理字线的栅极施加第一目标电压所需的电压建立时间少就可以。
S140、在设定时间之后,对待处理字线的栅极施加第一目标电压。
在本实施例中,当在待处理字线的栅极施加设定时间的第一初始电压之后,再继续在待处理字线的栅极施加最后所需达到的第一目标电压。如果执行完步骤130之后待处理字线的栅极的电压小于第一目标电压,那么在执行步骤140之后,待处理字线的栅极会继续充电至第一目标电压;如果执行完步骤130之后待处理字线的栅极的电压大于第一目标电压,那么在执行步骤140之后,待处理字线的栅极会放电至第一目标电压。
本发明实施例提供了一种字线电压的施加方法,通过在数据读取或数据写入时,对待处理字线的栅极首先施加一个大于目标电压的电压值,然后在设定时间之后,再对待处理字线的栅极施加目标电压,解决了现有技术中存储器进行数据读取和数据写入操作时,字线栅极电压建立时间较长的技术缺陷,缩短了字线栅极电压的建立时间,提高了数据存取速度。
实施例二
图2是本发明实施例二提供的一种字线电压的施加方法的流程图。本实施例以上述实施例为基础进行优化,在本实施例中,给出了一种数据操作指令具体化为读取数据指令,具体化了电压获取过程以及电压施加过程的具体实施方式。
S210、接收读取数据指令。
在本实施例中,数据操作指令具体为读取数据指令。由于一般来说,存储器(例如Nand flash存储器)在进行读取数据操作时,施加在非选中字线的栅极上的电压大于施加在选中字线的栅极上的电压,因此,当在选中字线和非选中字线中仅选取一者作为待处理字线时,在本实施例中,将非选中字线设置为待处理字线。
S220、获取非选中字线所对应的第一目标电压以及第一增幅电压,同时获取选中字线所对应的第二目标电压,其中,第一目标电压与第一增幅电压相匹配,设定时间与第一增幅电压相匹配。
在本实施例中,由于选中字线不是待处理字线,因此,对选中字线的栅极施加电压的方式为直接施加选中字线对应的最终所需达到的目标电压,即第二目标电压。所以,本步骤中仅需获取选中字线对应的第二目标电压。
在本实施例中,第一目标电压与第一增幅电压相匹配具体可以是第一目标电压与第一增幅电压之和应小于一个设定电压值,还可以是第一增幅电压应与第一目标电压的比值应等于一个设定比值等,本实施例对此不进行限制。
在本实施例中,设定时间与第一增幅电压相匹配具体可以是第一增幅电压的数值越高,设定时间可以越短,或是第一增幅电压的数值越低,设定时间可以越长等。当然,为了尽量缩短存储器进行数据读取和数据写入所需的总时间,设定时间可以设置的稍长一些,但是也不应过长。如果设定时间的长度大于第一初始电压的建立时间,就会使得在设定时间的后期非选中字线的对应的浮栅场效应管的浮栅中的电子数量不再发生变化,由此就会产生一定的时间浪费。
S230、对非选中字线的栅极施加设定时间的第一初始电压,同时对选中字线的栅极施加第二目标电压。
S240、在设定时间之后,对非选中字线的栅极施加第一目标电压。
本发明实施例提供了一种字线电压的施加方法,具体化数据操作指令为读取数据指令,相应地将待处理字线具体化为非选中字线,具体化了电压获取过程以及电压施加过程,使得第一增幅电压以及设定时间的设置更加合理,进一步提高了存储器的数据读取速度,缩短了存储器读取数据所需的时间。
实施例三
图3是本发明实施例三提供的一种字线电压的施加方法的流程图。本实施例以上述实施例为基础进行优化,在本实施例中,给出了一种数据操作指令具体化为写入数据指令,具体化了电压获取过程以及电压施加过程的的具体实施方式。
S310、接收写入数据指令。
在本实施例中,数据操作指令具体为读取数据指令。由于一般来说,存储器(例如Nand flash存储器)在进行写入数据操作时,施加在非选中字线的栅极上的电压以及施加在选中字线的栅极上的电压都较大,因此,在本实施例中,将非选中字线和选中字线同时设置为待处理字线。
S320、获取选中字线所对应的第一目标电压以及第一增幅电压,同时获取非选中字线所对应的第二目标电压和第二增幅电压,其中,第二目标电压与第二增幅电压相匹配。
在本实施例中,选中字线和非选中字线均为待处理字线,因此,需要同时获取选中字线所对应的第一目标电压和第一增幅电压,以及非选中字线所对应的第二目标电压和第二增幅电压。
在本实施例中,第二目标电压具体是指非选中字线最终应达到的电压值。第二增幅电压具体是指在第二目标电压的基础上,增加施加在非选中字线的栅极上的电压。
进一步地,第二增幅电压即可以大于第二目标电压,也可以小于第二目标电压,本实施例对此不进行限制,但是,应保证第二增幅电压与第二目标电压的和小于字线中的浮栅场效应管的击穿电压。当然,一般来说,第二增幅电压和第二目标电压的和不会设置在30V以上。
进一步地,在本实施例中,第二目标电压与第二增幅电压相匹配具体可以是第二目标电压与第二增幅电压之和应小于一个设定电压值,还可以是第二增幅电压应与第二目标电压的比值应等于一个设定比值等,本实施例对此不进行限制。
S330、对选中字线施的栅极加设定时间的第一初始电压,同时对非选中字线的栅极施加设定时间的第二初始电压,其中,第二初始电压等于第二目标电压与第二增幅电压之和。
S340、在设定时间之后,对选中字线的栅极施加第一目标电压,同时对非选中字线的栅极施加第二目标电压。
本发明实施例提供了一种字线电压的施加方法,具体化数据操作指令为写入数据指令,相应地将待处理字线具体化为非选中字线和选中字线,具体化了电压获取过程以及电压施加过程,进一步提高了存储器的数据写入速度,缩短了存储器写入数据所需的时间。
实施例四
图4是本发明实施例四提供的一种字线电压的施加装置的结构图。如图4所示,所述装置包括:数据指令接收模块401、电压获取模块402、第一初始电压施加模块403以及第一目标电压施加模块404,其中:
数据指令接收模块401,用于接收数据操作指令;
电压获取模块402,用于如果数据操作指令对应的操作类型为读取数据或写入数据,则获取与操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,其中,待处理字线为选中字线或非选中字线;
第一初始电压施加模块403,用于对待处理字线的栅极施加设定时间的第一初始电压,其中,第一初始电压等于第一目标电压与第一增幅电压之和;
第一目标电压施加模块404,用于在设定时间之后,对待处理字线的栅极施加第一目标电压。
本发明实施例提供了一种字线电压的施加装置,该装置首先通过数据指令接收模块401接收数据操作指令,然后通过电压获取模块402如果数据操作指令对应的操作类型为读取数据或写入数据,则获取与操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,再通过第一初始电压施加模块403对待处理字线的栅极施加设定时间的第一初始电压,最后通过第一目标电压施加模块404在设定时间之后,对待处理字线的栅极施加第一目标电压。
该装置解决了现有技术中存储器进行数据读取和数据写入操作时,字线栅极电压建立时间较长的技术缺陷,缩短了字线栅极电压的建立时间,提高了数据存取速度。
在上述各实施例的基础上,数据操作指令为读取数据指令时,待处理字线可以为非选中字线。
在上述各实施例的基础上,数据操作指令为写入数据指令时,待处理字线可以为选中字线,或选中字线以及非选中字线。
在上述各实施例的基础上,电压获取模块402具体可以用于:
获取与操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,同时获取与待处理字线的操作类型相反的字线所对应的第二目标电压,其中,与待处理字线的操作类型相反的字线为非选中字线或选中字线;
相应地,第一初始电压施加模块403具体可以用于:
对待处理字线的栅极施加设定时间的第一初始电压,同时对与待处理字线的操作类型相反的字线的栅极施加第二目标电压。
在上述各实施例的基础上,第一目标电压可以与第一增幅电压相匹配,设定时间可以与第一增幅电压相匹配。
在上述各实施例的基础上,电压获取模块402具体还可以用于:
获取与操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,同时获取与待处理字线的操作类型相反的字线所对应的第二目标电压和第二增幅电压,其中,与待处理字线的操作类型相反的字线为非选中字线或选中字线;
相应地,第一初始电压施加模块403具体还可以用于;
对待处理字线施的栅极加设定时间的第一初始电压,同时对与待处理字线的操作类型相反的字线的栅极施加设定时间的第二初始电压,其中,第二初始电压等于第二目标电压与第二增幅电压之和;
相应地,第一目标电压施加模块404具体可以用于:
在设定时间之后,对待处理字线的栅极施加第一目标电压,同时对与待处理字线的操作类型相反的字线的栅极施加第二目标电压。
在上述各实施例的基础上,第二目标电压可以与第二增幅电压相匹配。
本发明实施例所提供的字线电压的施加装置可用于执行本发明任意实施例提供的字线电压的施加方法,具备相应的功能模块,实现相同的有益效果。
实施例五
图5为本发明实施例五提供的一种电子设备的结构示意图,如图5所示,该电子设备包括处理器50、存储器51、输入装置52和输出装置53;电子设备中处理器50的数量可以是一个或多个,图5中以一个处理器50为例;电子设备中的处理器50、存储器51、输入装置52和输出装置53可以通过总线或其他方式连接,图5中以通过总线连接为例。
存储器51作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序以及模块,如本发明实施例中的字线电压的施加方法对应的程序模块(例如,字线电压的施加装置中的数据指令接收模块401、电压获取模块402、第一初始电压施加模块403以及第一目标电压施加模块404)。处理器50通过运行存储在存储器51中的软件程序、指令以及模块,从而执行电子设备的各种功能应用以及数据处理,即实现上述的字线电压的施加方法。
存储器51可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端的使用所创建的数据等。此外,存储器51可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中,存储器51可进一步包括相对于处理器50远程设置的存储器,这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置52可用于接收输入的数字或字符信息,以及产生与电子设备的用户设置以及功能控制有关的键信号输入。输出装置53可包括显示屏等显示设备。
实施例六
本发明实施例六还提供一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行一种字线电压的施加方法,该方法包括:
接收数据操作指令;
如果数据操作指令对应的操作类型为读取数据或写入数据,则获取与操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,其中,待处理字线为选中字线或非选中字线;
对待处理字线的栅极施加设定时间的第一初始电压,其中,第一初始电压等于第一目标电压与第一增幅电压之和;
在设定时间之后,对待处理字线的栅极施加第一目标电压。
当然,本发明实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的字线电压的施加方法中的相关操作。
通过以上关于实施方式的描述,所属领域的技术人员可以清楚地了解到,本发明可借助软件及必需的通用硬件来实现,当然也可以通过硬件实现,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如计算机的软盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、闪存(FLASH)、硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
值得注意的是,上述字线电压的施加装置的实施例中,所包括的各个单元和模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能单元的具体名称也只是为了便于相互区分,并不用于限制本发明的保护范围。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种字线电压的施加方法,其特征在于,包括:
接收数据操作指令;
如果所述数据操作指令对应的操作类型为读取数据或写入数据,则获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,其中,所述待处理字线为选中字线或非选中字线;
对所述待处理字线的栅极施加设定时间的第一初始电压,其中,所述第一初始电压等于所述第一目标电压与所述第一增幅电压之和;
在所述设定时间之后,对所述待处理字线的栅极施加所述第一目标电压。
2.根据权利要求1所述的方法,其特征在于,所述数据操作指令为读取数据指令时,所述待处理字线为非选中字线。
3.根据权利要求1所述的方法,其特征在于,所述数据操作指令为写入数据指令时,所述待处理字线为选中字线,或选中字线以及非选中字线。
4.根据权利要求1-3中任一项所述的方法,其特征在于,所述获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,具体包括:
获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,同时获取与所述待处理字线的操作类型相反的字线所对应的第二目标电压,其中,与所述待处理字线的操作类型相反的字线为非选中字线或选中字线;
所述对所述待处理字线的栅极施加设定时间的第一初始电压,具体包括:
对所述待处理字线的栅极施加设定时间的第一初始电压,同时对与所述待处理字线的操作类型相反的字线的栅极施加所述第二目标电压。
5.根据权利要求1-3中任一项所述的方法,其特征在于,所述第一目标电压与所述第一增幅电压相匹配,所述设定时间与所述第一增幅电压相匹配。
6.根据权利要求1-3中任一项所述的方法,其特征在于,所述获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,具体包括:
获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,同时获取与所述待处理字线的操作类型相反的字线所对应的第二目标电压和第二增幅电压,其中,与所述待处理字线的操作类型相反的字线为非选中字线或选中字线;
所述对所述待处理字线的栅极施加设定时间的第一初始电压,具体包括;
对所述待处理字线施的栅极加设定时间的第一初始电压,同时对与所述待处理字线的操作类型相反的字线的栅极施加所述设定时间的第二初始电压,其中,所述第二初始电压等于所述第二目标电压与所述第二增幅电压之和;
所述在所述设定时间之后,对所述待处理字线的栅极施加所述第一目标电压,具体包括:
在所述设定时间之后,对所述待处理字线的栅极施加所述第一目标电压,同时对与所述待处理字线的操作类型相反的字线的栅极施加所述第二目标电压。
7.根据权利要6所述的方法,其特征在于,所述第二目标电压与所述第二增幅电压相匹配。
8.一种字线电压的施加装置,其特征在于,包括:
数据指令接收模块,用于接收数据操作指令;
电压获取模块,用于如果所述数据操作指令对应的操作类型为读取数据或写入数据,则获取与所述操作类型相匹配的待处理字线所对应的第一目标电压以及第一增幅电压,其中,所述待处理字线为选中字线或非选中字线;
第一初始电压施加模块,用于对所述待处理字线的栅极施加设定时间的第一初始电压,其中,所述第一初始电压等于所述第一目标电压与所述第一增幅电压之和;
第一目标电压施加模块,用于在所述设定时间之后,对所述待处理字线的栅极施加所述第一目标电压。
9.一种电子设备,其特征在于,所述电子设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-7中任一项所述的字线电压的施加方法。
10.一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求1-7中任一项所述的字线电压的施加方法。
CN201810669042.2A 2018-06-26 2018-06-26 字线电压的施加方法、装置、电子设备和存储介质 Active CN110648711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810669042.2A CN110648711B (zh) 2018-06-26 2018-06-26 字线电压的施加方法、装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810669042.2A CN110648711B (zh) 2018-06-26 2018-06-26 字线电压的施加方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN110648711A true CN110648711A (zh) 2020-01-03
CN110648711B CN110648711B (zh) 2021-08-03

Family

ID=69008586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810669042.2A Active CN110648711B (zh) 2018-06-26 2018-06-26 字线电压的施加方法、装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN110648711B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404610A (zh) * 2000-02-28 2003-03-19 先进微装置公司 用于字线升压以最小处理升压字线电压变化的修整方法和系统
US20040145024A1 (en) * 2002-12-31 2004-07-29 En-Hsing Chen NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
CN1910701A (zh) * 2003-12-05 2007-02-07 桑迪士克3D公司 包含对各个存储单元的多写入脉冲编程的nand存储阵列及其操作方法
CN102667948A (zh) * 2009-11-11 2012-09-12 桑迪士克科技股份有限公司 减小存储器沟道与浮置栅极耦合的数据状态相关沟道升压
CN102810332A (zh) * 2011-06-03 2012-12-05 三星电子株式会社 非易失性存储器和根据被选字线控制虚设字线电压的方法
CN102906820A (zh) * 2010-05-24 2013-01-30 桑迪士克科技股份有限公司 用同步耦合编程非易失性存储器
CN105097033A (zh) * 2014-05-09 2015-11-25 力晶科技股份有限公司 非易失性半导体存储装置与写入方法
CN105830165A (zh) * 2013-12-17 2016-08-03 桑迪士克科技有限责任公司 基于非易失性存储器的性能来优化通过电压和初始编程电压
CN106856102A (zh) * 2015-12-08 2017-06-16 北京兆易创新科技股份有限公司 一种Nand Flash的编程方法
CN107945831A (zh) * 2016-10-12 2018-04-20 北京京存技术有限公司 减小nand闪存编程建立时间的电路和nand闪存

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404610A (zh) * 2000-02-28 2003-03-19 先进微装置公司 用于字线升压以最小处理升压字线电压变化的修整方法和系统
US20040145024A1 (en) * 2002-12-31 2004-07-29 En-Hsing Chen NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
CN1910701A (zh) * 2003-12-05 2007-02-07 桑迪士克3D公司 包含对各个存储单元的多写入脉冲编程的nand存储阵列及其操作方法
CN102667948A (zh) * 2009-11-11 2012-09-12 桑迪士克科技股份有限公司 减小存储器沟道与浮置栅极耦合的数据状态相关沟道升压
CN102906820A (zh) * 2010-05-24 2013-01-30 桑迪士克科技股份有限公司 用同步耦合编程非易失性存储器
CN102810332A (zh) * 2011-06-03 2012-12-05 三星电子株式会社 非易失性存储器和根据被选字线控制虚设字线电压的方法
CN105830165A (zh) * 2013-12-17 2016-08-03 桑迪士克科技有限责任公司 基于非易失性存储器的性能来优化通过电压和初始编程电压
CN105097033A (zh) * 2014-05-09 2015-11-25 力晶科技股份有限公司 非易失性半导体存储装置与写入方法
CN106856102A (zh) * 2015-12-08 2017-06-16 北京兆易创新科技股份有限公司 一种Nand Flash的编程方法
CN107945831A (zh) * 2016-10-12 2018-04-20 北京京存技术有限公司 减小nand闪存编程建立时间的电路和nand闪存

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAE WOONG KWON: "Channel-Stacked NAND Flash Memory With Tied Bit-Line and Ground Select Transistor", 《IEEE ELECTRON DEVICE LETTERS 》 *

Also Published As

Publication number Publication date
CN110648711B (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
US10755755B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
US20080117686A1 (en) Method and system for selectively limiting peak power consumption during programming or erase of non-volatile memory devices
CN101176163A (zh) 编程存储器装置
CN103247340A (zh) 半导体存储装置、编程方法和数据处理系统
CN104240749A (zh) 半导体器件及其操作方法
CN102737720A (zh) 抑制快闪存储器响应外部命令时漏电的方法与装置
US10854301B2 (en) Apparatuses and methods for reducing read disturb
CN103310839A (zh) 缩短擦除操作的方法与装置
US11222705B2 (en) Memory device and operating method of the memory device
US20030133327A1 (en) Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof
CN106558341A (zh) 半导体存储器件
CN102270491A (zh) 带源线电压补偿的闪存写入电路
CN110648711B (zh) 字线电压的施加方法、装置、电子设备和存储介质
US9564231B2 (en) Non-volatile memory device and corresponding operating method with stress reduction
US9159430B2 (en) Method for block-erasing a page-erasable EEPROM-type memory
KR20210080987A (ko) 메모리 장치 및 메모리 장치의 동작방법
US10658042B2 (en) Semiconductor memory device and method of erasing data of partial page and overwriting partial page with predetermined data
CN107799146B (zh) 存储器阵列及其读、编程、擦除操作方法
CN102237136A (zh) 使用在一存储装置的存储子单元抹除方法
CN110648714B (zh) 数据的读取方法、装置、电子设备和存储介质
CN110364211B (zh) 一种减小非易失性存储器擦除干扰时间的方法、装置及设备
CN110648710A (zh) 字线电压的施加方法、装置、电子设备和存储介质
CN110910940B (zh) 存储器的编程方法、装置、存储设备和存储介质
CN110648712A (zh) 字线电压的施加方法、装置、电子设备和存储介质
CN110556145A (zh) 一种存储单元的编程方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Patentee after: XI'AN GEYI ANCHUANG INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Patentee before: XI'AN GEYI ANCHUANG INTEGRATED CIRCUIT Co.,Ltd.