TW453033B - Circuit to generate an output-signal from two input-signals - Google Patents

Circuit to generate an output-signal from two input-signals Download PDF

Info

Publication number
TW453033B
TW453033B TW088116625A TW88116625A TW453033B TW 453033 B TW453033 B TW 453033B TW 088116625 A TW088116625 A TW 088116625A TW 88116625 A TW88116625 A TW 88116625A TW 453033 B TW453033 B TW 453033B
Authority
TW
Taiwan
Prior art keywords
circuit
output signal
signal
state
input
Prior art date
Application number
TW088116625A
Other languages
English (en)
Inventor
Bret Johnson
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW453033B publication Critical patent/TW453033B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106Data output latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069I/O lines read out arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Description

A7 453 033 _B7_ 五、發明說明(/ ) 本發明是有關一種由二涸輸人信號產生輸出信號所用 之電路.此電路可確保作為輸出驅動器控制用之一部份 ,K便在某一時間點發出資料,由該時間點起這些資料 可視為有效。 各種不同形式之輸出_動器具有一種中央功能Μ作為 稹鵂半導體電路之組件。由於積體半導體電路中較高之 時脈-和育料速率,則對切換速率和可靠之電壓電源亦 有較高之需求。此種在輸出驅動器中及電壓電源中與較 高之時脈速率有關而產生之較高之電流脈衝(其在可振 播之舁統中#造成電位之振盪規像 >有一部份會在半導 體記憶體之其它電路組件中造成一些錯誤功能。可振盪 之系統例如會由於導線之電感,連結導線或一些與電容 枏連接之導線架之電感而形成於晶Η上。 當此種信號(其可釋放(即,斷開(disconnect)) —種輸 出_動器和一種施加至此輸出驅動器之資料具有不同之 傳送時間時.特刖是會產生一些問題。此種問題主要是會 出琨在時哌驅動之高速記憶組件中,其中記憶體之存取 是與時脈(其可釋故(卽,斷開)此輸出驅動器)非同步地 (a s y n c h r 〇 η 〇 u s丨被觸發。若此輸出驅動器太早被釋放( r e 1 e a s e ),則會產生下述之危險性:卽將輸出之資料仍然 是無效的且其狀態在此驅動器處於釋放狀態時會改變。 在此榑情況下此輸出驅動器之相對應的開關電晶體會有 二次切換至直接之结果中,這在簡易切換過程中之高時 哌(c丨ock)速率時會造成更高之電流斜度。於是輸出驅動 -3- t紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂·--------線— 經濟部智慧財產局員工消費合作社印製 A7 B7 453 03 3 五、發明說明(> ) {請先閱讀背面之注意事項再填寫本頁) 器在第二次切換過程中不會由高歐姆狀態中被切換,而 是至少有一個開關電晶體會導通。在狀態改變時此開關 雷晶體須盡可能快速地設定成未導通之狀態,這樣會另 外浩成一些電流哌衝,其可使上述之效應擴大。這樣所 齑牛之平擾和不規則性會在輸出驅動器或電源電壓之終 端卜_造成雷位振微現象,此種振盪規象較一般簡易之切 換過稈中所產生者大很多。 經濟部智慧財產局員工消費合作社印製 Η前為止試圖來限制此種電流斜度(其是由輸出驅動 器之切換過程所造成),同樣須使晶片上之電感之大小降 ’ 低。挺此種技術之各種可能性在此並不會受到限制。在 較早之DRAM構造中,特別是具有固定式存取週期之Fast -Page-Hode-DRAM及 Extended-Data-〇ut-DRAM中須產生一 種有效信號,此種有效信號只有在有效資料存在時才會 釋放該輸出驅動器。瑄樣可確保:此輸出驅動器只會發 牛一次切換過程。因此可預設某種程度之記憶體存取時 間,其由觸發資料之存取時開始消失且在延遲此存取時 間之後該輸出驅動器被釋放。但在存取週期之頻率較高 月可變時會有下述危險:此種信號(其在資料存取之後 會使輸出驅動器截止(〇 f f ))及記憶體存取時間在時間上 會發生電#,這樣會使輸出驅動器造成錯誤之功能。在 琨代之DRAMs(特刖是SDRAMs及其它形式之時脈軀動之 DRAMs)中,記憶體存取時間及一種時哌信號(其可釋放 該輸出驅動器且又使其截止(off))在某種範圍中有時間 上之重叠是可能的。資料存取之一種簡易之控制(其可 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) A7 B7 453 〇3 3 五、發明說明(♦) (請先閱讀背面之注意事項再填寫本頁) 確定此存取週期.因此亦可在某時間點中-且持鑛地確 定此輸出驅動器之無載(disconnected)電路),因此不須 再谁行測定,這樣在存取週期時亦不會發生多次切換之 危險性。 本發明之目的是提供一種電路配置,其在進行記憶體 存取時可控制時脈驅動之型式為DRAM之半導體記憶體之 輸出驅動器,Μ便在時脈之頻率改變時仍能可靠地此操 作。 此冃的是依據申請專利範圍第1項之特激由二.個輸入 信號來產牛一個輸出信號所用之電路來達成。於是此輸 出顒動器在暫時儲存一種有效信號時在時脈頻率較小及 中等時可藉由時脈邊緣而斷開(disconnected)且在較高 及根高之時脈頻率時可藉由有效信號之邊緣而斷開。 有利之其它形式敘述在申請專利範圍各項中。於是可 確保此輪出驅動器用之釋放信號有足夠之脈波期間且對 第二釋放信號提供一種類似之流程控制所用之電路以及 提供一些可能之其它電路形式之啻腌例。 本發明Μ下將依據顯示在圖式中之各圖來描述。圖式 簡輩說明: 經濟部智慧財產局員工消費合作社印製 第1 _在進行記憶體存取時Fast-Page-Mode DRAM型 式之積體半導體記憶體之控制信號之時序圃。 第2至6圖在記憶體存取時SDRAM型式之時脈控制之 積體半導體記憶體之控制信號之時序圖。 第7圖SDRAM塑式之時脈控制之積體半導體記憶體之 -5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 ^3 03 3 五、發明說明(4 ) 輪出驅動器以及一種藉肋於第2至6圖之控制信號来進 行之控制方式。 第8.9圈產生第2至6圖之控制信號所用之電路方塊 鬧。 第1〇至14圖達成第8,9阃之電路方塊所用之電路技術。 第1阃是記憶體存取時Fast-Page-Mode DRAM型式之 積體半導體記憶體之控制信號之時序圖。相關記憶胞之 位址是由外部而來(未顯示}。藉由信號CAS而使位址讓 入記憶胞中目.相對應之記憶胞會起反應。為了防止:輸 出驅動器電路之輸入媼上之資料在達到其有效狀態之前 即已進行資料之傳送,則須產生一種有效信號data valid ,其可顯示此種即將輸出之賣料之有效性。若資料是有 效的,則記憶體切換成驅動狀態;若存取過程已結束,則 記憶體會儘早成為非驅動狀態。這樣可防止:所®加之 資料在輸出驅動器釋放期間使狀態改變且因此可能觸發 一種雙.畢之切換過程。此種時間(其藉由信號CAS和已存 在之有效信號而由記憶胞之反應開始時所經過之時間) 稱為所諝記憶體存取時間ta。 在第1圖中顯示的是,例如在施加一種低位準驅動( 即.在狀態”運輯0 ”時是有驅動性的)之信號C A S之後,在 記憶體存取時間t a之後此有效信號d a t a v a 1 i d即切換成 驅動i a c t i v e )狀態,此有效信號又可驅動一種信號o u t -put clock Μ便釋放此輸出驅動器。信號data va丨id和 〇 u t p u t c丨〇 c k因此是高位準驅動的(即,在狀態” S輯1 ” 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
I------訂 ---------I 經濟部智慧財產局員工消f合作社印製 453〇3 7 。' A7 _B7五、發明說明(r ) 經濟部智慧財產局員工消費合作社印製 信tp 此0U 用號 利信 是 , 此束 因结 放而 釋態 之狀 器動 動驅 昼 HF 出至 輸換 〇 轉 ^ 0 ή 尺 性 Η * 動 ί 薛0 ^ . 由 有 S 是CA 時號 0 9 UL TTTv 為 成 即 情 用 應 -1^ 種 此 在 0 態 狀 因 期 週 取 存 複 重 直1 而 距 間 之 U 0K 規 Μ S A c 號 信 眈 下 況 改號 或信 高及 較 率 頻間 之時 期 取 週存 仅 擐 BnQ 存 憶 當記 但 : 0 性 率險 頻危 之述 勻下 均生 種奄 一# 有 S 具 時 比華 Μ a 驅 TTTn 成 換 轉 態 狀 - 驅 由 次 下 虎 信 使 # 重 生 發 食 間 時 C ο 9 1 在 時 態 狀 動 驅 被 會 不 可頻 之之 時限 取有 存種 體 I 憶於 記用 用合 利適 了 只 為此 〇 因 放法 釋方 被之 會述 不上 器 , 動率 11頻 出 之 輪化 呔 0 式 型 之 制 控 脈 時 M 時 取 存 體 憶 記 行 進 在 是 圖 η. 6 中至 園 2 範第 率 0 0 時時 。 此 圖是 序的 時示 之顯 號中 信 圖 制。 控的 之變 體改 憶可 記是 體時 導此 半率 體頻 積之 k 之 C Η ο R C r:L 虎 S % 是 信 U ο 號 信 對 及 Μ 圍 範 率 頻 -f 稩 多 許 之 器 動 驅 出 輸 此 放 釋 便 Μ C I ο 用 C 作 號之 信同 率 頻 之 同 不 棰 各 算 計 號 信 效 有 的號 動 信 驅脈 準時 位由 高藉 是是 k S c A o c cl號 號信 信之 哌圖 時 1 0 第 (請先W讀背面之注意事項再填寫本頁) 不 -f -種 各 之 時 取 存 樓 憶 記 在 了 為 化 波 脈 須 於 類 取 存 之 料 資 轉 態 狀 tag E^ Ιϋ_ urv 由 號動 信驅 效成 有換 之切 動被 驅後 準之 位ta 高間 是時 樣取 同存 0 體 發憶 觸記 被過 而經 態在 狀id 動 π 驅V 成ta 換da 信 哌 時 此 示 表 5 中 2 和 11 圍 範 率 頻 之 圖 2 第 述 C 上 態在 狀 號 信 效 有 此 存 儲 時 暫 須 率 頻 之 等 中 和 小 較 有 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------- - - - - - - - I — 453〇33 A7 B7 五、發明說明(t ) 虎 prJ 信 效 有 之 存 儲 時 暫 之 動 驅 受 1 種 1 在 存 在 號 信 哌 時 第 在 會 時 態 狀 動 齷換 至切 換ck 轉10 β C 狀ut 動 t i u US ο th 虎 ΤΠ'· iSP 由信 次此 下使 k 1 c t ο 占 1 I 間 時 Λ ΜΠ 動第 匿 葛 ΰ十 參 動 驅 準 位 高 / |~1 態 圖 7 第 在 出中 輸1 該 放園 釋範 便率 Μ 頻 丨之 圖 和 器 乂^-^-1 畐 亦時 請此 (示 表 其 虎 WT 信 m 率 頻 之 高 極 和 高 較 有 ο 號 信y hr 虎 信 脈 時 由 是 不 態 狀 動 驅 成 換 切 緣 邊 之 性 動 Isi 是 號 信 效 有 由 藉 時 態 狀 動 鼷至 換 ve切 U態 ac狀 動 驅非 由 而 OC緣 C1邊 號之 信id 暖3! 時V 在ta 是da 最 (請先閱讀背面之注意事項再填寫本頁) 號 信 由 藉 是 11 t 間 時1 第 之 稈 過 換 切 或 定 決 所 緣 邊 之 現 出 才 近 最 上 間 時 在 之 信 脈 11時 va在 號 第 於 接 直 ut號 tp信 I 0 號這 信在 此有 時 只 態上 狀本 肋 等 ΠΒΓ- ^τν 驅 〇 換II!驅W ^ Z siHid 狀成al 動ΜV Be ϋ- a 駆皮at ΰ 1· a t即d 後 k 和 之occk 11 11 ο t c 1 L0 : s t 間 M 時lit· ILL mV 成 態 狀 動 狀 動 時 A 1 5 相 上 間 時 在 式 方 用 作 的 述 上 之 取 存 體 楫 態記 和率 路頻 電ί 器 驅 出 輸 該 保 確 可 才 率 頻 之 高 常 非 在 圃號 範信 於 由〇 害 危 至 受 會 式 方 用 作 之 器 動 驅 出 輸 此 時 信 叠 重 會 不 乎 幾 態 狀 驅 之 經濟部智慧財產局員工消費合作社印製 連OC在 :cl持 示 t 保 表PU而 這ut放 短信® 很丨會 此iff不 預 上 動 會 間 驅 時t Ή 在圖輸 ®i7lit it¥ 下 之件況 ck組情 ]0各棰 e之此 ut® 在 P t 後 , OU於即 號接 , 中 式 圖 。之OC 態画C1 狀 3 號 姆第信 歐在哌 0 時 號 信 由 藉 只 是 不 並 時 在 是 而 態 狀 33 驅 非 成 換 切 而 緣 邊 之 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 53〇3, A7 _B7_ 五、發明說明(7 ) 脈信號c 1 〇 c k直、妾於第一時間點t 1之後由驅動狀態轉換 成非驅動狀態時或有效信號data valid由驅動狀態轉換 成非驅動狀態時此信號〇 u t p u t c 1 〇 c k即由驅動狀態轉換 成非驅動狀態,這是依據時脈信號c 1 ◦ c k及有效信號d a t a v a 1 i d在上述之轉換中何者於最近才發生來決定的。這 樣可確保:驅動性信號output· clock之脈波長度可保持 足夠長,以便使該輸出驅動器之釋放作用被觸發。 亦可在其它變型中確保上述情況,例如第4圖中在頻 率範圍3和4中所示者^該處此倍號output clock在第 一固定期間T1時保持在驅動狀態且随後轉換成非驅動狀 態〇於是第一固定期間T 1至少應保持一段期間,此段期 間是此信號0 u t P u t c 1 〇 c k在狀態轉換時這些組件(其連 接於此信號〇 u t p u t c U c k之接點)所需要的以便可靠地 辨認信號(請參閲第7圖適當之方式是選取此段期間, 其對應於時脈信號clock處於驅動狀態中之此段期間,如 第4 _所示。 就像輸出驅動器釋放時所用之信號output clock—樣 ,在第5, 6圖中須産生此信號data clock (高位準驅動), 其用來釋放一種資料驅動器,此種資料驅動器可對該輸 出驅動器施加一些即將輸出之資料(第7圃)β然後在時 眤信號c 1 〇 c k由非驅動狀態轉換至驅動狀態時此信號d a t a c 1 o c k在第二時間點t 2時即由非驅動狀態切換至驅動狀態 。下述情況在此是不需要的:只有當信號data valid是 驅動性時,此信號data clock才可被切換。藉由信號 -9 - 本紙張尺度適用111國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) ..--------訂---------線- 經濟部智慧財產局員工消費合作社印製 453 03. A7 B7 五、發明說明(/ ) 號 信 在 器 -IEU 驅 出 輸 此 則 制 控 之 行 進 來 姆化 歐變 高之 於處 處端 而人 此輸 因料 且資 放之 釋器 波 動 Hi Fl°= 會驅 不出 前輸 之該 動使 驅可 被樣 id這 lia, V中 t 態 ^狀 化 簡 造 構 之 路 E 使 可號 此 信 因脈 。時 用在 作 , 何圖 任 5 生第 發據 會 依 不 第 於 接 直 k C ο li 之 2 t 點 間 時 dalc號 號e信 信ta脈 效da時 有號據 或信依 時此是 態時這 狀態 , 動狀態 驅動狀 非驅動 s iu_ 1·°Β 扫 顆 換至非 轉換至 態轉換 狀態切 動狀態 驅動狀 由驅動 後由驅 a 由 V即
及 k C 轉意 之注 述須 上處 生此 發樣 近一 最中 於ck 者10 何 C 上U 間tp 時OU 在號 id信 al像 V就 & t ο da的 號定 信決 效來 有換 d£能 號功 信之 由路 0 電 器 驅 此 保 確 來 度 長 波 脈 之 得 測 所 號 信 此 中 其 狀信 勖 效 驅有 ΤΓΚ 1 成算 換計 轉始 後開 然點 態間 中狀時 圖動種 6 驅 一 第在由 於持是 示保Τ2 顯Τ2間 性間期 能期定 可定固 種固二 一 二第 另第 C 在態 第持 ,維 態需 狀少 動至 驅時 成換 換轉 轉態 而狀 ΙΓΛ 始 C 開10 點 C 間ta 時 d 此號 由信 即在 d 2 • 1 Ti a 間 V期 ta定 da固 號二 間 時 段 號 信 於 接 連 <請先閱讀背面之注意事項再填寫本頁) ο --- 號 信 認 辨 地 靠 可 其 ί 匕匕 /V 件便 組以 些 長 這樣 像一 就者 間求 時需 段所 此 ΐ —接 之 經濟部智慧財產局員工消費合作社印製 期 段 1 取 選 是 式 方 之 當 適 號 信 脈 時 於 應 對 間 期 段 間 時 之 態 狀 動 驅 於 處 R/器 s 動 種驅 一 出 示輸 顯之 中體 圖憶 7 記 第體 在導 半 號 ut信 tp人 OU輸 號些 信一 制 了 控除 第 示 所 圖 體 積 之 制至 控 脈 時 以 之 式 型 第 於 藉 偽 其 圖 6 之 中 。亦 制 , 控外 種之 一ck 行10 進C 來ta k 3 c d 10及 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 4 53 〇: A7 B7 五、發明說明(9 ) 虎虎信信 有。 號信 出 輸 為 作 以 之 用 制 控 之 器 制 控 ta之 da體 號億 信記 及作 以用 憶此 記 生 之 產 制而 控號 受信 種入 此輸 有各 含之 ta述 da上 號據 信 依 0 0 號料 信 資 放之 釋出Η 請 te將 s P 0 W ( 之 ΐ 胞 控處 受此 此節 於细 應之 對路 Q I D 霄 號種 信此 出但 AWT〇 此料 ο 資 Q -D 之 號出 信講 出將 輸即 之之 器胞 ilif ΠΗΓ. -*·-- 镅記 出之 輸制 虎 33信 人 輸個二 據 依 其 圖 塊 方 路 電 之 G 0 S 略路 省電 而是 幅圖 篇 8 於第 由 號 信 出輪 -f種一 媒 牛曲 PR S 辑而一 至 2 第 如 號信 出 輸 有 具 此因 (請先閱讀背面之注意事項再填寫本頁) 號信 出 輸了 除 0 示 所圖 所 中OC驅圖 C1有 4 ^ M- ^ 信別第 人分像 輸號就 個信樣 二Itb一一 同 有瑄狀 具,形 另點線 SG接曲 路個其 電 二 且 此之 , ,用態 外所狀 wiH動 點alli 接▽非 之ta和 用da# 施性 實動 述驅 下非w ,r, 是ί 義 意 之態 裡狀 這此 在示 字表 此性 e)動態 IV驅狀 ct,此 (a即示 性 .表 動者e) 顆述IV 。所ct 者中na 示例(]· ο 輯 缠 信 人 輸二 …:第 1 之 fi. G ® s 遲路 ,電 此 件 元憶 記1 第 與 是 點 接 之 用 所 第 之 訂---------線_ 件 元憶 記 一 第 Q 接 連 相 -—i S 端入 輸 出 輸 -fl 種 一 有 具 身 本 經濟部智慧財產局員工消費合作社印製 態 狀 動 B- 之 述FF 上SR 有件 具元 Q1憶 號記 信一FF 出第SR 輸種件 此此元 , 對憶 點須記 接 。一 之態第 用狀在 CJ 動要 號驅只 信非得 第 之 計加 設施 行上 1 1 玆 S 11 ._ F 端 F 人 R Ay 輸 13 / 6K使榑 路 IV一雷 ct有是 ί 具圓 件即 動 ΰ 第0 虎 S 写 件 元 憶 記1 第 , 態 時狀 號動 信驅 ill.e 釋 信出輸之 方 路電之 號信出 輸 -I-種1另生 產 可其 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 453 03 五、發明說明(α) (請先閱讀背面之注意事項再填寫本頁) 塊。此雷路在^第8 _之電路SG比較時並無其它改變之 處。另一輸出信號d a t a c 1 〇 c k所具有之外形因此就像第 5 , fi圖中所示者。 第1 0至1 4圖是第8,9 _之方塊圖例如以電路技術所達 成之製作方式:· 第10圖在構造上是依據第8圖之方塊圖结構所構成之 一種雷路以便產生一種輸出信號output clock(其外形 就像第2圖中所示者一樣 >。電路SG具有第二記憶元件 SRPF2,其第一輸人端S2是與電路.SG之第一輸入信號clock 相逋接而其第二輸人端R2則經由反相器而與電路SG之第 二輸人信號data valid相連接。第二記憶元件SRFF2本 身具有一镩輸出信號Q2所用之接點,此輸出信號Q2具有 一棰驅動狀態和非暱動吠態。第二記憶元件SRFF2之輸 出信號Q 2在時間上需延遲巨須與此電路S G之反相之第一 輸入信號在邏輯上進行及UHD)運算而連接至第一 記憤元件J5RFF1之第二接點R1。第一記憶元件SRFF1之輸 出信號Q1是與此電路SG之第一輸人信號clock在埵輯上 進行及UND)運算,於是可產生此電路SG之輸出信號 output clock ° 經濟部智慧財產局員工消費合作社印製
第〗1鬮在構造上是依據第8圖之方塊圖結構所構成之 一種電路Μ便產生一種輸出信號output ciock(其外形 就像第3鬪中所示者.一樣電路SG具有一種第三記憶 元件S R F F 3 ,其第一輸人端S 3是與信號s 3相連接。信號s 3 是由此電路SG之第一輸人信號clock和第一記憶元件SRF -1 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
A Ο Α7 Β7 五、發明說明( * t 及 之 上 輯 邏 作 11 *Q 號 -一口 -^1 出 輸 之 且 生 産 而 算 運 0 ^ ^ 之林上 6 F s F 有 路SR具 電件 Q 此元號 與億信 而記出 器三輸 相第此 反 〇 , 由接點 經連接 R3相之 端id用 — 3 入 a Q 輸▽號 二ta信 第da出 之號輸 信狀 入 /1^4 _ 有 i ft a- S 之 種 路 電 此 成 形FK - R 且 S 態件 狀元 動li 1!UIJ-½.11 驅記 非三 和第 態 0 號 信 出 輸 之 號 信 出 輸 之 且 遲 延 被 上 間 時 & 及 〇 ej1 種 R 一 端 行入 進輸一 一一 第 -之 號15 ΓΗ - 信 F V β 入 S 輸件 一 元 第億 之記 相一 反第 之至 SG接 路連 電而 此算 與運 據信 依出 是輸 上種 造 一 構生 } 在産形 圖便外 2 I - 1 以之 第路示 電所 第號 之 成 構 所 構 結 圖 塊 方 之 圖 (請先閱讀背面之注意事項再填寫本頁) 路 電 此 具 I 49— 中 圖一 4 第 第其 有2, 具FF 其SR Μ件 0C元 C1億 t 記 P 二 ut第 3有 Β·ί 號 =口 入 輸一 第 之 G S 路 電 此 rta/ 與 是 2 S 端 入 第 其 且 接 連 相 訂. 路 && 此 與 而 器 相 反 由 經 2 R 端 入 輸 件 元 億 記 二 第 〇 接 遶 1.1.1 號 ta信 da出 號输 信 種 入一 輸有 二具 第身 之本 號 信FF R 出 S 輸件 此元 , 億 點記 接二 之第 用 。 Q 態 狀 動 log br 多 口 態 狀 動 0 8 種 1 有 具 須 且 遲 延 被 上 間 時 在 2 Q 號 言 ** 出 輸 之
及 〇 作R1 上點 輯接 邏二 在第 k -C 之 ο 11 ΙΑ F c F R 强 S 信件 入元 輸億 一 記 第一 之第 反至 相接 之連 6 S 而 路算 電蓮 此D) 與AN 線 經濟部智慧財產局員工消費合作社印製 號ΝΓ 信(A 出及 輸之 之上 F 輯 RF邏 S 件S 元C0 億C1 記號 一 信 3 路 FF電 β t S 似 件由 元是 億S3 端 入 輸 1 第 其 路 電 此 與 是 電 ο 算 蓮 號 信 入 輸一 第 之 第 之 輸 第入 記 三 第 有 具 號件 信元 , 億 接記 連一 相第 3~ S 及 信ck 與10 是 件號 元信 億出 記輸 三此 第 , 。點 得接 而之 算用 蓮Q3 輯號 邏信 行出 進輸 -< Q 種 號一 倍有 出具 輸身 之本 本紙張&度適用中國國家標準(CNS)A4規格(210 X 297公釐) 453〇3〇 A7 _B7_ 五、發明說明() S R F F 3本身具有一種輸出信號Q 3用之接點,此输出信號 和非驅動狀態且形成此電路S G之輸出佶號〇 u t p u t c 1 〇 c k 。第三記億元件S ίί卩F 3之輸出信號Q 3在時間上被延踁而連 接至第三記億元件S R F F 3之第二輪人端ϋ 3。 第13圖是構造上是依據第9圖之方塊圖結構所構成之 一種電路以便産生另一種輸出信號data clock(其具有第 5圖中所示之外形)。此電路SG具有第四記億元件SRFF4 ,其第一輸入端S4是輿信號S4相連接,而信號S4是由電 路SG之第一輸人電路clock與電路SG之第二輸人信號data valid作邏輯上之及(AND)蓮算而得,SRFF4之第二輸入端 R 4經由反相器而與電路S G之第二輸入信號d a t. a v a 1 i d相 (請先閱讀背面之注意事項再填寫本頁) F 有 R I s 具 件Q4 元號 憶信 記出 四輸 第此 o f 接點 連接 之 用 4 Q 號 信 出 輸 -I 種 一 有 具 身 本 態 狀一^Α -gsl 塌 .11.1 TfYs π ϊ 態 狀一一"1!^ i s -I 種 DR C 之號 G S 信 路入 電輸 此 1 號 信 出 輸 第 Q 之號 SG信 路出 電輸 此之 I 4 由 F -. F 是 R k S ο 件 cl元 a 億 a記 d 四 第 及 以 所 構ck 結CIO 圖C 塊ta - a 方 d 之號 圖信 0 3 出 得第輸 而據種 算依一 蓮是另 Di 上生 (0造産 或構便 之在以 上圖路 1 邏第種 作 一 構 之 有 具 其 訂---------線' 第 件 元 億 己 言 四 第 有 具 G S 路 電 此 經濟部智慧財產局員工消費合作社印製 路 電 此入 由輸 是二 S4第 號之 G 信 S ,路 接電 連 此 相及 S4以 號ck 信10 與" )0是 形S4 外端 之入 示輸 所一 中第 圖其 號 信 入 輸1 第 之 t 件 da元 號億 電記 及 之 上 輯 邏 一了 F.J1 進 出 輸 ilt 種1 有 具 身 本
四此 第 -〇 點 得接 而之 算用 W4 Q \i .Ig^ D^ 1N 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4Ss 〇33 A7 B7 五、發明說明(0) 輪出信號Q 4具有一種驅動狀態和非驅動狀態。第四記憶 元伴S R F P 4之第二輸人端R 4是與第四記憶元件S R F F 4之在 時問h B延藓之輸出信號Q 4相連接。此電路S G之另一輸 出信號d a t, a c 1 〇 c k是由此電路S G之第一輸入信號c 1 〇 c k Μ及第四記憶元件S R F F 4之輸出信號Q 4進行邏輯上或(0 R ) 择算而得。 在第8-14圓之所有電路中使用例如雙S態(bistable) 之R S正反器m i P - f I 0 p ) Μ作為記憶元件。 符號之說明 ' SG.........電路 S1〜S4.....第一輸入端 R 1 - R 4.....第二輸入端 SRFF1〜SRFF4..記憶元件 Τ 1.........第一固定期間 Τ 2.........第二固定期間 Q 1〜Q 4.....輸出信號 (請先閱讀背面之注意事項再填寫本頁) -------—訂— If------線— 經濟部智慧財產局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第88 1 1 6625號「由二個輸入信號產生輸出信號所用之電路」 專利案 (90年4月修正) 1 . 一揮由二個輸入信號產生輸出信號所用之電路,其特 渤為: -雷路i S G )所具有二個輸入信號(c 1 〇 c k , d a t a v a Π d ) 所用之二個接點,此二個輸入信號分別具有驅動狀態 和非_動狀態:另亘有一種由輸人信號所導出之輸出 信輔(o u t. p u t c ο 1 c k ),其具有驅動-和非驅動狀態; -此電路(SG丨具有另一個輸出信號(data clock)用 之接點,此輸出信號M a t a c 1 〇 c k )具有驅動-和非驅 動狀態; ' -此雷路(S G )之第二輸入信號(d a t a v a 1 i d丨用之接 點是與第一記憶元件(S R F F 1 ')之第一輸人端(S 1 )相連 接; -第一記懞元fSRFF])本身具有一種輸出信號(Ql) 用之接點,此輸出信號(Q 1 )具有驅動-和非醒動狀態; -須對第一記憶元件(S R Ρ (Π )進行設計,使第一記 憤元件(S R F F 1 )之輸出信號(Q具有一種驅動狀態,只 要在第一記憶元件(S R F F 之第一輸入端(S 1 )腌加一種 驅動信號時; -I比雷路(S G )之構成須使得在第一記憶元件(S R F F 1 ) 有驅動性輸出信號(Q 1 )時,此電路(_ S G )之輸出信號( output c丨ock)在第一時間點(t, 1)時由非驅動狀態切 換成隅動狀態,或在此電路(SG)之第一輸入信號(cl-〇 c k )由非_動狀態切換至驅動狀態或在此電路(S G )之 第一輸人is號(clock)是驅動性時此電路(SG丨之第一 —1 6 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 0. AS B8 C8 Π8 六、申請專利範圍 輸入信號(d a t, a v a 1 i d }由非驅動狀態轉換至驅動狀態 時|比霄路('S G )之輸出信號(〇 u t p u t c丨〇 c k )即發生狀態 之切換,這是依撺上述第一輸人信號(c i 〇 c Ιί )及第二 輸入信號(d a t a ν ω ! i d )所進行之切換在時間上何者是 最听才發牛來维行的. -此霄路iSfi)之構成方式是在此電路(SG)之第一輸 入信號(c 1 〇 c k )由非驅動狀態轉換至驅動狀態時使此 電路(S G )之另一輸出信號(d a t a c丨〇 c k )在時間點(t 2 > 時由非顒動狀態切換至驅動狀態。 如申請專利範圍第1項之產生輸出信號所用之電路, 其中在此電路(SG)之第一輸入信號(clock)直接在第 一時間點i t 1 )之後由驅動狀態轉換至非驅動狀態時此 雷路i S G )之輸出信號(〇 u t p u t c 1 〇 c k )即由_動狀態轉 路 電 之 用 所 虎 05 信 出 輸 生 產 之 項 1— 。 第 態園 狀範 πβη% ϊίν 驅專 非請 至申 換如 3 路 雷 此 中 其 老b 信 入 輸 1 第 之 第 於 接 直 --------- -----------— — 1 訂--------—線 (請先閱讀背面之注意事項再填寫本頁) 點路 間 霄 時此 一 存 或狀 诗 動 ^ - U ΠΒΠ 態驅 狀由 動 d Μ ί S9 .—. ti a trn V 至 3 換at 轉id 態號 ^ 信 動 入 驅輸 由 二 後第 之之 經濟部智慧財產局員工消費合作社印製 時 , 態定 狀而 動生 驅發 非才ck 至近10 換最 e 轉於ut 態者tp 狀 動 lag 顆 由 即 何(01 上虎 Γ B5 間 ο 信 時 b 態 二 Μ 換 動 之 轉丨驅 養I G 111 種 S π> 二I至 路 此 換 電 據 切 依—態 , 固 態 路一狀 電第動 之在驅 用k)非 所0C至 號C1換 信 t 轉 出PU後 輸ut隨 生(0H 產號態 之信狀 項出動 1 輸驅 第之在 圍G)持 範(S保 利路η Γ W&JE 寫 ( 請此間 申中期 如其定 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 5.如申請專利範圍第4項之產生輸出信號所用之電路 .其中第一固定期間(T1 )至少須長達一段時間,此段 時間是由瑄些阴件(其連接至此電路(S G )之輸出信號( 〇 u t p u t c 1 〇 c k )用之接點)在此電路(S G )之f則出信5虎( 〇 u t. p ;; t. <· ! 〇 r; 1< )轉換狀態時所需求之時間以便Θ纟可靠 讷辨認信號。 β.如申請專利範圍第1至5項中任一項之產生輸出信號所用 之電路,其中在此電路(S G )之第一輸入信號(c 1 〇 c U 肓接於第二’時間點(t 2 )之後由驅動狀態轉換至非驅動 狀裤時或在此電路(SG)之第二輸入信號(data valid) 由驅動狀態轉換成非驅動狀態時(依據此二種轉換在 時間上何者於最近才發生而定),則此電路(S G )之另一 輸出信號(d a t a c 1 〇 c k )即由醒動狀態切換至非驅動狀 7.如申請專利範圍第1至5項中任一項之產生輸出信號 所用之雷路,其中此電路(SG)之另一輸出信號(data c 1 〇 c k )在第二固定期間(了 2丨時保持在驅動狀態中且隨 後轉換成非_動狀態。 經濟部智慧財產局員工消費合作社印製 8 .如申請專利範園第7項之產生輸出信號所用之電路, 其中第二固定期間(T 2 )是由此電路(S G )之第二輸入信 號(d a t a v a 1 i d )轉換至驅動狀態時開始計算,第二固 定期間(T 2 )至少須保持一段時間,此段時間是由這些 組件(其連接至此電路(S G )之另一輸出信號(d a t a c 1 -o c k )用之接點)在此電路(S G )之另一輸出信號(d a t a _ 1 8 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 53 0、 A8 B8 C8 D8 六、申請專利範圍 c 1 0 c k )轉換狀態時所需求之時間以便能可靠地辨認信 號。 9 .如申請專利範圍第2項之産生輸出信號所用之電路, 其中 -此電路(S G )具有第二記億元件(S R F F 2 ),其第一 輸入端(S 2 )是與此電路(S G )之第一輸入信號(c 〇 c k ) 相連接且其第二輸入端(R 2 )經由反相器而與此電路( S G )之第二輸入信號(d a t a v a 1 i d)相建接, -第二記億元件(S K F F 2 )本身具有一種輸出信號C Q 2 ) 用之接點,此輸出信號(Q 2 )具有驅動-和非驅動狀態, -第二記億元件(S R F F 2 )之輸出信號(Q 2 )在時間上被 延遲且須與此電路(S G )之反相之第一輸入信號(clock) 作邏輯上之蓮算而連接至第一記億元件(SRFF1)之第二 接點(R 1 ), -第一記億元件(SRFF1)之輸出信號(Q1)是與此電路 (SG)之第一輸入信號(clock)作選輯上之運算,於是産 生此電路(SG)之輸出信號(output clock)。 10.如申請專利範圍第2項之産生輸出信號所用之電路, 其中 -此電路(S G )具有第三記億元件(S R F F 3 ),其第一 输入端(S 3 )是與信號(s 3 )相連接,此佶號(s 3 )是由此 電路(S G )之第一輸入信號(c 1 〇 c k )以及第一記億元件( SRFF1)之輸出信號(Q1)進行邏輯上之蓮算而得,SRFF3 之第二輸入端(R3)經由反相器而與此電路(SG)之第二 -1 9- 本紙張尺度滷用中國國家標準(CNS)A4規格(210x 297公釐) i —^R - - —L- 1^1 1^1 ^^1 I n - -f— tt i i F^i 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 53 〇3 Ο A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 輸入信號(d a t a v a 1 i d )相連接, -第三記憶元件(S R F F 3 )本身具有一種輸出信號(Q 3 ) 用之接點,此輸出信號U 3 )具有驅動-和非驅動狀態 且形成此電路(S G )之輸出信號(〇 u t p u t c 1 〇 c k ), -第三記億元件(S R F F 3 )之輸出信號(Q 3 )在時間上被 延遲且須與此電路(SG)之反相之第一輸入佶號(clock ) 進行邏輯上之蓮算而連接至第一記億元件(SRFF1)之第 二輸入端U 1 )。 1 1 .如申諾專利範圍第4項之産生輸出信號所用之電路, 其中 -此電路(S G )具有第二記憶元件(S R F F 2 ),其第一輸 入端(S 2 )是與此電路(S G )之第一輸入信號(c 1 〇 c k )相連 接且其第二輸人端(R 2 )經由反相器而與此電路(S G )之 第二輸入信號(data valid)相連接, -第二記億元件(S R F F 2 )本身具有一種輸出信號(Q 2 ) 用之接點,此輸出信號(Q 2 )具有驅動-和非驅動狀態, -第二記億元件(S R F F 2 )之輸出信號(Q 2 )在時間上被 延遲旦須與此電路(SG)之反相之第一輸入信號(c 1 oTk )進 行邏輯上之運算而連接至第一記億元件(SRFF1)之第二 接點(R i ), -第一記億元件(SRFF1)之輸出信號(Q1)是與此電路 (SG)之第一輸入信號(clock)進行邏輯上之運算, -此電路(SG)具有第三記億元件(SRFF3),其第一輪 入端(S 3 )是與信號(s 3 )相連接,信號(s 3 )是由此電路 -2 D - 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) ----------------------訂---------I (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8 經濟部智慧財產局員工消費合作杜印製 六、申請專利範圍 (s G )之第一輸入信號(c 1 〇 c k )以及第一記億元件(S R F F 1 ) 之輸出信號(Q U進行邏輯上之運算而産生, -第三記億元件(S R F F 3 )本身具有一種輸出信號(Q 3 ) 用之接點,此輸出信號(Q 3 )具有驅動-和非驅動狀態且 形成電路(S G )之輪出信號(〇 u t p u t. c 1 〇 c k ), -第三記億元件(S R F F 3 )之輸出信號(Q 3 )在時間上被 延遲而連接至第三記億元件(S R F F 3 )之第二輸入端(R 3 ) a 1 2 ·如申請專利範圍第6項之産生輸出信號所用之電路, 其中 -此電路(S G )具有第四記億元件(S R F F 〇,其第一輸 入端(S 4 )是與倍號ί 3 4 )相連接,信號(s 4 )是由此電路 (S G )之第一粽入信號(c ] ◦ c k )以及此電路(S G )之第二輸 入信號(d a t ii v a 1 i ti)進行邏輯運算而産生,S R F F 4之第 二輸入端(R Ο經由反相器而與此電路(S G )之第二輸入 is 號(data valid)相連接, ~第四記億元件(SRFF4)本身具有一種輪出信號(Q4) 用’之接點,此輸出信號(Q 4 )具有驅動-和非驅動狀態, -此電路UG)之另一輸出信號(data clock)是由此 電路(S G )之第一輸入信號(c 1 〇 c k )以及第四記億元件 (S R F F 4 )之輸出信號(Q 4 )進行邏輯蓮算而得5 13.如申請專利範圍第7項之産生輸出信號所用之電路, 其中 -此電路(S G )具有第四記憶元件(S β F 1M ),其第一 輸人端(S 4 )是與信號(s 4 )柑連接,信號(s 4 )是由此電 路(S G )之第一輸入信號(c 1 〇 c k )以及此電路(S G )之第 -2 1 - 本紙張尺度適用中國國家標準(CNSM4規格(2】0 X 297公釐) ----------------------訂·-------- (請先閱讀背面之I注意事項再填寫本頁) 45S〇3 : as 、V, B8 C8 D8 六、申請專利範圍 二輸人信號(data valid)進行邏輯運算而產生 -第四記惽元件(S R F F 4 )本身具有一種輸出信號(Q 4 ) 闬之接鲇,此輸出信號(Q 4 )具有驅動-和非驅動狀態, -第四記憶元件(S R F F 4 )之第二輸人端U 4丨是與第四 記憶元件(S R F P 4 )之在時間上已延遲之輸出信號(Q 4 )相 谏接, -此電路(S(J)之另一輸出信號(data c丨ock)是由此 雷路(S G )之第一輸入信號(c丨〇 c k ) Μ及第四記億元件( 'S R F F 4 )之蝓出信號(Q 4 )進行邏輯上之運算而得。 -------------裝--------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088116625A 1998-09-30 1999-09-28 Circuit to generate an output-signal from two input-signals TW453033B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19844936A DE19844936C2 (de) 1998-09-30 1998-09-30 Schaltung zur Erzeugung eines Ausgangssignals in Abhängigkeit von zwei Eingangssignalen

Publications (1)

Publication Number Publication Date
TW453033B true TW453033B (en) 2001-09-01

Family

ID=7882858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088116625A TW453033B (en) 1998-09-30 1999-09-28 Circuit to generate an output-signal from two input-signals

Country Status (4)

Country Link
US (1) US6246264B1 (zh)
EP (1) EP0991074B1 (zh)
DE (2) DE19844936C2 (zh)
TW (1) TW453033B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031669B3 (de) * 2004-06-30 2006-02-09 Infineon Technologies Ag Taktsteuerzelle
ITRM20040605A1 (it) 2004-12-10 2005-03-10 Space Engineering Spa Antenna piatta ad alta efficienza e relativo procedimento di fabbricazione.
DE102006004346A1 (de) * 2006-01-30 2007-10-18 Deutsche Thomson-Brandt Gmbh Datenbusschnittstelle mit abschaltbarem Takt

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2127944A1 (de) * 1971-06-04 1972-12-14 Siemens Ag Integrierbare Schaltungsanordnung zum Umwandeln asynchroner Eingangssignale in mit einem systemeigenen Takt synchronisierte Signale
JPS4995550A (zh) * 1973-01-12 1974-09-10
US4110842A (en) * 1976-11-15 1978-08-29 Advanced Micro Devices, Inc. Random access memory with memory status for improved access and cycle times
JP2766941B2 (ja) * 1990-09-28 1998-06-18 株式会社日立製作所 クロック生成装置とデータ送受信装置及びその方法
KR940010671B1 (ko) * 1992-07-25 1994-10-24 금성일렉트론 주식회사 Cmos 3-스테이트 버퍼회로 및 그 제어방법
DE4434803C1 (de) * 1994-09-29 1996-03-07 Ant Nachrichtentech Verfahren und Anordnung zur Abtastung eines seriellen Bitstromes
US5646553A (en) * 1995-05-10 1997-07-08 3Com Corporation Driver for tri-state bus
US5598112A (en) * 1995-05-26 1997-01-28 National Semiconductor Corporation Circuit for generating a demand-based gated clock
US5537062A (en) * 1995-06-07 1996-07-16 Ast Research, Inc. Glitch-free clock enable circuit
JP3505011B2 (ja) * 1995-06-22 2004-03-08 株式会社アドバンテスト 高精度信号発生回路
JPH09223952A (ja) * 1996-02-15 1997-08-26 Mitsubishi Electric Corp 可変遅延回路とこれを用いたリング発振器及びパルス幅可変回路
JP3979690B2 (ja) * 1996-12-27 2007-09-19 富士通株式会社 半導体記憶装置システム及び半導体記憶装置
US6028448A (en) * 1998-03-27 2000-02-22 Cypress Semiconductor Corp. Circuitry architecture and method for improving output tri-state time

Also Published As

Publication number Publication date
DE19844936A1 (de) 2000-04-13
EP0991074A1 (de) 2000-04-05
DE59912320D1 (de) 2005-09-01
EP0991074B1 (de) 2005-07-27
DE19844936C2 (de) 2001-02-01
US6246264B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
KR20210071091A (ko) 메모리를 위한 주소 난독화
US7778099B2 (en) Semiconductor memory, memory system, and memory access control method
TWI579843B (zh) 具完全獨立局部陣列再新功能之動態隨機存取記憶體
CN110023914A (zh) 用于重复写入存储器的可编程数据样式
KR20190114444A (ko) 관통 전극을 통해 전송되는 제어 신호를 이용하여 데이터를 샘플링하는 메모리 장치
CN100570750C (zh) 半导体存储器和半导体存储器的预烧测试方法
CN100520963C (zh) 半导体存储器和存储器系统
JP2010152968A (ja) 半導体記憶装置
JP2005158127A (ja) 半導体集積回路装置及びそれを組み込んだ同期式記憶装置
JP2011054219A (ja) 強誘電体メモリ及びメモリシステム
TWI378449B (en) Semiconductor memory and operating method of same
TW453033B (en) Circuit to generate an output-signal from two input-signals
KR940006137A (ko) 자기 재생기능을 갖는 반도체 메모리 장치
KR20150025887A (ko) 스트로브 신호 생성 장치 및 이를 이용하는 메모리 장치
TW200402056A (en) Semiconductor memory
TWI233123B (en) Semiconductor storage device
CN106683696A (zh) 半导体器件
TWI300226B (en) A dram refresh scheme with flexible frequency for active and standby mode
KR101046998B1 (ko) 버퍼제어신호 생성회로 및 이를 이용한 반도체 메모리 장치
CN105097017A (zh) 一种sram存储单元、sram存储器及其控制方法
JP4024972B2 (ja) 半導体記憶装置
KR100741331B1 (ko) 반도체 기억 장치
CN100492331C (zh) 存储器访问装置
KR101062261B1 (ko) 반도체 기억 장치 및 메모리 시스템
CN207690508U (zh) 存储器测试装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees